TWI747532B - 記憶體裝置 - Google Patents

記憶體裝置 Download PDF

Info

Publication number
TWI747532B
TWI747532B TW109133777A TW109133777A TWI747532B TW I747532 B TWI747532 B TW I747532B TW 109133777 A TW109133777 A TW 109133777A TW 109133777 A TW109133777 A TW 109133777A TW I747532 B TWI747532 B TW I747532B
Authority
TW
Taiwan
Prior art keywords
logic state
data page
target memory
bit data
memory cell
Prior art date
Application number
TW109133777A
Other languages
English (en)
Other versions
TW202145231A (zh
Inventor
李永駿
王韋程
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Application granted granted Critical
Publication of TWI747532B publication Critical patent/TWI747532B/zh
Publication of TW202145231A publication Critical patent/TW202145231A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

一種記憶體裝置包括一記憶體陣列及一淨化單元。記憶體陣列包括複數個記憶體頁面，各記憶體頁面包括複數個記憶胞。淨化單元施加一第一讀取電壓及一第二讀取電壓，由目標記憶體頁面中找出欲淨化的至少一第一目標記憶胞及至少一第二目標記憶胞，施加一第一編程電壓至該至少一第一目標記憶胞，以改變至少一第一目標記憶胞的邏輯狀態至較高閥電壓的邏輯狀態，施加一第二編程電壓至該至少一第二目標記憶胞，以改變至少一第二目標記憶胞的邏輯狀態至較高閥電壓的邏輯狀態。

Description

記憶體裝置
本發明是有關於一種記憶體裝置，且特別是有關於一種記憶體資料管理方法及使用其之記憶體裝置。
近年來，快閃記憶體逐漸取代傳統硬碟作為消費類電子產品中的儲存單元。與硬碟相比，快閃記憶體具有性能好、功耗低、抗衝擊以及體積小等優點。
然而，快閃記憶體不同於傳統硬碟，快閃記憶體具有異區更新(out-of-place update)的特性，在抹除操作(erase operation)前，已寫入資料的資料頁(page)係無法重新寫入。當使用者要更新快閃記憶體中已寫入資料的資料頁上的資料時，需在快閃記憶體中找出一新的空白資料頁，將更新的資料寫入此新的空白資料頁，並讓原對應(map)已寫入資料的資料頁的邏輯位址重新對應至此新的空白資料頁，以完成資料更新。
也就是說，在快閃記憶體中，當儲存資料需要更新時，檔案系統將會把新的複本寫入一個新的快閃記憶體區塊的資料頁，將檔案指標重新指向。由於快閃記憶體具有上述之特性，因此，在每次更新快閃記憶體的儲存資料後，便會在快閃記憶體中留下一個或多個資料複本。
快閃記憶體的抹除指令(erase command)無法針對單一存有這些資料複本的記憶體資料頁進行抹除，因此，駭客可以透過留在記憶體中的這些資料複本重建資料，造成資料安全風險。再者，若採用垃圾收集(garbage collection)後抹除存有這些資料複本的記憶體資料頁的記憶體區塊的方法，可能會縮短記憶體的生命週期，並影響記憶體的處理效能。因此，如何在資料更新後進行有效的資料清理係為目前業界努力的方向之一。
本發明係有關於一種記憶體資料管理方法及使用其之記憶體裝置，透過施加電壓改變記憶區塊中的記憶胞的邏輯狀態，改變記憶胞儲存的資料內容，使原被寫入資料無法被正確讀取，進而達到「刪除」資料的目的。此外，本發明可提高記憶體的資料安全性，避免駭客取得原寫入資料而重建資料，亦可減少抹除記憶體的記憶區塊的次數，提高記憶體的生命週期，且增加記憶體使用之效能。另外，本發明更可在讀取資料頁時，減少施加的讀取電壓，提高記憶體效能。
根據本發明之一方面，提出一種記憶體資料管理方法。該記憶體包括複數個記憶體頁面，各記憶體頁面包括複數個記憶胞，各該記憶胞包括一第一儲存位元於高位元記憶頁、一第二儲存位元於中位元記憶頁及一第三儲存位元於低位元記憶頁，該些記憶胞包括閥電壓由低至高的一第一邏輯狀態、一第二邏輯狀態、一第三邏輯狀態、一第四邏輯狀態、一第五邏輯狀態、一第六邏輯狀態、一第七邏輯狀態及一第八邏輯狀態。該資料管理方法包括以下步驟。接收對應於一 邏輯位址的一資料更新指令，於接收該資料更新指令前，該邏輯位址對應(map)至其中一目標記憶體頁面的一實體位址。施加一第一讀取電壓及一第二讀取電壓，由該目標記憶體頁面中找出欲淨化的至少一第一目標記憶胞及至少一第二目標記憶胞；施加一第一編程電壓至該至少一第一目標記憶胞，以改變該至少一第一目標記憶胞的邏輯狀態至該第五、該第六、該第七及該第八邏輯狀態其中之一，施加一第二編程電壓至該至少一第二目標記憶胞，以改變該至少一第二目標記憶胞的邏輯狀態至該第五、該第六、該第七及該第八邏輯狀態其中之一，其中該第一編程電壓不同於該第二編程電壓。
根據本發明之另一方面，提出一種記憶體裝置。記憶體裝置包括一記憶體陣列及一淨化單元。記憶體陣列包括複數個記憶體頁面，各該記憶體頁面包括複數個記憶胞，各該記憶胞包括一第一儲存位元於高位元記憶頁、一第二儲存位元於中位元記憶頁及一第三儲存位元於低位元記憶頁，該些記憶胞包括閥電壓由低至高的一第一邏輯狀態、一第二邏輯狀態、一第三邏輯狀態、一第四邏輯狀態、一第五邏輯狀態、一第六邏輯狀態、一第七邏輯狀態及一第八邏輯狀態。淨化單元接收對應於一邏輯位址的一資料更新指令，於接收該資料更新指令前，該邏輯位址對應至其中一目標記憶體頁面的一實體位址。淨化單元施加一第一讀取電壓及一第二讀取電壓，由該目標記憶體頁面中找出欲淨化的至少一第一目標記憶胞及至少一第二目標記憶胞，施加一第一編程電壓至該至少一第一目標記憶胞，以改變該至少一第一目標記憶胞的邏輯狀態至該第五、該第六、該第七及該第八邏輯狀 態其中之一，施加一第二編程電壓至該至少一第二目標記憶胞，以改變該至少一第二目標記憶胞的邏輯狀態至該第五、該第六、該第七及該第八邏輯狀態其中之一，其中該第一編程電壓不同於該第二編程電壓。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
10:記憶體系統
102:主控制器
104:淨化單元
106:控制單元
108:記憶體陣列
110,110’,120,120’,130,130’,140,140’,150,150’,160,160’,170,170’:記憶區塊
111,111’,121,121’,131,131’,141,141’,151,151’,161,161’,171,171’181,181’,191,191’:記憶體電壓分佈
S202~S214:流程步驟
P1~P15:資料頁
X:被淨化之資料頁
VR1,VR2,VR3,VR4,VR5,VR6,VR7:讀取電壓
Vt:電壓
第1圖繪示依據本發明一實施例之一種記憶體系統之示意圖；第2圖繪示依據本發明一實施例之一種記憶體資料管理方法之流程圖；第3圖至第9圖分別繪示依據本發明一實施例之對三階記憶胞(Triple-Level Cell,TLC)施加淨化電壓操作的示意圖；第10A-10C圖至第11A-11C圖分別繪示依據本發明一實施例之對三階記憶胞(TLC)施加淨化電壓操作的示意圖。
以下提出各種實施例進行詳細說明，然而，實施例僅用以作為範例說明，並不會限縮本發明欲保護之範圍。此外，實施例中的圖式省略部份元件，以清楚顯示本發明的技術特點。在所有圖式中相同的標號將用於表示相同或相似的元件。
請同時參照第1圖及第2圖。第1圖繪示依據本發明一實施例之一種記憶體系統10之示意圖。第2圖繪示依據本發明一實施例 之一種記憶體資料管理方法之流程圖。記憶體系統10包括一主控制器(host machine)102、一淨化單元(sanitizer)104、一控制單元106及一記憶體陣列108。主控制器102可用以傳送讀取、寫入(編程)、抹除或資料更新指令至控制單元106。淨化單元104用以負責管理本發明之資料管理方法。記憶體陣列108例如是NAND快閃記憶體或任一形式的快閃記憶體或儲存裝置。記憶體陣列108可以包括複數個記憶區塊，各記憶區塊包括複數個記憶體頁面(資料頁)，各記憶體頁面包括複數個記憶胞。主控制器102、淨化單元104及控制單元106可以例如是藉由使用一晶片、晶片內的一電路區塊、一韌體電路、含有數個電子元件及導線的電路板或儲存複數組程式碼的一儲存媒體來實現，也可藉由電腦系統、嵌入式系統、手持式裝置、伺服器等電子裝置執行對應軟體、韌體或程式來實現。
於步驟S202，控制單元106判斷主控制器102傳送的指令係為讀取資料、寫入新資料或是更新已寫入的資料。當主控制器102傳送的指令係為讀取資料，於步驟S204，控制單元106接收資料讀取指令，並於步驟S206，控制單元106讀取儲存於記憶體陣列108中的資料。
當主控制器102傳送的指令係為寫入新資料，於步驟S208，控制單元106接收資料寫入指令，並於步驟S210，控制單元106對記憶體陣列108進行編程，將欲寫入的新資料寫入(編程)至記憶體陣列108。上述之新資料係指此資料未儲存於記憶體陣列108中，快閃記憶體轉換層(Flash Translation Layer,FTL)無法在記憶體陣列108 中找到對應此資料的記憶區塊。即此資料沒有任何的複本存於記憶體陣列108中。
當主控制器102傳送的指令係為更新已寫入的資料，於步驟S212，控制單元106接收對應於一邏輯位址的資料更新指令，淨化單元104亦接收對應於此邏輯位址的資料更新指令以進行資料更新。由於快閃記憶體轉換層紀錄了已寫入資料所在的記憶體頁面的一實體位址與一邏輯位址的對應關係，於接收該資料更新指令前，該邏輯位址對應(map)至一實體位址。於步驟S214，將已寫入資料所在的記憶體頁面視為目標記憶體頁面，淨化單元104對記憶體陣列108施加一淨化電壓至目標記憶體頁面，改變目標記憶體頁面中的記憶胞之一目標記憶胞的邏輯狀態。藉由施加淨化電壓改變目標記憶體頁面中的記憶胞的邏輯狀態，再次編程記憶胞，進而改變記憶胞的資料，以達到相似於刪除資料的效果。如此，駭客無法藉由資料複本重建資料。於本發明中，「淨化」一詞表示藉由改變目標記憶體頁面中的記憶胞的邏輯狀態，再次編程目標記憶胞，以改變目標記憶胞中的資料，進而達到相似於「刪除」資料的效果。
請參照第3圖至第9圖。第3圖至第9圖分別繪示依據本發明一實施例之對三階記憶胞(Triple-Level Cell,MLC)施加淨化電壓操作的示意圖。此外，第3圖至第9圖進一步說明施加淨化電壓改變一目標記憶體頁面中的至少一記憶胞的邏輯狀態的情況。
第3圖至第9圖中的記憶區塊110、120、130、140、150、160、170具有相同的配置。上述各記憶區塊包括多條字元線(word line)，一條字元線可包括第一資料頁、第二資料頁以及第三資料頁。一個資料頁可包括一個以上的記憶胞。各記憶區塊中的記憶胞係為三階記憶胞，包括第一儲存位元、第二儲存位元以及第三儲存位元，可儲存三個位元的資料。在一條字元線中儲存三資料頁的資料相當於在相同的字元線上的記憶胞儲存3位元的資料。上述三階記憶胞包括閥電壓由低至高的第一邏輯狀態、第二邏輯狀態、第三邏輯狀態、第四邏輯狀態、第五邏輯狀態、第六邏輯狀態、第七邏輯狀態及第八邏輯狀態，也就是說，第一邏輯狀態的閥電壓小於第二邏輯狀態的閥電壓、第二邏輯狀態的閥電壓小於第三邏輯狀態的閥電壓，依此類推。舉例來說，第一邏輯狀態係為“111”、第二邏輯狀態係為“110”、第三邏輯狀態係為“100”、第四邏輯狀態係為“000”、第五邏輯狀態係為“010”、第六邏輯狀態係為“011”、第七邏輯狀態係為“001”及第八邏輯狀態係為“101”。舉例來說，第一資料頁係一高位元資料頁，第二資料頁係一中位元資料頁，第三資料頁係一低位元資料頁。上述記憶區塊的第一字元線包括高位元資料頁P1、中位元資料頁P3及低位元資料頁P6，第二字元線包括高位元資料頁P2、中位元資料頁P5及低位元資料頁P9，第三字元線包括高位元資料頁P4、中位元資料頁P8及低位元資料頁P12，第四字元線包括高位元資料頁P7、中位元資料頁P11及低位元資料頁P14，第五字元線包括高位元資料頁P10、中位元資料頁P13及低位元資料頁P15。應當理解的是，為簡化圖式，記憶區塊110、120、130、140、150、160、170僅繪示部份的資料頁。
請參照第3圖。在本實施例中，記憶區塊110係為「淨化」前的一記憶區塊，記憶區塊110’係為記憶區塊110被「淨化」後的記憶區塊。記憶區塊110之高位元資料頁P1、中位元資料頁P3、低位元資料頁P6、高位元資料頁P2、中位元資料頁P5、低位元資料頁P9、高位元資料頁P4、中位元資料頁P8及低位元資料頁P12已被寫入資料，而高位元資料頁P7、中位元資料頁P11、低位元資料頁P14、高位元資料頁P10、中位元資料頁P13及低位元資料頁P15尚未被寫入資料。
第3圖之記憶胞電壓分佈111表示第二字元線的高位元資料頁P2、中位元資料頁P5及低位元資料頁P9已被寫入資料。此時，若欲「淨化」低位元資料頁P9，但保留高位元資料頁P2及中位元資料P5的資料，淨化單元104將施加第二讀取電壓VR2、第三讀取電壓VR3及第四讀取電壓VR4，找出位於第三邏輯狀態(“100”)的第一目標記憶胞及位於第四邏輯狀態(“000”)的第二目標記憶胞。隨後，施加一程式化擊發，以增量步階脈衝程式化的方式施加一第一編程電壓，使第一目標記憶胞的邏輯狀態由第三邏輯狀態(“100”)改變為較高閥電壓的第八邏輯狀態(“10X”)，並增量步階脈衝程式化的方式施加一第二編程電壓，使第二目標記憶胞的邏輯狀態由第四邏輯狀態(“000”)改變為較高閥電壓的第七邏輯狀態(“00X”)。因為第一目標記憶胞被施加程式化擊發，第一目標記憶胞的邏輯狀態被編程至較高的閥電壓(邏輯狀態向右移動)，高於第五讀取電壓VR5，低位元資料頁P9的記憶胞的資料已經由0改變為1，無法再以第五讀取電壓VR5正確的讀取出低位元資料頁的記憶胞的資料。此外，因為第二目標記憶胞被施加程 式化擊發，第二目標記憶胞的邏輯狀態被編程至較高的閥電壓(邏輯狀態向右移動)，高於第五讀取電壓VR5，低位元資料頁P9的記憶胞的資料已經由0改變為1，無法再以第五讀取電壓VR5正確的讀取出低位元資料頁的記憶胞的資料。其中，第五讀取電壓VR5大於第二讀取電壓VR2及第四讀取電壓VR4。
然而，對高位元資料頁P2及中位元資料頁P5來說，高位元資料頁P2及中位元資料頁P5的記憶胞的資料仍係為1，高位元資料頁P2及中位元資料頁P5的記憶胞的資料並未被改變，仍可以讀取電壓VR3及讀取電壓VR7正確的讀取高位元資料頁P2的記憶胞的資料，並以讀取電壓VR6正確的讀取中位元資料頁P5的記憶胞的資料。如此，可「刪除」低位元資料頁P9的寫入資料，同時保留高位元資料頁P2及中位元資料頁P5的寫入資料。
第3圖之記憶胞電壓分佈111’表示在第二字元線的低位元資料頁P9被「淨化」且保留高位元資料頁P2及中位元資料頁P5的寫入資料後，第二字元線的高位元資料頁P2及中位元資料頁P5的記憶胞的電壓分佈。記憶區塊110’表示低位元資料頁P9被「淨化」且保留高位元資料頁P2及中位元資料頁P5的寫入資料的記憶區塊，低位元資料頁P9被標示X表示其資料已經無法被正確讀取，相當於原寫入在低位元資料頁P9的資料已經被刪除。
在本實施例中，在「淨化」低位元資料頁P9後，僅須施加讀取電壓VR6，便可讀取中位元資料頁P5的資料，與須施加第二讀取電壓VR2、第四讀取電壓VR4及第六讀取電壓VR6以讀取中位元資料 頁P5的資料的常規方法相比，本發明可提高記憶體的讀取效能。其中，讀取電壓VR6大於讀取電壓VR4。
請參照第4圖。在本實施例中，記憶區塊120係為「淨化」前的一記憶區塊，記憶區塊120’係為記憶區塊120被「淨化」後的記憶區塊。記憶區塊120之高位元資料頁P1、中位元資料頁P3、低位元資料頁P6、高位元資料頁P2、中位元資料頁P5、低位元資料頁P9、高位元資料頁P4、中位元資料頁P8、低位元資料頁P12已被寫入資料，而高位元資料頁P7、中位元資料頁P11、低位元資料頁P14、高位元資料頁P10、中位元資料頁P13及低位元資料頁P15尚未被寫入資料。
第4圖之記憶胞電壓分佈121表示第二字元線的高位元資料頁P2、中位元資料頁P5及低位元資料頁P9已被寫入資料。此時，若欲「淨化」中位元資料頁P5，但保留高位元資料頁P2及低位元資料頁P9的資料，淨化單元104施加第一讀取電壓VR1、第三讀取電壓VR3、第四讀取電壓VR4，找出位於第一邏輯狀態(“111”)的第一目標記憶胞及位於第四邏輯狀態(“000”)的第二目標記憶胞。隨後，施加一程式化擊發，以增量步階脈衝程式化的方式施加一第一編程電壓，使第一目標記憶胞的邏輯狀態由第一邏輯狀態(“111”)改變為較高閥電壓的第八邏輯狀態(“1X1”)，並施加一第二編程電壓，使第二目標記憶胞的邏輯狀態由第四邏輯狀態(“000”)改變為較高閥電壓的第五邏輯狀態(“0X0”)。因為第一目標記憶胞被施加程式化擊發，第一目標記憶胞的邏輯狀態被編程至較高的閥電壓(邏輯狀態向右移動)，高於第二讀取電壓VR2，中位元資料頁P5的記憶胞的資料已經由1改變為0， 無法再以第二讀取電壓VR2正確的讀取出中位元資料頁的記憶胞的資料。此外，因為第二目標記憶胞被施加程式化擊發，第二目標記憶胞的邏輯狀態被編程至較高的閥電壓(邏輯狀態向右移動)，高於第四讀取電壓VR4，中位元資料頁P5的記憶胞的資料已經由0改變為1，無法再以第四讀取電壓VR4正確的讀取出中位元資料頁的記憶胞的資料。其中，第四讀取電壓VR4大於第二讀取電壓VR2。
然而，對高位元資料頁P2及低位元資料頁P9來說，高位元資料頁P2及低位元資料頁P9的記憶胞的資料仍係為1，高位元資料頁P2及低位元資料頁P9的記憶胞的資料並未被改變，仍可以讀取電壓VR3及讀取電壓VR7正確的讀取高位元資料頁P2的記憶胞的資料，並以讀取電壓VR5正確的讀取低位元資料頁P9的記憶胞的資料。如此，可「刪除」中位元資料頁P5的寫入資料，同時保留高位元資料頁P2的寫入資料。
第4圖之記憶胞電壓分佈121’表示在第二字元線的中位元資料頁P5被「淨化」且保留高位元資料頁P2及低位元資料頁P9的寫入資料後，第二字元線的高位元資料頁P2及低位元資料頁P9的記憶胞的電壓分佈。記憶區塊120’表示中位元資料頁P5被「淨化」且保留高位元資料頁P2及低位元資料頁P9的寫入資料的記憶區塊，中位元資料頁P5被標示X表示其資料已經無法被正確讀取，相當於原寫入在中位元資料頁P5的資料已經被刪除。
在本實施例中，在「淨化」中位元資料頁P5後，僅須施加讀取電壓VR5，便可讀取低位元資料頁P9的資料，與須施加第一讀 取電壓VR1及第五讀取電壓VR5以讀取低位元資料頁P9的資料的常規方法相比，本發明可提高記憶體的讀取效能。其中，第五讀取電壓VR5大於第一讀取電壓VR1。
請參照第5圖。在本實施例中，記憶區塊130係為「淨化」前的一記憶區塊，記憶區塊130’係為記憶區塊130被「淨化」後的記憶區塊。記憶區塊130之高位元資料頁P1、中位元資料頁P3、低位元資料頁P6、高位元資料頁P2、中位元資料頁P5、低位元資料頁P9、高位元資料頁P4、中位元資料頁P8及低位元資料頁P12已被寫入資料，而高位元資料頁P7、中位元資料頁P11、低位元資料頁P14、高位元資料頁P10、中位元資料頁P13及低位元資料頁P15尚未被寫入資料。
第5圖之記憶胞電壓分佈131表示第二字元線的高位元資料頁P2、中位元資料頁P5及低位元資料頁P9已被寫入資料。此時，若欲「淨化」高位元資料頁P2，但保留中位元資料頁P5及低位元資料頁P9的資料，淨化單元104將施加第一讀取電壓VR1及第二讀取電壓VR2，找出位於第一邏輯狀態(“111”)的第一目標記憶胞及位於第二邏輯狀態(“110”)的第二目標記憶胞。隨後，施加一程式化擊發，以增量步階脈衝程式化的方式施加一第一編程電壓，使第一目標記憶胞的邏輯狀態由第一邏輯狀態(“111”)改變為較高閥電壓的第六邏輯狀態(“X11”)，並施加一第二編程電壓，使第二目標記憶胞的邏輯狀態由第二邏輯狀態(“110”)改變為較高閥電壓的第五邏輯狀態(“X10”)。因為第一目標記憶胞被施加程式化擊發，第一目標記憶胞的邏輯狀態被編程至較高的閥電壓(邏輯狀態向右移動)，高於第三讀 取電壓VR3，高位元資料頁P2的記憶胞的資料已經由1改變為0，無法再以第三讀取電壓VR3正確的讀取出高位元資料頁的記憶胞的資料。此外，因為第二目標記憶胞被施加程式化擊發，第二目標記憶胞的邏輯狀態被編程至較高的閥電壓(邏輯狀態向右移動)，高於第三讀取電壓VR3，高位元資料頁P2的記憶胞的資料已經由1改變為0，無法再以第三讀取電壓VR3正確的讀取出高位元資料頁的記憶胞的資料。
然而，對中位元資料頁P5及低位元資料頁P9來說，中位元資料頁P5及低位元資料頁P9的記憶胞的資料仍係為1，中位元資料頁P5及低位元資料頁P9的記憶胞的資料並未被改變，仍可以讀取電壓VR4及讀取電壓VR6正確的讀取中位元資料頁P5的記憶胞的資料，並以讀取電壓VR5正確的讀取低位元資料頁P9的記憶胞的資料。如此，可「刪除」高位元資料頁P2的寫入資料，同時保留中位元資料頁P5及低位元資料頁P9的寫入資料。
第5圖之記憶胞電壓分佈131’表示在第二字元線的高位元資料頁P2被「淨化」且保留中位元資料頁P5及低位元資料頁P9的寫入資料後，第二字元線的中位元資料頁P5及低位元資料頁P9的記憶胞的電壓分佈。記憶區塊130’表示高位元資料頁P2被「淨化」且保留中位元資料頁P5及低位元資料頁P9的寫入資料的記憶區塊，高位元資料頁P2被標示X表示其資料已經無法被正確讀取，相當於原寫入在高位元資料頁P2的資料已經被刪除。
在本實施例中，在「淨化」高位元資料頁P2後，僅須施加讀取電壓VR4及讀取電壓VR6，便可讀取中位元資料頁P5的資料，與 須施加第二讀取電壓VR2、第四讀取電壓VR4及第六讀取電壓VR6以讀取中位元資料頁P5的資料的常規方法相比，本發明可提高記憶體的讀取效能。同時，在「淨化」高位元資料頁P2後，僅須施加讀取電壓VR5，便可讀取低位元資料頁P9的資料，與須施加第一讀取電壓VR1及第五讀取電壓VR5以讀取低位元資料頁P9的資料的常規方法相比，本發明可提高記憶體的讀取效能。其中，第六讀取電壓VR6大於第五讀取電壓VR5，第五讀取電壓VR5大於第四讀取電壓VR4。
請參照第6圖。在本實施例中，記憶區塊140係為「淨化」前的一記憶區塊，記憶區塊140’係為記憶區塊140被「淨化」後的記憶區塊。記憶區塊140之高位元資料頁P1、中位元資料頁P3、低位元資料頁P6、高位元資料頁P2、中位元資料頁P5、低位元資料頁P9、高位元資料頁P4、中位元資料頁P8及低位元資料頁P12已被寫入資料，而高位元資料頁P7、中位元資料頁P11、低位元資料頁P14、高位元資料頁P10、中位元資料頁P13及低位元資料頁P15尚未被寫入資料。
第6圖之記憶胞電壓分佈141表示第二字元線的高位元資料頁P2、中位元資料頁P5及低位元資料頁P9已被寫入資料。此時，若欲「淨化」中位元資料頁P5及低位元資料頁P9，但保留高位元資料頁P2的資料，淨化單元104將施加第三讀取電壓VR3及第四讀取電壓VR4，找出位於第一邏輯狀態(“111”)、第二邏輯狀態(“110”)及第三邏輯狀態(“100”)的三個第一目標記憶胞及位於第四邏輯狀態(“000”)的第二目標記憶胞。隨後，施加一程式化擊發，以增量步階脈衝程式化的方式施加一第一編程電壓，使三個第一目標記憶胞的邏 輯狀態由第一邏輯狀態(“111”)、第二邏輯狀態(“110”)及第三邏輯狀態(“100”)改變為較高閥電壓的第八邏輯狀態(“1XX”)，並施加一第二編程電壓，使第二目標記憶胞的邏輯狀態由第四邏輯狀態(“000”)改變為較高閥電壓的第五邏輯狀態(“0XX”)、第六邏輯狀態(“0XX”)或第七邏輯狀態(“0XX”)。因為三個第一目標記憶胞被施加程式化擊發，三個第一目標記憶胞的邏輯狀態被編程至較高的閥電壓(邏輯狀態向右移動)，高於第三讀取電壓VR5，低位元資料頁P9的記憶胞的資料已經由0改變為1，無法再以第一讀取電壓VR1及第五讀取電壓VR5正確的讀取出低位元資料頁的記憶胞的資料。此外，因為第二目標記憶胞被施加程式化擊發，第二目標記憶胞的邏輯狀態被編程至較高的閥電壓(邏輯狀態向右移動)，高於第四讀取電壓VR4，中位元資料頁P5的記憶胞的資料已經由0改變為1，無法再以第四讀取電壓VR4正確的讀取出中位元資料頁的記憶胞的資料。其中，第四讀取電壓VR4大於第一讀取電壓VR1。
然而，對高位元資料頁P2來說，高位元資料頁P2的記憶胞的資料仍係為1，高位元資料頁P2的記憶胞的資料並未被改變，仍可以讀取電壓VR7正確的讀取高位元資料頁P2的記憶胞的資料。如此，可「刪除」中位元資料頁P5及低位元資料頁P9的寫入資料，同時保留高位元資料頁P2的寫入資料。
第6圖之記憶胞電壓分佈141’表示在第二字元線的中位元資料頁P5及低位元資料頁P9被「淨化」且保留高位元資料頁P2的寫入資料後，第二字元線的高位元資料頁P2的記憶胞的電壓分佈。記憶 區塊140’表示中位元資料頁P5及低位元資料頁P9被「淨化」且保留高位元資料頁P2的寫入資料的記憶區塊，中位元資料頁P5及低位元資料頁P9被標示X表示其資料已經無法被正確讀取，相當於原寫入在中位元資料頁P5及低位元資料頁P9的資料已經被刪除。
在本實施例中，在「淨化」中位元資料頁P5及低位元資料頁P9後，僅須施加讀取電壓VR7，便可讀取高位元資料頁P2的資料，與須施加第三讀取電壓VR3及第七讀取電壓VR7以讀取高位元資料頁P2的資料的常規方法相比，本發明可提高記憶體的讀取效能。其中，第七讀取電壓VR7大於第三讀取電壓VR3。
請參照第7圖。在本實施例中，記憶區塊150係為「淨化」前的一記憶區塊，記憶區塊150’係為記憶區塊150被「淨化」後的記憶區塊。記憶區塊150之高位元資料頁P1、中位元資料頁P3、低位元資料頁P6、高位元資料頁P2、中位元資料頁P5、低位元資料頁P9、高位元資料頁P4、中位元資料頁P8及低位元資料頁P12已被寫入資料，而高位元資料頁P7、中位元資料頁P11、低位元資料頁P14、高位元資料頁P10、中位元資料頁P13及低位元資料頁P15尚未被寫入資料。
第7圖之記憶胞電壓分佈151表示第二字元線的高位元資料頁P2、中位元資料頁P5及低位元資料頁P9已被寫入資料。此時，若欲「淨化」高位元資料頁P2及低位元資料頁P9，但保留中位元資料頁P5的資料，淨化單元104將施加第二讀取電壓VR2及第四讀取電壓VR4，找出位於第一邏輯狀態(“111”)及第二邏輯狀態(“110”)的二個第一目標記憶胞及位於第三邏輯狀態(“100”)及第四邏輯狀態 (“000”)的二個第二目標記憶胞。隨後，施加一程式化擊發，以增量步階脈衝程式化的方式施加一第一編程電壓，使二個第一目標記憶胞的邏輯狀態由第一邏輯狀態(“111”)及第二邏輯狀態(“110”)改變為較高閥電壓的第五邏輯狀態(“X1X”)，並施加一編程電壓，使二個第二目標記憶胞的邏輯狀態由第三邏輯狀態(“100”)及第四邏輯狀態(“000”)改變為較高閥電壓的第七邏輯狀態(“X0X”)。因為二個第一目標記憶胞被施加程式化擊發，二個第一目標記憶胞的邏輯狀態被編程至較高的閥電壓(邏輯狀態向右移動)，高於第三讀取電壓VR3，高位元資料頁P2的記憶胞的資料已經由1改變為0，無法再以第三讀取電壓VR3正確的讀取出高位元資料頁的記憶胞的資料。此外，因為第二目標記憶胞被施加程式化擊發，第二目標記憶胞的邏輯狀態被編程至較高的閥電壓(邏輯狀態向右移動)，高於第五讀取電壓VR5，低位元資料頁P9的記憶胞的資料已經由0改變為1，無法再以第五讀取電壓VR5正確的讀取出低位元資料頁的記憶胞的資料。其中，第五讀取電壓VR5大於第三讀取電壓VR3。
然而，對中位元資料頁P5來說，中位元資料頁P5的記憶胞的資料仍係為1，中位元資料頁P5的記憶胞的資料並未被改變，仍可以讀取電壓VR6正確的讀取中位元資料頁P5的記憶胞的資料。如此，可「刪除」高位元資料頁P2及低位元資料頁P9的寫入資料，同時保留中位元資料頁P5的寫入資料。
第7圖之記憶胞電壓分佈151’表示在第二字元線的高位元資料頁P2及低位元資料頁P9被「淨化」且保留中位元資料頁P5的寫 入資料後，第二字元線的中位元資料頁P5的記憶胞的電壓分佈。記憶區塊150’表示高位元資料頁P2及低位元資料頁P9被「淨化」且保留中位元資料頁P5的寫入資料的記憶區塊，高位元資料頁P2及低位元資料頁P9被標示X表示其資料已經無法被正確讀取，相當於原寫入在高位元資料頁P2及低位元資料頁P9的資料已經被刪除。
在本實施例中，在「淨化」高位元資料頁P2及低位元資料頁P9後，僅須施加讀取電壓VR6，便可讀取中位元資料頁P5的資料，與須施加第二讀取電壓VR2、第四讀取電壓VR4及第六讀取電壓VR6以讀取中位元資料頁P5的資料的常規方法相比，本發明可提高記憶體的讀取效能。其中，第六讀取電壓VR6大於第二讀取電壓VR2及第四讀取電壓VR4。
請參照第8圖。在本實施例中，記憶區塊160係為「淨化」前的一記憶區塊，記憶區塊160’係為記憶區塊160被「淨化」後的記憶區塊。記憶區塊160之高位元資料頁P1、中位元資料頁P3、低位元資料頁P6、高位元資料頁P2、中位元資料頁P5、低位元資料頁P9、高位元資料頁P4、中位元資料頁P8及低位元資料頁P12已被寫入資料，而高位元資料頁P7、中位元資料頁P11、低位元資料頁P14、高位元資料頁P10、中位元資料頁P13及低位元資料頁P15尚未被寫入資料。
第8圖之記憶胞電壓分佈161表示第二字元線的高位元資料頁P2、中位元資料頁P5及低位元資料頁P9已被寫入資料。此時，若欲「淨化」高位元資料頁P2及中位元資料頁P5，但保留低位元資料頁P9的資料，淨化單元104將施加第一讀取電壓VR1及第四讀取電壓 VR4，找出位於第一邏輯狀態(“111”)的第一目標記憶胞以及位於及第二邏輯狀態(“110”)、第三邏輯狀態(“100”)及第四邏輯狀態(“000”)的三個第二目標記憶胞。隨後，施加一程式化擊發，以增量步階脈衝程式化的方式施加一第一編程電壓，使第一目標記憶胞的邏輯狀態由第一邏輯狀態(“111”)改變為較高閥電壓的第六邏輯狀態(“XX1”)，並施加一第二編程電壓，使第二目標記憶胞的邏輯狀態由第二邏輯狀態(“110”)、第三邏輯狀態(“100”)及第四邏輯狀態(“000”)改變為較高閥電壓的第五邏輯狀態(“XX0”)。因為第一目標記憶胞被施加程式化擊發，第一目標記憶胞的邏輯狀態被編程至較高的閥電壓(邏輯狀態向右移動)，高於第三讀取電壓VR3，高位元資料頁P2的記憶胞的資料已經由1改變為0，無法再以第三讀取電壓VR3正確的讀取出高位元資料頁的記憶胞的資料。此外，因為第二目標記憶胞被施加程式化擊發，第二目標記憶胞的邏輯狀態被編程至較高的閥電壓(邏輯狀態向右移動)，高於第四讀取電壓VR4，中位元資料頁P5的記憶胞的資料已經由0改變為1，無法再以第四讀取電壓VR4正確的讀取出中位元資料頁的記憶胞的資料。其中，第四讀取電壓VR4大於第三讀取電壓VR3。
然而，對低位元資料頁P9來說，低位元資料頁P9的記憶胞的資料仍係為1，低位元資料頁P9的記憶胞的資料並未被改變，仍可以讀取電壓VR5正確的讀取低位元資料頁P9的記憶胞的資料。如此，可「刪除」高位元資料頁P2及中位元資料頁P5的寫入資料，同時保留低位元資料頁P9的寫入資料。
第8圖之記憶胞電壓分佈161’表示在第二字元線的高位元資料頁P2及中位元資料頁P5被「淨化」且保留低位元資料頁P9的寫入資料後，第二字元線的低位元資料頁P9的記憶胞的電壓分佈。記憶區塊160’表示高位元資料頁P2及中位元資料頁P5被「淨化」且保留低位元資料頁P9的寫入資料的記憶區塊，高位元資料頁P2及中位元資料頁P5被標示X表示其資料已經無法被正確讀取，相當於原寫入在高位元資料頁P2及中位元資料頁P5的資料已經被刪除。
在本實施例中，在「淨化」高位元資料頁P2及中位元資料頁P5後，僅須施加讀取電壓VR5，便可讀取低位元資料頁P9的資料，與須施加第一讀取電壓VR1及第五讀取電壓VR5以讀取低位元資料頁P9的資料的常規方法相比，本發明可提高記憶體的讀取效能。其中，第五讀取電壓VR5大於第一讀取電壓VR1。
請參照第9圖。在本實施例中，記憶區塊170係為「淨化」前的一記憶區塊，記憶區塊170’係為記憶區塊170被「淨化」後的記憶區塊。記憶區塊170之高位元資料頁P1、中位元資料頁P3、低位元資料頁P6、高位元資料頁P2、中位元資料頁P5、低位元資料頁P9、高位元資料頁P4、中位元資料頁P8及低位元資料頁P12已被寫入資料，而高位元資料頁P7、中位元資料頁P11、低位元資料頁P14、高位元資料頁P10、中位元資料頁P13及低位元資料頁P15尚未被寫入資料。
第9圖之記憶胞電壓分佈171表示第二字元線的高位元資料頁P2、中位元資料頁P5及低位元資料頁P9已被寫入資料。此時，若欲「淨化」高位元資料頁P2、中位元資料頁P5及低位元資料頁P9， 淨化單元104將施加第四讀取電壓VR4，找出位於第一邏輯狀態(“111”)、第二邏輯狀態(“110”)、第三邏輯狀態(“100”)及第四邏輯狀態(“000”)的四個目標記憶胞。隨後，施加一程式化擊發，以增量步階脈衝程式化的方式施加一編程電壓，使位於第一邏輯狀態(“111”)的目標記憶胞的邏輯狀態由第一邏輯狀態(“111”)改變為較高閥電壓的邏輯狀態(“0”)，使位於第二邏輯狀態(“110”)的第一目標記憶胞的邏輯狀態由第二邏輯狀態(“110”)改變為較高閥電壓的邏輯狀態(“0”)，使位於第三邏輯狀態(“100”)的目標記憶胞的邏輯狀態由第三邏輯狀態(“100”)改變為較高閥電壓的邏輯狀態(“0”)，亦使位於第四邏輯狀態(“000”)的目標記憶胞的邏輯狀態由第四邏輯狀態(“000”)改變為較高閥電壓的邏輯狀態(“0”)。因為四個目標記憶胞被施加程式化擊發，目標記憶胞的邏輯狀態被編程至較高的閥電壓(邏輯狀態向右移動)，高於第四讀取電壓VR4，高位元資料頁P2、中位元資料頁P5及低位元資料頁P9的記憶胞的資料已經由1改變為0，無法再以第四讀取電壓VR4正確的讀取出高位元資料頁、中位元資料頁及低位元資料頁的記憶胞的資料。如此，可「刪除」高位元資料頁P2、中位元資料頁P5及低位元資料頁P9的寫入資料。
第9圖之記憶胞電壓分佈171’表示在第二字元線的高位元資料頁P2、中位元資料頁P5及低位元資料頁P9被「淨化」後，第二字元線的記憶胞的電壓分佈。記憶區塊170’表示高位元資料頁P2、中位元資料頁P5及低位元資料頁P9被「淨化」的記憶區塊，高位元資料頁P2、中位元資料頁P5及低位元資料頁P9被標示X表示其資料已經無 法被正確讀取，相當於原寫入在高位元資料頁P2、中位元資料頁P5及低位元資料頁P9的資料已經被刪除。
請參照第10A至10C圖。在本實施例中，第10A圖之記憶胞電壓分佈181表示第二字元線的高位元資料頁P2、中位元資料頁P5及低位元資料頁P9已被寫入資料。第10B圖之記憶胞電壓分佈181’表示在第二字元線的低位元資料頁P9被「淨化」且保留高位元資料頁P2以及中位元資料頁P5的寫入資料後，第二字元線的記憶胞的高位元資料頁P2及中位元資料頁P5的電壓分佈。第10C圖之記憶胞電壓分佈181”表示在第二字元線的低位元資料頁P9被「淨化」後，繼續對中位元資料頁P5「淨化」且保留高位元資料頁P2的寫入資料後，第二字元線的記憶胞的高位元資料頁P2的電壓分佈。在第10B圖中，若欲「淨化」低位元資料頁P9，但保留高位元資料頁P2及中位元資料頁P5的資料，淨化單元104將施加第二讀取電壓VR2、第三讀取電壓VR3以及第四讀取電壓VR4，找出位於第三邏輯狀態(“100”)以及位於第四邏輯狀態(“000”)的兩個第一目標記憶胞與位於第一邏輯狀態(“111”)以及第二邏輯狀態(“110”)的兩個第二目標記憶胞。隨後，以增量步階脈衝程式化方式施加一第一編程電壓使第三邏輯狀態(“100”)的記憶胞的邏輯狀態由第三邏輯狀態(“100”)改變為較高閥電壓的第八邏輯狀態(“10X”)，亦使第四邏輯狀態(“000”)的記憶胞的邏輯狀態由第四邏輯狀態(“000”)改變為較高閥電壓的第七邏輯狀態(“00X”)。如此，可「刪除」低位元資料頁P9的寫入資料，同時保留高位元資料頁P2及中位元資料頁P5的寫入資料。
在第10C圖，若欲「淨化」中位元資料頁P5，但保留高位元資料頁P2的資料，淨化單元104以增量步階脈衝程式化方式施加一第二編程電壓使第一邏輯狀態(“11X”)的記憶胞的邏輯狀態由第一邏輯狀態(“11X”)改變為較高閥電壓的第八邏輯狀態(“1XX”)，亦使第二邏輯狀態(“11X”)的記憶胞的邏輯狀態由第二邏輯狀態(“11X”)改變為較高閥電壓的第八邏輯狀態(“1XX”)。如此，可「刪除」中位元資料頁P5的寫入資料，同時保留高位元資料頁P2的寫入資料。此外，在讀取高位元資料頁P2，可以增加讀取資料頁效能。
請參照第11A至11C圖。在本實施例中，第11A圖之記憶胞電壓分佈191表示第二字元線的高位元資料頁P2、中位元資料頁P5及低位元資料頁P9已被寫入資料。第11B圖之記憶胞電壓分佈191’表示在第二字元線的低位元資料頁P9被「淨化」且保留高位元資料頁P2以及中位元資料頁P5的寫入資料後，第二字元線的記憶胞的高位元資料頁P2及中位元資料頁P5的電壓分佈。第11C圖之記憶胞電壓分佈191”表示在第二字元線的低位元資料頁P9被「淨化」後，繼續對高位元資料頁P2「淨化」且保留中位元資料頁P5的寫入資料後，第二字元線的記憶胞的中位元資料頁P5的電壓分佈。在第11B圖中，若欲「淨化」低位元資料頁P9，但保留高位元資料頁P2及中位元資料頁P5的資料，淨化單元104將施加第二讀取電壓VR2以及第四讀取電壓VR4，找出位於第三邏輯狀態(“100”)以及位於第四邏輯狀態(“000”)的兩個第一目標記憶胞與位於第一邏輯狀態(“111”)以及第二邏輯狀態(“110”)的兩個第二目標記憶胞。隨後，以增量步階脈衝程式化方式施加一第 一編程電壓使第三邏輯狀態(“100”)的記憶胞的邏輯狀態由第三邏輯狀態(“100”)改變為較高閥電壓的第七邏輯狀態(“00X”)，亦使第四邏輯狀態(“000”)的記憶胞的邏輯狀態由第四邏輯狀態(“000”)改變為較高閥電壓的第七邏輯狀態(“00X”)。如此，可「刪除」低位元資料頁P9的寫入資料，同時保留高位元資料頁P2及中位元資料頁P5的寫入資料。
在第11C圖，若欲「淨化」高位元資料頁P2，但保留中位元資料頁P5的資料，淨化單元104將以增量步階脈衝程式化方式施加一第二編程電壓，使第一邏輯狀態(“11X”)及第二邏輯狀態(“11X”)的記憶胞由邏輯狀態(“11X”)改變為較高閥電壓的第五邏輯狀態(“X1X”)。如此，可「刪除」高位元資料頁P2的寫入資料，同時保留中位元資料頁P5的寫入資料。此外，在讀取中位元資料頁P5，可以增加讀取資料頁效能。
本發明對三階記憶胞(TLC)施加淨化電壓操作並不限於上述實施例所示內容，本領域具有通常知識者在參照上述實施例後，應當理解對三階記憶胞施加淨化電壓操作的各種情況。更可理解本發明除可應用於三階記憶胞之外，更可應用於每個記憶胞儲存4個位元或更多位元的記憶體。
依據本發明所提出之利用施加程式化擊發、以增量步階脈衝程式化的方式施加編程電壓改變記憶區塊中記憶體頁面的記憶胞的邏輯狀態，編程記憶胞的邏輯狀態，改變記憶胞儲存的資料內容，使原被寫入資料無法被正確讀取，進而達到「刪除」資料的目的。此 外，本發明可提高使用記憶體的資料安全性，避免駭客取得原寫入資料而重建資料。本發明更可以針對特定資料頁執行「刪除」資料的操作，不需對特定資料頁的記憶區塊執行垃圾回收以及抹除操作，可減少抹除記憶體的記憶區塊的次數，提高記憶體的生命週期。此外，在讀取資料頁時，更可減少施加的讀取電壓，可提高記憶體效能。另外，將記憶胞的邏輯狀態淨化到具有較高閥電壓的第五、第六、第七或第八邏輯狀態，可避免在習知的三階記憶胞之快閃記憶體(3D TLC-type NAND Flash)結構中容易發生的橫向電荷遷移(lateral charge migration)現象所導致的資料保持(data retention)特性變差或資料保持時間(data retention time)變差的問題，進而提高記憶體的可靠度。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S202~S214:流程步驟

Claims (6)

  1. 一種記憶體裝置，包括：一記憶體陣列，包括複數個記憶體頁面，各該記憶體頁面包括複數個記憶胞，各該記憶胞包括一第一儲存位元於高位元資料頁、一第二儲存位元於中位元資料頁及一第三儲存位元於低位元資料頁，該些記憶胞包括閥電壓由低至高的一第一邏輯狀態、一第二邏輯狀態、一第三邏輯狀態、一第四邏輯狀態、一第五邏輯狀態、一第六邏輯狀態、一第七邏輯狀態及一第八邏輯狀態；以及一淨化單元，接收對應於一邏輯位址的一資料更新指令，於接收該資料更新指令前，該邏輯位址對應至其中一目標記憶體頁面的一實體位址，該淨化單元施加一第一讀取電壓及一第二讀取電壓，由該目標記憶體頁面中找出欲淨化的至少一第一目標記憶胞及至少一第二目標記憶胞，施加一第一編程電壓至該至少一第一目標記憶胞，以改變該至少一第一目標記憶胞的邏輯狀態，施加一第二編程電壓至該至少一第二目標記憶胞，以改變該至少一第二目標記憶胞的邏輯狀態，其中該第一編程電壓不同於該第二編程電壓，若欲「淨化」該低位元資料頁及該中位元資料頁，但保留該高位元資料頁的資料，施加一程式化擊發，以增量步階脈衝程式化的方式施加該第一編程電壓，使三個該第一目標記憶胞的邏輯狀態由該第一 邏輯狀態、該第二邏輯狀態及該第三邏輯狀態改變為該第八邏輯狀態，以及以增量步階脈衝程式化的方式施加該第二編程電壓，使該第二目標記憶胞的邏輯狀態由該第四邏輯狀態改變為第五邏輯狀態、第六邏輯狀態及該第七邏輯狀態。
  2. 一種記憶體裝置，包括：一記憶體陣列，包括複數個記憶體頁面，各該記憶體頁面包括複數個記憶胞，各該記憶胞包括一第一儲存位元於高位元資料頁、一第二儲存位元於中位元資料頁及一第三儲存位元於低位元資料頁，該些記憶胞包括閥電壓由低至高的一第一邏輯狀態、一第二邏輯狀態、一第三邏輯狀態、一第四邏輯狀態、一第五邏輯狀態、一第六邏輯狀態、一第七邏輯狀態及一第八邏輯狀態；以及一淨化單元，接收對應於一邏輯位址的一資料更新指令，於接收該資料更新指令前，該邏輯位址對應至其中一目標記憶體頁面的一實體位址，該淨化單元施加一第一讀取電壓及一第二讀取電壓，由該目標記憶體頁面中找出欲淨化的至少一第一目標記憶胞及至少一第二目標記憶胞，施加一第一編程電壓至該至少一第一目標記憶胞，以改變該至少一第一目標記憶胞的邏輯狀態，施加一第二編程電壓至該至少一第二目標記憶胞，以改變該至少一第二目標記憶胞的邏輯狀態，其中該第一編程電壓不同於該第二編程電壓， 若欲「淨化」該高位元資料頁及該低位元資料頁，但保留該中位元資料頁的資料，施加一程式化擊發，以增量步階脈衝程式化的方式施加該第一編程電壓，使二個該第一目標記憶胞的邏輯狀態由該第一邏輯狀態及該第二邏輯狀態改變為該第五邏輯狀態，以及以增量步階脈衝程式化的方式施加該第二編程電壓，使二個該第二目標記憶胞的邏輯狀態由該第三邏輯狀態及該第四邏輯狀態改變為第七邏輯狀態。
  3. 一種記憶體裝置，包括：一記憶體陣列，包括複數個記憶體頁面，各該記憶體頁面包括複數個記憶胞，各該記憶胞包括一第一儲存位元於高位元資料頁、一第二儲存位元於中位元資料頁及一第三儲存位元於低位元資料頁，該些記憶胞包括閥電壓由低至高的一第一邏輯狀態、一第二邏輯狀態、一第三邏輯狀態、一第四邏輯狀態、一第五邏輯狀態、一第六邏輯狀態、一第七邏輯狀態及一第八邏輯狀態；以及一淨化單元，接收對應於一邏輯位址的一資料更新指令，於接收該資料更新指令前，該邏輯位址對應至其中一目標記憶體頁面的一實體位址，該淨化單元施加一第一讀取電壓及一第二讀取電壓，由該目標記憶體頁面中找出欲淨化的至少一第一目標記憶胞及至少一第二目標記憶胞，施加一第一編程電壓至該至少一第一目標記憶胞，以改變該至少一第一目標記憶胞的邏輯狀態，施加 一第二編程電壓至該至少一第二目標記憶胞，以改變該至少一第二目標記憶胞的邏輯狀態，其中該第一編程電壓不同於該第二編程電壓，若欲「淨化」該高位元資料頁及該中位元資料頁，但保留該低位元資料頁的資料，施加一程式化擊發，以增量步階脈衝程式化的方式施加該第一編程電壓，使該第一目標記憶胞的邏輯狀態由該第一邏輯狀態改變為該第六邏輯狀態，以及以增量步階脈衝程式化的方式施加該第二編程電壓，使三個該第二目標記憶胞的邏輯狀態由該第二邏輯狀態、該第三邏輯狀態及該第四邏輯狀態改變為第五邏輯狀態。
  4. 一種記憶體裝置，包括：一記憶體陣列，包括複數個記憶體頁面，各該記憶體頁面包括複數個記憶胞，各該記憶胞包括一第一儲存位元於高位元資料頁、一第二儲存位元於中位元資料頁及一第三儲存位元於低位元資料頁，該些記憶胞包括閥電壓由低至高的一第一邏輯狀態、一第二邏輯狀態、一第三邏輯狀態、一第四邏輯狀態、一第五邏輯狀態、一第六邏輯狀態、一第七邏輯狀態及一第八邏輯狀態；以及一淨化單元，接收對應於一邏輯位址的一資料更新指令，於接收該資料更新指令前，該邏輯位址對應至其中一目標記憶體頁面的一實體位址，該淨化單元施加一第一讀取電壓及一第二讀取電 壓，由該目標記憶體頁面中找出欲淨化的至少一第一目標記憶胞及至少一第二目標記憶胞，施加一第一編程電壓至該至少一第一目標記憶胞，以改變該至少一第一目標記憶胞的邏輯狀態，施加一第二編程電壓至該至少一第二目標記憶胞，以改變該至少一第二目標記憶胞的邏輯狀態，其中該第一編程電壓不同於該第二編程電壓，若欲「淨化」該高位元資料頁、該中位元資料頁及低位元資料頁，施加一程式化擊發，以增量步階脈衝程式化的方式施加該第一編程電壓，使四個該目標記憶胞的邏輯狀態由該第一邏輯狀態、該第二邏輯狀態、該第三邏輯狀態、該第四邏輯狀態改變為較高閥電壓的邏輯狀態“0”。
  5. 一種記憶體裝置，包括：一記憶體陣列，包括複數個記憶體頁面，各該記憶體頁面包括複數個記憶胞，各該記憶胞包括一第一儲存位元於高位元資料頁、一第二儲存位元於中位元資料頁及一第三儲存位元於低位元資料頁，該些記憶胞包括閥電壓由低至高的一第一邏輯狀態、一第二邏輯狀態、一第三邏輯狀態、一第四邏輯狀態、一第五邏輯狀態、一第六邏輯狀態、一第七邏輯狀態及一第八邏輯狀態；以及一淨化單元，接收對應於一邏輯位址的一資料更新指令，於接收該資料更新指令前，該邏輯位址對應至其中一目標記憶體頁面 的一實體位址，該淨化單元施加一第一讀取電壓及一第二讀取電壓，由該目標記憶體頁面中找出欲淨化的至少一第一目標記憶胞及至少一第二目標記憶胞，施加一第一編程電壓至該至少一第一目標記憶胞，以改變該至少一第一目標記憶胞的邏輯狀態，施加一第二編程電壓至該至少一第二目標記憶胞，以改變該至少一第二目標記憶胞的邏輯狀態，其中該第一編程電壓不同於該第二編程電壓，若欲「淨化」該低位元資料頁，但保留該高位元資料頁及該中位元資料頁的資料，施加一程式化擊發，以增量步階脈衝程式化的方式施加該第一編程電壓，使二個該第一目標記憶胞的邏輯狀態由該第三邏輯狀態及該第四邏輯狀態改變為該第八邏輯狀態及該第七邏輯狀態，若欲繼續「淨化」該中位元資料頁，但保留該高位元資料頁及的資料，施加一程式化擊發，以增量步階脈衝程式化的方式施加該第二編程電壓，使二個該第二目標記憶胞的邏輯狀態由該第一邏輯狀態及該第二邏輯狀態改變為該第八邏輯狀態。
  6. 一種記憶體裝置，包括：一記憶體陣列，包括複數個記憶體頁面，各該記憶體頁面包括複數個記憶胞，各該記憶胞包括一第一儲存位元於高位元資料頁、一第二儲存位元於中位元資料頁及一第三儲存位元於低位元 資料頁，該些記憶胞包括閥電壓由低至高的一第一邏輯狀態、一第二邏輯狀態、一第三邏輯狀態、一第四邏輯狀態、一第五邏輯狀態、一第六邏輯狀態、一第七邏輯狀態及一第八邏輯狀態；以及一淨化單元，接收對應於一邏輯位址的一資料更新指令，於接收該資料更新指令前，該邏輯位址對應至其中一目標記憶體頁面的一實體位址，該淨化單元施加一第一讀取電壓及一第二讀取電壓，由該目標記憶體頁面中找出欲淨化的至少一第一目標記憶胞及至少一第二目標記憶胞，施加一第一編程電壓至該至少一第一目標記憶胞，以改變該至少一第一目標記憶胞的邏輯狀態，施加一第二編程電壓至該至少一第二目標記憶胞，以改變該至少一第二目標記憶胞的邏輯狀態，其中該第一編程電壓不同於該第二編程電壓，若欲「淨化」該低位元資料頁，但保留該高位元資料頁及該中位元資料頁的資料，施加一程式化擊發，以增量步階脈衝程式化的方式施加該第一編程電壓，使二個該第一目標記憶胞的邏輯狀態由該第三邏輯狀態及該第四邏輯狀態改變為較高閥電壓的該第七邏輯狀態，若欲繼續「淨化」該高位元資料頁，但保留該中位元資料頁的資料， 施加一程式化擊發，以增量步階脈衝程式化的方式施加該第二編程電壓，使二個該第二目標記憶胞的邏輯狀態由該第一邏輯狀態及該第二邏輯狀態改變為較高閥電壓的該第五邏輯狀態。
TW109133777A 2020-05-27 2020-09-29 記憶體裝置 TWI747532B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063030912P 2020-05-27 2020-05-27
US63/030,912 2020-05-27

Publications (2)

Publication Number Publication Date
TWI747532B true TWI747532B (zh) 2021-11-21
TW202145231A TW202145231A (zh) 2021-12-01

Family

ID=78705231

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109133777A TWI747532B (zh) 2020-05-27 2020-09-29 記憶體裝置

Country Status (3)

Country Link
US (1) US11222693B2 (zh)
CN (1) CN113741799A (zh)
TW (1) TWI747532B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230061037A1 (en) * 2021-09-01 2023-03-02 Micron Technology, Inc. Apparatus with power-based data protection mechanism and methods for operating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090172251A1 (en) * 2007-12-26 2009-07-02 Unity Semiconductor Corporation Memory Sanitization
TWI661300B (zh) * 2017-09-15 2019-06-01 旺宏電子股份有限公司 記憶體的資料管理方法及記憶體裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012511789A (ja) * 2008-12-09 2012-05-24 ラムバス・インコーポレーテッド 並行且つパイプライン化されたメモリ動作用の不揮発性メモリデバイス
KR20100107294A (ko) * 2009-03-25 2010-10-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 불휘발성 메모리 장치의 프로그램 방법
CN106356093B (zh) * 2015-07-17 2019-11-01 旺宏电子股份有限公司 存储器的操作方法及应用其的存储器装置
US9852800B2 (en) * 2016-03-07 2017-12-26 Sandisk Technologies Llc Adaptive determination of program parameter using program of erase rate
US10446226B2 (en) * 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10445008B2 (en) 2017-09-15 2019-10-15 Macronix International Co., Ltd. Data management method for memory and memory apparatus
CN109522237B (zh) * 2017-09-20 2023-12-29 旺宏电子股份有限公司 存储器的数据管理方法及存储器装置
TWI629592B (zh) 2017-10-25 2018-07-11 旺宏電子股份有限公司 記憶體裝置及應用於其上之資料管理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090172251A1 (en) * 2007-12-26 2009-07-02 Unity Semiconductor Corporation Memory Sanitization
TWI661300B (zh) * 2017-09-15 2019-06-01 旺宏電子股份有限公司 記憶體的資料管理方法及記憶體裝置

Also Published As

Publication number Publication date
US20210375357A1 (en) 2021-12-02
TW202145231A (zh) 2021-12-01
US11222693B2 (en) 2022-01-11
CN113741799A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
US10127166B2 (en) Data storage controller with multiple pipelines
JP4787266B2 (ja) スクラッチパッドブロック
US10795827B2 (en) Adaptive management of intermediate storage
KR100687151B1 (ko) 메모리 카드, 반도체 장치, 및 반도체 메모리의 제어 방법
US10430330B2 (en) Handling of unaligned sequential writes
US20120079168A1 (en) Method for performing block management, and associated memory device and controller thereof
US8417879B2 (en) Method for suppressing errors, and associated memory device and controller thereof
TWI609323B (zh) 資料儲存方法及其系統
JP2012503234A (ja) メモリ装置のための組み込みマッピング情報
TWI584189B (zh) 記憶體控制器、記憶體儲存裝置與資料寫入方法
CN112130749B (zh) 数据储存装置以及非挥发式存储器控制方法
JP2009048680A (ja) 記憶装置
KR20130125303A (ko) 제어 장치, 기억 장치, 데이터 기입 방법
JP5592478B2 (ja) 不揮発性記憶装置及びメモリコントローラ
CN114968096A (zh) 一种存储器的控制方法、存储器与存储系统
JP2007058940A (ja) 記憶装置、ファイル記憶装置、およびコンピュータシステム
TWI747532B (zh) 記憶體裝置
US20240232015A9 (en) Apparatus and method for distributing and storing write data in plural memory regions
CN109522237B (zh) 存储器的数据管理方法及存储器装置
KR20220041225A (ko) 메모리 구성요소의 동일한 평면 내에서 데이터 압축
TWI661300B (zh) 記憶體的資料管理方法及記憶體裝置
JP2012068765A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
US11609855B2 (en) Bit masking valid sectors for write-back coalescing
CN106033681B (zh) 存储器控制电路单元、存储器储存装置及数据存取方法
JP2011134031A (ja) 半導体記録装置および半導体記録システム