TWI661300B

TWI661300B - 記憶體的資料管理方法及記憶體裝置

Info

Publication number: TWI661300B
Application number: TW106131840A
Authority: TW
Inventors: 李永駿; 林秉賢; 張育銘
Original assignee: 旺宏電子股份有限公司
Priority date: 2017-09-15
Filing date: 2017-09-15
Publication date: 2019-06-01
Also published as: TW201915738A

Abstract

一種記憶體的資料管理方法及記憶體裝置。記憶體包括複數個記憶體頁面，各記憶體頁面包括複數個記憶胞，各記憶胞包括第一儲存位元及第二儲存位元。各記憶胞具有第一邏輯狀態、第二邏輯狀態、第三邏輯狀態及第四邏輯狀態。資料管理方法包括以下步驟：接收對應於一邏輯位址的一資料更新指令，於接收資料更新指令前，該邏輯位址對應至一實體位址。施加一淨化電壓至位於實體位址的記憶體頁面中的一目標記憶胞，改變記憶體頁面中的目標記憶胞的邏輯狀態。

Description

記憶體的資料管理方法及記憶體裝置

本發明是有關於一種記憶體的資料管理方法及記憶體裝置。

近年來，快閃記憶體逐漸取代傳統硬碟作為消費類電子產品中的儲存單元。與硬碟相比，快閃記憶體具有性能好、功耗低、抗衝擊以及體積小等優點。

然而，快閃記憶體不同於傳統硬碟，快閃記憶體具有異區更新(out-of-place update)的特性，在抹除操作(erase operation)前，已寫入資料的資料頁(page)係無法重新寫入。當使用者要更新快閃記憶體中已寫入資料的資料頁上的資料時，需在快閃記憶體中找出一新的空白資料頁，將更新的資料寫入此新的空白資料頁，並讓原對應(map)已寫入資料的資料頁的邏輯位址重新對應至此新的空白資料頁，以完成資料更新。

也就是說，在快閃記憶體中，當儲存資料需要更新時，檔案系統將會把新的複本寫入一個新的快閃記憶體區塊的資料頁，將檔案指標重新指向。由於快閃記憶體具有上述之特性，因此，在每次更新快閃記憶體的儲存資料後，便會在快閃記憶體中留下一個或多個資料複本。

快閃記憶體的抹除指令(erase command)無法針對單一存有這些資料複本的記憶體資料頁進行抹除，因此，駭客可以透過留在記憶體中的這些資料複本重建資料，造成資料安全風險。再者，若採用垃圾收集(garbage collection)後抹除存有這些資料複本的記憶體資料頁的記憶體區塊的方法，可能會縮短記憶體的生命週期，並影響記憶體的處理效能。因此，如何在資料更新後進行有效的資料清理係為目前業界努力的方向之一。

本發明係有關於一種記憶體的資料管理方法及記憶體裝置。透過施加電壓改變記憶區塊中的記憶胞的邏輯狀態，改變記憶胞儲存的資料內容，使原被寫入資料無法被正確讀取，進而達到「刪除」資料的目的。提高使用記憶體的資料安全性，避免駭客取得原寫入資料而重建資料。減少抹除記憶體的記憶區塊的次數，提高記憶體的生命週期，且增加記憶體使用之效能(Performance)。更可在讀取資料頁時，減少施加的讀取電壓，提高記憶體效能。

根據本發明之一方面，提出一種記憶體的資料管理方法。該記憶體包括複數個記憶體頁面，各記憶體頁面包括複數個記憶胞，各記憶胞包括一第一儲存位元及一第二儲存位元，各該記憶胞具有一第一邏輯狀態、一第二邏輯狀態、一第三邏輯狀態及一第四邏輯狀態。該資料管理方法包括以下步驟。接收對應於一邏輯位址的一資料更新指令，於接收該資料更新指令前，該邏輯位址對應(map)至一實體位址。施加一淨化電壓至該些記憶體頁面中位於該實體位址的一目標記憶體頁面，改變該目標記憶體頁面中的該些記憶胞之一第一目標記憶胞的邏輯狀態。

根據本發明之另一方面，提出一種記憶體裝置。記憶體裝置包括一記憶體陣列及一淨化單元(sanitizer)。記憶體陣列包括複數個記憶體頁面，各記憶體頁面包括複數個記憶胞，各記憶胞包括一第一儲存位元及一第二儲存位元，各該記憶胞具有一第一邏輯狀態、一第二邏輯狀態、一第三邏輯狀態及一第四邏輯狀態。淨化單元由一主機(host machine)接收對應於一邏輯位址的一資料更新指令，於接收該資料更新指令前，該邏輯位址對應至一第一實體位址。以及施加一淨化電壓至該些記憶體頁面中位於該實體位址的一目標記憶體頁面，改變該目標記憶體頁面中的該些記憶胞之一第一目標記憶胞的邏輯狀態。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

10‧‧‧記憶體系統

102‧‧‧主控制器

104‧‧‧淨化單元

106‧‧‧控制單元

108‧‧‧記憶體陣列

30、30’、40、40’、50、50’、60、60’、70、70’、80、80’、90、90’、100、100’、110、110’、120、120’、130、130’‧‧‧記憶區塊

31、31’、41、41’、51、51’、61、61’、71、71’、81、81’、91、91’、101、101’、111、111’、121、121’、131、131’‧‧‧記憶體電壓分佈

S202~S214‧‧‧流程步驟

P1~P15‧‧‧資料頁

X‧‧‧被淨化之資料頁

V_R1、V_R2、V_R3、V_R4、V_R5、V_R6、V_R7‧‧‧讀取電壓

V_t‧‧‧電壓

第1圖繪示依據本發明之一實施例之一記憶體系統之示意圖。

第2圖繪示依據本發明之一實施例之一記憶體的資料管理方法之流程圖。

第3圖至第10圖繪示依據本發明之實施例之對多階記憶胞(Multi-Level Cell,MLC)施加淨化電壓操作的示意圖。

第11圖至第13圖繪示依據本發明之實施例之對三階記憶胞(Triple-Level Cell,TLC)施加淨化電壓操作的示意圖。

以下提出各種實施例進行詳細說明，然而，實施例僅用以作為範例說明，並不會限縮本發明欲保護之範圍。此外，實施例中的圖式省略部份元件，以清楚顯示本發明的技術特點。在所有圖式中相同的標號將用於表示相同或相似的元件。

請同時參照第1圖及第2圖。第1圖繪示依據本發明之一實施例之一記憶體系統10之示意圖。第2圖繪示依據本發明之一實施例之一記憶體的資料管理方法之流程圖。記憶體系統10包括一主控制器(host machine)102、一淨化單元(sanitizer)104、一控制單元106及一記憶體陣列108。主控制器102可用以傳送讀取、寫入(編程)、抹除或資料更新指令至控制單元106。淨化單元104用以負責管理本發明之資料管理方法。記憶體陣列108例如是NAND快閃記憶體或任一形式的快閃記憶體或儲存裝置。記憶體陣列108可以包括複數個記憶區塊，各記憶區塊包括複數個記憶體頁面(資料頁)，各記憶體頁面包括複數個記憶胞。主控制器102、淨化單元104及控制單元106可以例如是藉由使用一晶片、晶片內的一電路區塊、一韌體電路、含有數個電子元件及導線的電路板或儲存複數組程式碼的一儲存媒體來實現，也可藉由電腦系統、嵌入式系統、手持式裝置、伺服器等電子裝置執行對應軟體、韌體或程式來實現。

於步驟S202，控制單元106判斷主控制器102傳送的指令係為讀取資料、寫入新資料或是更新已寫入的資料。當主控制器102傳送的指令係為讀取資料，於步驟S204，控制單元106接收資料讀取指令，並於步驟S206，控制單元106讀取儲存於記憶體陣列108中的資料。

當主控制器102傳送的指令係為寫入新資料，於步驟S208，控制單元106接收資料寫入指令，並於步驟S210，控制單元106對記憶體陣列108進行編程，將欲寫入的新資料寫入(編程)至記憶體陣列108。上述之新資料係指此資料未儲存於記憶體陣列108中，快閃記憶體轉換層(Flash Translation Layer,FTL)無法在記憶體陣列108中找到對應此資料的記憶區塊。即此資料沒有任何的複本存於記憶體陣列108中。

當主控制器102傳送的指令係為更新已寫入的資料，於步驟S212，控制單元106接收對應於一邏輯位址的資料更新指令，淨化單元104亦接收對應於此邏輯位址的資料更新指令以進行資料更新。由於快閃記憶體轉換層紀錄了已寫入資料所在的記憶體頁面的一實體位址與一邏輯位址的對應關係，於接收該資料更新指令前，該邏輯位址對應(map)至一實體位址。於步驟 S214，將已寫入資料所在的記憶體頁面視為目標記憶體頁面，淨化單元104對記憶體陣列108施加一淨化電壓至目標記憶體頁面，改變目標記憶體頁面中的記憶胞之一目標記憶胞的邏輯狀態。藉由施加淨化電壓改變目標記憶體頁面中的記憶胞的邏輯狀態，再次編程記憶胞，進而改變記憶胞的資料，以達到相似於刪除資料的效果。如此，駭客無法藉由資料複本重建資料。於本發明中，「淨化」一詞表示藉由改變目標記憶體頁面中的記憶胞的邏輯狀態，再次編程記憶胞，以改變記憶胞中的資料，進而達到相似於「刪除」資料的效果。

請參照第3圖至第10圖。第3圖至第10圖繪示依據本發明之實施例之對多階記憶胞(Multi-Level Cell,MLC)施加淨化電壓操作的示意圖。第3圖至第10圖進一步的說明各種施加淨化電壓改變一目標記憶區塊中的目標記憶體頁面中的記憶胞的邏輯狀態的情況。

第3圖至第10圖中的記憶區塊30、40、50、60、70、80、90、100具有相同的配置。上述各記憶區塊包括多條字元線(word line)，一條字元線可包括第一資料頁及第二資料頁。一個資料頁可包括一個以上的記憶胞。各記憶區塊中的記憶胞係為多階記憶胞，包括第一儲存位元及第二儲存位元，可儲存兩個位元的資料。在一條字元線中儲存兩資料頁的資料相當於在相同的字元線上的各記憶胞儲存2位元的資料。各記憶胞具有第一邏輯狀態、第二邏輯狀態、第三邏輯狀態及第四邏輯狀態，舉例來說，第一邏輯狀態係為“11”、第二邏輯狀態係為“10”、第三邏輯狀態係為“00”及第四邏輯狀態係為“01”。舉例來說，第一資料頁係一高位元資料頁，第二資料頁係一低位元資料頁。上述記憶區塊的第一字元線包括高位元資料頁P1及低位元資料頁P3，第二字元線包括高位元資料頁P2及低位元資料頁P5，第三字元線包括高位元資料頁P4及低位元資料頁P7，第四字元線包括高位元資料頁P6及低位元資料頁P9，第五字元線包括高位元資料頁P8及一低位元資料頁(未命名)。應當理解的是，記憶區塊30、40、50、60、70、80、90、100僅繪示部份的資料頁以簡化圖式。

請參照第3圖。在本實施例中，記憶區塊30係為「淨化」前的一記憶區塊，記憶區塊30’係為記憶區塊30被「淨化」後的記憶區塊。記憶區塊30之高位元資料頁P1、高位元資料頁P2、低位元資料頁P3及高位元資料頁P4已被寫入資料，而低位元資料頁P5、高位元資料頁P6、低位元資料頁P7、高位元資料頁P8及低位元資料頁P9尚未被寫入資料。

第3圖之記憶胞電壓分佈31表示第二字元線的高位元資料頁P2已被寫入資料，而相同字元線的低位元資料頁P5尚未被寫入資料。此時，若欲「淨化」高位元資料頁P2，淨化單元104將施加一第一讀取電壓V_R1，找出高位元資料頁P2的記憶胞中位於第一邏輯狀態(“1”)的目標記憶胞。隨後，施加一程式化擊發(shot)，使目標記憶胞的邏輯狀態由第一邏輯狀態(“1”)改變為第二邏輯狀態(“0”)。因為目標記憶胞被施加程式化擊發(shot)，目標記憶胞的邏輯狀態被編程至較高的閥電壓(Threshold Voltage)，亦即邏輯狀態向右移動，高於第一讀取電壓V_R1。

第3圖之記憶胞電壓分佈31’表示第二字元線的高位元資料頁P2被「淨化」，而相同字元線的低位元資料頁P5尚未被寫入資料，第二字元線的高位元資料頁P2的記憶胞的電壓分佈。原本位於第一邏輯狀態的目標記憶胞的邏輯狀態(閥電壓分佈)不再與位於第二邏輯狀態的記憶胞有明確區別，無法經由施加第一讀取電壓V_R1讀取出原位於第一邏輯狀態的目標記憶胞的資料。藉由改變高位元資料頁P2內的記憶胞的邏輯狀態，以達到「刪除」被寫入高位元資料頁P2的資料的目的。記憶區塊30’表示高位元資料頁P2被「淨化」後的記憶區塊，高位元資料頁P2被標示X表示其資料已經無法被正確讀取，相當於原寫入在高位元資料頁P2的資料已經被刪除。

請參照第4圖。在本實施例中，記憶區塊40係為「淨化」前的一記憶區塊，記憶區塊40’係為記憶區塊40被「淨化」後的記憶區塊。記憶區塊40之高位元資料頁P1、高位元資料頁P2、低位元資料頁P3及高位元資料頁P4已被寫入資料，而低位元資料頁P5、高位元資料頁P6、低位元資料頁P7、高位元資料頁P8及低位元資料頁P9尚未被寫入資料。

第4圖之記憶胞電壓分佈41表示第二字元線的高位元資料頁P2已被寫入資料，而相同字元線的低位元資料頁P5尚未被寫入資料。此時，若欲「淨化」高位元資料頁P2，並同時對低位元資料頁P5寫入資料，淨化單元104依據要寫入低位元資料頁P5的資料，以增量步階脈衝程式化(Incremental Step Pulse Programming,ISPP)的方式施加一編程電壓於第一邏輯狀態(“1”)以及第二邏輯狀態(“0”)的記憶胞，將第一邏輯狀態(“1”)以及第二邏輯狀態(“0”)的記憶胞中在低位元資料頁應被編程為0的記憶胞編程至高於第二讀取電壓V_R2的邏輯狀態(第三邏輯狀態)。

由於對高位元頁面P2來說，原第一邏輯狀態的記憶胞被編程至較高的閥電壓，高於第一讀取電壓V_R1，高位元資料頁的記憶胞的資料已經由1改變為0，無法再以第一讀取電壓V_R1正確的讀取出高位元資料頁的記憶胞的資料。而在施加編程電壓時，同時編程低位元資料頁，將對應於低位元資料頁中應該是0的記憶胞編程至第三邏輯狀態，如此，可藉由施加第二讀取電壓V_R2正確的讀取出低位元資料頁的記憶胞的資料。因此，可「刪除」高位元資料頁P2的寫入資料，同時對低位元資料頁P5進行寫入(編程)操作。

第4圖之記憶胞電壓分佈41’表示在第二字元線的高位元資料頁P2被「淨化」且對低位元資料頁P5進行寫入操作後，第二字元線的低位元資料頁P5的記憶胞的電壓分佈。記憶區塊40’表示高位元資料頁P2被「淨化」且低位元資料頁P5已被寫入資料的記憶區塊，高位元資料頁P2被標示X表示其資料已經無法被正確讀取，相當於原寫入在高位元資料頁P2的資料已經被刪除。

在本實施例中，在高位元資料頁P2被「淨化」的同時，亦對低位元資料頁P5進行寫入(編程)操作後，當需要讀取低位元資料頁P5的資料時，僅須施加第二讀取電壓V_R2，便可讀取低位元資料頁P5的資料，與須施加第一讀取電壓V_R1及第三讀取電壓V_R3以讀取低位元資料頁P5的資料的常規方法相比，本發明可提高記憶體的讀取效能。其中，第二讀取電壓V_R2大於第一讀取電壓V_R1。

請參照第5圖。在本實施例中，記憶區塊50係為「淨化」前的一記憶區塊，記憶區塊50’係為記憶區塊50被「淨化」後的記憶區塊。記憶區塊50之高位元資料頁P1、高位元資料頁P2、低位元資料頁P3、高位元資料頁P4及低位元資料頁P5已被寫入資料，而高位元資料頁P6、低位元資料頁P7、高位元資料頁P8及低位元資料頁P9尚未被寫入資料。

第5圖之記憶胞電壓分佈51表示第二字元線的高位元資料頁P2已被寫入資料，而相同字元線的低位元資料頁P5亦已被寫入資料。此時，若欲「淨化」高位元資料頁P2，但保留低位元資料頁P5的資料，淨化單元104將施加一第一讀取電壓V_R1，找出位於第一邏輯狀態(“11”)的記憶胞。隨後，以增量步階脈衝程式化(Incremental Step Pulse Programming,ISPP)的方式，施加一編程電壓使記憶胞的邏輯狀態由第一邏輯狀態(“11”)改變為第四邏輯狀態(“01”)。

對高位元資料頁來說，原第一邏輯狀態的記憶胞被編程至較高的閥電壓，高位元資料頁的記憶胞的資料已經由1改變為0，其邏輯狀態高於第二讀取電壓V_R2，無法再以第二讀取電壓V_R2正確的讀取出高位元資料頁的記憶胞的資料。然而，對低位元資料頁來說，低位元資料頁的記憶胞的資料仍係為1，低位元資料頁的記憶胞的資料並未被改變，仍可以第三讀取電壓V_R3正確的讀取低位元資料頁的記憶胞的資料。如此，可「刪除」高位元資料頁P2的寫入資料，同時保留低位元資料頁P5的寫入資料。其中，第三讀取電壓V_R3大於第二讀取電壓V_R2，第二讀取電壓V_R2大於第一讀取電壓V_R1。

第5圖之記憶胞電壓分佈51’表示在第二字元線的高位元資料頁P2被「淨化」且保留低位元資料頁P5的寫入資料後，第二字元線的低位元資料頁P5的記憶胞的電壓分佈。記憶區塊50’表示高位元資料頁P2被「淨化」且保留低位元資料頁P5的寫入資料的記憶區塊，高位元資料頁P2被標示X表示其資料已經無法被正確讀取，相當於原寫入在高位元資料頁P2的資料已經被刪除。

在本實施例中，在「淨化」高位元資料頁P2後，僅須施加第三讀取電壓V_R3，便可讀取低位元資料頁P5的資料，與須施加第一讀取電壓V_R1及第三讀取電壓V_R3以讀取低位元資料頁P5的資料的常規方法相比，本發明可提高記憶體的讀取效能。

請參照第6圖。在本實施例中，記憶區塊60係為「淨化」前的一記憶區塊，記憶區塊60’係為記憶區塊60被「淨化」後的記憶區塊。記憶區塊60之高位元資料頁P1、高位元資料頁P2、低位元資料頁P3、高位元資料頁P4及低位元資料頁P5已被寫入資料，而高位元資料頁P6、低位元資料頁P7、高位元資料頁P8及低位元資料頁P9尚未被寫入資料。

第6圖之記憶胞電壓分佈61表示第二字元線的高位元資料頁P2已被寫入資料，而相同字元線的低位元資料頁P5亦已被寫入資料。本實施例說明「淨化」高位元資料頁P2但同時保留低位元資料頁P5的寫入資料的另一實施方式。在本實施例中，淨化單元104施加一第一讀取電壓V_R1以及一第二讀取電壓V_R2，找出位於第二邏輯狀態(“10”)的記憶胞。隨後，施加一程式化擊發，使記憶胞的邏輯狀態由第二邏輯狀態(“10”)改變為第三邏輯狀態(“00”)，使記憶胞的邏輯狀態高於第二讀取電壓V_R2。其中，第二讀取電壓V_R2大於第一讀取電壓V_R1。

對高位元資料頁來說，原第二邏輯狀態的記憶胞被編程至較高的閥電壓，高於第二讀取電壓V_R2，高位元資料頁的記憶胞的資料已經由1改變為0，無法再以第二讀取電壓V_R2正確的讀取出高位元資料頁的記憶胞的資料。然而，對低位元資料頁來說，低位元資料頁的記憶胞的資料仍係為0，低位元資料頁的記憶胞的資料並未被改變，仍可以第一讀取電壓V_R1及第三讀取電壓V_R3正確的讀取低位元資料頁的記憶胞的資料。如此，可「刪除」高位元資料頁P2的寫入資料，同時保留低位元資料頁P5的寫入資料。

第6圖之記憶胞電壓分佈61’表示在第二字元線的高位元資料頁P2被「淨化」且保留低位元資料頁P5的寫入資料後，第二字元線的低位元資料頁P5的記憶胞的電壓分佈。記憶區塊60’表示高位元資料頁P2被「淨化」且保留低位元資料頁P5的寫入資料的記憶區塊，高位元資料頁P2被標示X表示其資料已經無法被正確讀取，相當於原寫入在高位元資料頁P2的資料已經被刪除。

請參照第7圖。在本實施例中，記憶區塊70係為「淨化」前的一記憶區塊，記憶區塊70’係為記憶區塊70被「淨化」後的記憶區塊。記憶區塊70之高位元資料頁P1、低位元資料頁P3、高位元資料頁P2、低位元資料頁P5及高位元資料頁P4已被寫入資料，而高位元資料頁P6、低位元資料頁P7、高位元資料頁P8及低位元資料頁P9尚未被寫入資料。

第7圖之記憶胞電壓分佈71表示第二字元線的高位元資料頁P2已被寫入資料，而相同字元線的低位元資料頁P5亦已被寫入資料。此時，若欲「淨化」低位元資料頁P5，但保留高位元資料頁P2的資料，淨化單元104施加一第一讀取電壓V_R1，找出位於第一邏輯狀態(“11”)的記憶胞。隨後，施加一程式化擊發，使記憶胞的邏輯狀態由第一邏輯狀態(“11”)改變為第二邏輯狀態(“10”)，使記憶胞的邏輯狀態高於第一讀取電壓V_R1。

對低位元資料頁來說，原第一邏輯狀態的記憶胞被編程至較高的閥電壓，高於第一讀取電壓V_R1，低位元資料頁的記憶胞的資料已經由1改變為0，無法再以第一讀取電壓V_R1正確的讀取出低位元資料頁的記憶胞的資料。然而，對高位元資料頁來說，高位元資料頁的記憶胞的資料仍係為1，高位元資料頁的記憶胞的資料並未被改變，仍可以第二讀取電壓V_R2正確的讀取高位元資料頁的記憶胞的資料。如此，可「刪除」低位元資料頁P5的寫入資料，同時保留高位元資料頁P2的寫入資料。其中，第二讀取電壓V_R2大於第一讀取電壓V_R1。

第7圖之記憶胞電壓分佈71’表示在第二字元線的低位元資料頁P5被「淨化」且保留高位元資料頁P2的寫入資料後，第二字元線的高位元資料頁P2的記憶胞的電壓分佈。記憶區塊70’表示低位元資料頁P5被「淨化」且保留高位元資料頁P2的寫入資料的記憶區塊，低位元資料頁P5被標示X表示其資料已經無法被正確讀取，相當於原寫入在低位元資料頁P5的資料已經被刪除。

請參照第8圖。在本實施例中，記憶區塊80係為「淨化」前的一記憶區塊，記憶區塊80’係為記憶區塊80被「淨化」後的記憶區塊。記憶區塊80之高位元資料頁P1、低位元資料頁P3、高位元資料頁P2、低位元資料頁P5及高位元資料頁P4已被寫入資料，而高位元資料頁P6、低位元資料頁P7、高位元資料頁P8及低位元資料頁P9尚未被寫入資料。

第8圖之記憶胞電壓分佈81表示第二字元線的高位元資料頁P2已被寫入資料，而相同字元線的低位元資料頁P5亦已被寫入資料。此時，若欲「淨化」低位元資料頁P5，但保留高位元資料頁P2的資料，淨化單元104將施加一第二讀取電壓V_R2以及一第三讀取電壓V_R3，找出位於第三邏輯狀態(“00”)的記憶胞。隨後，施加一程式化擊發，使記憶胞的邏輯狀態由第三邏輯狀態(“00”)改變為第四邏輯狀態(“01”)，原本為第三邏輯狀態的記憶胞的邏輯狀態改變為高於第三讀取電壓V_R3。其中，第三讀取電壓V_R3大於第二讀取電壓V_R2。

對低位元資料頁來說，原第三邏輯狀態的記憶胞被編程至較高的閥電壓，高於第三讀取電壓V_R3，低位元資料頁的記憶胞的資料已經由0改變為1，無法再以第三讀取電壓V_R3正確的讀取出低位元資料頁的記憶胞的資料。然而，對高位元資料頁來說，高位元資料頁的記憶胞的資料仍係為0，高位元資料頁的記憶胞的資料並未被改變，仍可以第二讀取電壓V_R2正確的讀取高位元資料頁的記憶胞的資料。如此，可「刪除」低位元資料頁P5的寫入資料，同時保留高位元資料頁P2的寫入資料。

第8圖之記憶胞電壓分佈81’表示在第二字元線的低位元資料頁P5被「淨化」且保留高位元資料頁P2的寫入資料後，第二字元線的高位元資料頁P2的記憶胞的電壓分佈。記憶區塊80’表示低位元資料頁P5被「淨化」且保留高位元資料頁P2的寫入資料的記憶區塊，低位元資料頁P5被標示X表示其資料已經無法被正確讀取，相當於原寫入在低位元資料頁P5的資料已經被刪除。

請參照第9圖。在本實施例中，記憶區塊90係為「淨化」前的一記憶區塊，記憶區塊90’係為記憶區塊90被「淨化」後的記憶區塊。記憶區塊90之記憶區塊90之高位元資料頁P1、高位元資料頁P2、低位元資料頁P3、高位元資料頁P4及低位元資料頁P5已被寫入資料，而高位元資料頁P6、低位元資料頁P7、高位元資料頁P8及低位元資料頁P9尚未被寫入資料。

第9圖之記憶胞電壓分佈91表示第二字元線的高位元資料頁P2已被寫入資料，而相同字元線的低位元資料頁P5亦已被寫入資料。此時，若欲「淨化」高位元資料頁P2及低位元資料頁P5，淨化單元104將施加一第二讀取電壓V_R2，找出位於第一邏輯狀態(“11”)以及第二邏輯狀態(“10”)的記憶胞。隨後，施加一程式化擊發，使位於第一邏輯狀態(“11”)的記憶胞的邏輯狀態由第一邏輯狀態(“11”)改變為第二邏輯狀態(“10”)，亦使位於第二邏輯狀態(“10”)的記憶胞的邏輯狀態由第二邏輯狀態(“10”)改變為第三邏輯狀態(“00”)。原本為第一邏輯狀態的記憶胞的邏輯狀態改變為高於第一讀取電壓V_R1，原本為第二邏輯狀態的記憶胞的邏輯狀態改變為高於第二讀取電壓V_R2。其中，第二讀取電壓V_R2大於第一讀取電壓V_R1。

對低位元資料頁來說，原第一邏輯狀態的記憶胞被編程至較高的閥電壓，高於第一讀取電壓V_R1，低位元資料頁的記憶胞的資料已經由1改變為0，無法再以第一讀取電壓V_R1正確的讀取出低位元資料頁的記憶胞的資料。對高位元資料頁來說，原第二邏輯狀態的記憶胞被編程至較高的閥電壓，高於第二讀取電壓V_R2，高位元資料頁的記憶胞的資料已經由1改變為0，無法再以第二讀取電壓V_R2正確的讀取出高位元資料頁的記憶胞的資料。如此，可「刪除」高位元資料頁P2及低位元資料頁P5的寫入資料。

第9圖之記憶胞電壓分佈91’表示在第二字元線的高位元資料頁P2以及低位元資料頁P5被「淨化」後，第二字元線的記憶胞的電壓分佈。記憶胞電壓分佈91’中被標示X的部份表示其電壓分佈對應的資料已經無法被正確讀取。記憶區塊90’表示高位元資料頁P2以及低位元資料頁P5被「淨化」的記憶區塊，高位元資料頁P2以及低位元資料頁P5被標示X表示其資料已經無法被正確讀取，相當於原寫入在高位元資料頁P2以及低位元資料頁P5的資料已經被刪除。

請參照第10圖。在本實施例中，記憶區塊100係為「淨化」前的一記憶區塊，記憶區塊100’係為記憶區塊100被「淨化」後的記憶區塊。記憶區塊100之高位元資料頁P1、高位元資料頁P2、低位元資料頁P3、高位元資料頁P4及低位元資料頁P5已被寫入資料，而高位元資料頁P6、低位元資料頁P7、高位元資料頁P8及低位元資料頁P9尚未被寫入資料。

第10圖之記憶胞電壓分佈101表示第二字元線的高位元資料頁P2已被寫入資料，而相同字元線的低位元資料頁P5亦已被寫入資料。本實施例說明「淨化」高位元資料頁P2及低位元資料頁P5的另一實施方式。在本實施例中，淨化單元104施加一第三讀取電壓V_R3，找出位於第一邏輯狀態(“11”)、第二邏輯狀態(“10”)以及第三邏輯狀態(“00”)的記憶胞。隨後，施加一程式化擊發，使位於第一邏輯狀態(“11”)的記憶胞的邏輯狀態由第一邏輯狀態(“11”)改變為第二邏輯狀態(“10”)，使位於第二邏輯狀態(“10”)的記憶胞的邏輯狀態由第二邏輯狀態(“10”)改變為第三邏輯狀態(“00”)，亦使位於第三邏輯狀態(“00”)的記憶胞的邏輯狀態由第三邏輯狀態(“00”)改變為第四邏輯狀態(“01”)。

對低位元資料頁來說，原第一邏輯狀態的記憶胞被編程至較高的閥電壓，高於第一讀取電壓V_R1，低位元資料頁的記憶胞的資料已經由1改變為0，無法再以第一讀取電壓V_R1正確的讀取出低位元資料頁的記憶胞的資料。且原第三邏輯狀態的記憶胞被編程至較高的閥電壓，高於第三讀取電壓V_R3，低位元資料頁的記憶胞的資料已經由0改變為1，無法再以第三讀取電壓V_R3正確的讀取出低位元資料頁的記憶胞的資料。對高位元資料頁來說，原第二邏輯狀態的記憶胞被編程至較高的閥電壓，高於第二讀取電壓V_R2，高位元資料頁的記憶胞的資料已經由1改變為0，無法再以第二讀取電壓V_R2正確的讀取出高位元資料頁的記憶胞的資料。如此，可「刪除」高位元資料頁P2及低位元資料頁P5的寫入資料。其中，第三讀取電壓V_R3大於第二讀取電壓V_R2，第二讀取電壓V_R2大於第一讀取電壓V_R1。

第10圖之記憶胞電壓分佈101’表示在第二字元線的高位元資料頁P2以及低位元資料頁P5被「淨化」後，第二字元線的記憶胞的電壓分佈。記憶胞電壓分佈101’中被標示X的部份表示其電壓分佈對應的資料已經無法被正確讀取。記憶區塊100’表示高位元資料頁P2以及低位元資料頁P5被「淨化」的記憶區塊，高位元資料頁P2以及低位元資料頁P5被標示X表示其資料已經無法被正確讀取，相當於原寫入在高位元資料頁P2以及低位元資料頁P5的資料已經被刪除。

請參照第11圖至第13圖。第11圖至第13圖繪示依據本發明之實施例之對三階記憶胞(Triple-Level-Cell,TLC)施加淨化電壓操作的示意圖。第11圖至第13圖進一步的說明多種施加淨化電壓改變目標記憶區塊中的記憶胞的邏輯狀態的情況。

第11圖至第13圖中的記憶區塊110、120、130具有相同的配置。上述各記憶區塊包括多條字元線(word line)，一條字元線可包括第一資料頁、第二資料頁以及第三資料頁。一個資料頁可包括一個以上的記憶胞。各記憶區塊中的記憶胞係為三階記憶胞，包括第一儲存位元、第二儲存位元以及第三儲存位元，可儲存三個位元的資料。在一條字元線中儲存三資料頁的資料相當於在相同的字元線上的各記憶胞儲存3位元的資料。各記憶胞具有第一邏輯狀態、第二邏輯狀態、第三邏輯狀態、第四邏輯狀態、第五邏輯狀態、第六邏輯狀態、第七邏輯狀態及第八邏輯狀態，舉例來說，第一邏輯狀態係為“111”、第二邏輯狀態係為“110”、第三邏輯狀態係為“100”、第四邏輯狀態係為“101”、第五邏輯狀態係為“001”、第六邏輯狀態係為“000”、第七邏輯狀態係為“010”及第八邏輯狀態係為“011”。舉例來說，第一資料頁係一高位元資料頁，第二資料頁係一中位元資料頁，第三資料頁係一低位元資料頁。上述記憶區塊的第一字元線包括高位元資料頁P1、中位元資料頁P3及低位元資料頁P6，第二字元線包括高位元資料頁P2、中位元資料頁P5及低位元資料頁P9，第三字元線包括高位元資料頁P4、中位元資料頁P8及低位元資料頁P12，第四字元線包括高位元資料頁P7、中位元資料頁P11及低位元資料頁P14，第五字元線包括高位元資料頁P10、中位元資料頁P13及低位元資料頁P15。應當理解的是，為簡化圖式，記憶區塊110、120、130僅繪示部份的資料頁。

請參照第11圖。在本實施例中，記憶區塊110係為「淨化」前的一記憶區塊，記憶區塊110’係為記憶區塊110被「淨化」後的記憶區塊。記憶區塊110之高位元資料頁P1、中位元資料頁P3、低位元資料頁P6及高位元資料頁P2已被寫入資料，而中位元資料頁P5、低位元資料頁P9、高位元資料頁P4、中位元資料頁P8、低位元資料頁P12、高位元資料頁P7、中位元資料頁P11、低位元資料頁P14、高位元資料頁P10、中位元資料頁P13及低位元資料頁P15尚未被寫入資料。

第11圖之記憶胞電壓分佈111表示第二字元線的高位元資料頁P2已被寫入資料，而相同字元線的中位元資料頁P5及低位元資料頁P9尚未被寫入資料。此時，若欲「淨化」高位元資料頁P2，淨化單元104將施加一第一讀取電壓V_R1，找出高位元資料頁P2的記憶胞中位於第一邏輯狀態(“1”)的目標記憶胞。隨後，施加一程式化擊發，使目標記憶胞的邏輯狀態由第一邏輯狀態(“1”)改變為第二邏輯狀態(“0”)。因為目標記憶胞被施加程式化擊發，目標記憶胞的邏輯狀態被編程至較高的閥電壓(邏輯狀態向右移動)，高於第一讀取電壓V_R1。

第11圖之記憶胞電壓分佈111’表示第二字元線的高位元資料頁P2被「淨化」，而相同字元線的中位元資料頁P3及低位元資料頁P6尚未被寫入資料時，第二字元線的高位元資料頁P2的記憶胞的電壓分佈。記憶胞電壓分佈111’中被標示X表示高位元資料頁P2的資料已無法被正確讀取。原本位於第一邏輯狀態的目標記憶胞的邏輯狀態(閥電壓分佈)不再與位於第二邏輯狀態的記憶胞有明確區別，無法經由施加第一讀取電壓V_R1讀取出原位於第一邏輯狀態的目標記憶胞的資料。本發明藉由改變高位元資料頁P2內的記憶胞的邏輯狀態，以達到「刪除」被寫入高位元資料頁P2的資料的目的。記憶區塊110’表示高位元資料頁P2被「淨化」後的記憶區塊，高位元資料頁P2被標示X表示其資料已經無法被正確讀取，相當於原寫入在高位元資料頁P2的資料已經被刪除。

請參照第12圖。在本實施例中，記憶區塊120係為「淨化」前的一記憶區塊，記憶區塊120’係為記憶區塊120被「淨化」後的記憶區塊。記憶區塊120之高位元資料頁P1、中位元資料頁P3、低位元資料頁P6、高位元資料頁P2、中位元資料頁P5及高位元資料頁P4已被寫入資料，而低位元資料頁P9、中位元資料頁P8、低位元資料頁P12、高位元資料頁P7、中位元資料頁 P11、低位元資料頁P14、高位元資料頁P10、中位元資料頁P13及低位元資料頁P15尚未被寫入資料。

第12圖之記憶胞電壓分佈121表示第二字元線的高位元資料頁P2及中位元資料頁P5已被寫入資料，而相同字元線的低位元資料頁P9尚未被寫入資料。此時，若欲「淨化」高位元資料頁P2，但保留中位元資料頁P5的資料，淨化單元104施加一第一讀取電壓V_R1，找出於第一邏輯狀態(“11”)的目標記憶胞。隨後，以增量步階脈衝程式化的方式施加一編程電壓使目標記憶胞的邏輯狀態由第一邏輯狀態(“11”)改變為高於第五讀取電壓的邏輯狀態。

對高位元資料頁來說，原第一邏輯狀態的記憶胞被編程至較高的閥電壓，高於第一讀取電壓V_R1，高位元資料頁的記憶胞的資料已經由1改變為0，無法再以第一讀取電壓V_R1正確的讀取出高位元資料頁的記憶胞的資料。然而，對中位元資料頁來說，中位元資料頁的記憶胞的資料仍係為1，中位元資料頁的記憶胞的資料並未被改變，仍可以第五讀取電壓V_R5正確的讀取中位元資料頁的記憶胞的資料。如此，可「刪除」高位元資料頁P2的寫入資料，同時保留中位元資料頁P5的寫入資料。此外，在讀取資料頁P5時，只需施加讀取電壓V_R5即可讀取資料頁P5的資料，可以增加讀取資料頁效能。

第12圖之記憶胞電壓分佈121’表示在第二字元線的高位元資料頁P2被「淨化」且保留中位元資料頁P5的寫入資料後，第二字元線的中位元資料頁P5的記憶胞的電壓分佈。記憶區塊120’表示高位元資料頁P2被「淨化」且保留中位元資料頁P5的寫入資料的記憶區塊，高位元資料頁P2被標示X表示其資料已經無法被正確讀取，相當於原寫入在高位元資料頁P2的資料已經被刪除。

在本實施例中，在「淨化」高位元資料頁P2後，僅須施加第五讀取電壓V_R5，便可讀取中位元資料頁P5的資料，與須施加第一讀取電壓V_R1及第五讀取電壓V_R5以讀取中位元資料頁P5的資料的常規方法相比，本發明可提高記憶體的讀取效能。其中，第五讀取電壓V_R5大於第一讀取電壓V_R1。

請參照第13圖。在本實施例中，記憶區塊130係為「淨化」前的一記憶區塊，記憶區塊130’係為記憶區塊130被「淨化」後的記憶區塊。記憶區塊130之高位元資料頁P1、中位元資料頁P3、低位元資料頁P6、高位元資料頁P2、中位元資料頁P5、高位元資料頁P4、中位元資料頁P8及高位元資料頁P7已被寫入資料，而低位元資料頁P9、低位元資料頁P12、中位元資料頁P11、低位元資料頁P14、高位元資料頁P10、中位元資料頁P13及低位元資料頁P15尚未被寫入資料。

第13圖之記憶胞電壓分佈131表示第二字元線的高位元資料頁P2、中位元資料頁P5及低位元資料頁P9已被寫入資料。此時，若欲「淨化」高位元資料頁P2，但保留中位元資料頁P5以及低資料頁P9的資料，淨化單元104施加一第一讀取電壓V_R1 以及一第二讀取電壓V_R2，找出位於第一邏輯狀態(“111”)的記憶胞以及位於第二邏輯狀態(“110”)的記憶胞。隨後，以全序列程式化(full sequence programming)方式施加一編程電壓使第一邏輯狀態(“111”)的記憶胞的邏輯狀態由第一邏輯狀態(“111”)改變為第八邏輯狀態，亦使第二邏輯狀態(“110”)的記憶胞的邏輯狀態由第二邏輯狀態(“110”)改變為第七邏輯狀態。其中，第二讀取電壓V_R2大於第一讀取電壓V_R1。

對高位元資料頁來說，原第一邏輯狀態的記憶胞被編程至較高的閥電壓，高於第四讀取電壓V_R4，高位元資料頁的記憶胞的資料已經由1改變為0，無法再以第四讀取電壓V_R4正確的讀取出高位元資料頁的記憶胞的資料。然而，對中位元資料頁來說，中位元資料頁的記憶胞的資料仍係為1，中位元資料頁的記憶胞的資料並未被改變，仍可以第六讀取電壓V_R6正確的讀取中位元資料頁的記憶胞的資料。同時，對低位元資料頁來說，原第一邏輯狀態的記憶胞的低位元資料頁的資料仍係為1，原第二邏輯狀態的記憶胞的低位元資料頁的資料仍係為0，記憶胞的低位元資料頁的資料並未被改變，仍可以第三讀取電壓V_R3、第五讀取電壓V_R5及第七讀取電壓V_R7正確的讀取記憶胞的低位元資料頁的資料。如此，可「刪除」高位元資料頁P2的寫入資料，同時保留中位元資料頁P5及低位元資料頁P9的寫入資料。此外，在讀取資料頁P5以及資料頁P9時，可以增加讀取資料頁效能。

第13圖之記憶胞電壓分佈131’表示在第二字元線的高位元資料頁P2被「淨化」且保留中位元資料頁P5以及低位元資料頁P9的寫入資料後，第二字元線的記憶胞的中位元資料頁P5及低位元資料頁P9的電壓分佈。記憶區塊60’表示高位元資料頁P2被「淨化」且保留低位元資料頁P5的寫入資料的記憶區塊，高位元資料頁P2被標示X表示其資料已經無法被正確讀取，相當於原寫入在高位元資料頁P2的資料已經被刪除。

對三階記憶胞(Triple-Level Cell,TLC)施加淨化電壓操作並不限於上述實施例所示內容，本領域具有通常知識者在參照上述實施例後，應當理解對三階記憶胞施加淨化電壓操作的各種情況。更可理解本發明除可應用於多階記憶胞、三階記憶胞之外，更可應用於每個記憶胞儲存4個位元或更多位元的記憶體。

依據本發明所提出之利用施加程式化擊發、以增量步階脈衝程式化或全序列程式化的方式施加編程電壓改變記憶區塊中記憶體頁面的記憶胞的邏輯狀態，編程記憶胞的邏輯狀態，改變記憶胞儲存的資料內容，使原被寫入資料無法被正確讀取，進而達到「刪除」資料的目的。此外，本發明可提高使用記憶體的資料安全性，避免駭客取得原寫入資料而重建資料。本發明更可以針對特定資料頁執行「刪除」資料的操作，不需對特定資料頁的記憶區塊執行垃圾回收以及抹除操作，可減少抹除記憶體的記憶區塊的次數，提高記憶體的生命週期。此外，在讀取資料頁時，更可減少施加的讀取電壓，可提高記憶體效能。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種記憶體的資料管理方法，該記憶體包括複數個記憶體頁面，各該記憶體頁面包括複數個記憶胞，各該記憶胞包括一第一儲存位元及一第二儲存位元，各該記憶胞具有一第一邏輯狀態、一第二邏輯狀態、一第三邏輯狀態及一第四邏輯狀態，該資料管理方法包括：接收對應於一邏輯位址的一資料更新指令，於接收該資料更新指令前，該邏輯位址對應至一實體位址；施加一讀取電壓，由對應於該實體位址的一目標記憶體頁面中找出欲淨化具有一特定邏輯狀態的一第一目標記憶胞；以及施加一淨化電壓至該目標記憶體頁面的該第一目標記憶胞，改變該第一目標記憶胞的邏輯狀態。
如申請專利範圍第1項所述之資料管理方法，其中施加該淨化電壓至該目標記憶體頁面的步驟包括：施加一程式化擊發，使該第一目標記憶胞的邏輯狀態由該第一邏輯狀態改變為該第二邏輯狀態。
如申請專利範圍第1項所述之資料管理方法，其中施加該淨化電壓至該目標記憶體頁面的步驟包括：以增量步階脈衝程式化的方式施加一第一編程電壓使該第一目標記憶胞的邏輯狀態由該第一邏輯狀態改變為該第四邏輯狀態。
如申請專利範圍第1項所述之資料管理方法，施加該淨化電壓至該目標記憶體頁面的步驟包括：依據一要被寫入的資料，以增量步階脈衝程式化的方式施加一第一編程電壓，改變該第一目標記憶胞的邏輯狀態。
一種記憶體的資料管理方法，該記憶體包括記憶體頁面，各該記憶體頁面包括複數個記憶胞，各該記憶胞包括一第一儲存位元、一第二儲存位元及一第三儲存位元，各該記憶胞具有一第一邏輯狀態、一第二邏輯狀態、一第三邏輯狀態、一第四邏輯狀態、一第五邏輯狀態、一第六邏輯狀態、一第七邏輯狀態及一第八邏輯狀態，該資料管理方法包括：接收對應於一邏輯位址的一資料更新指令，於接收該資料更新指令前，該邏輯位址對應至一實體位址；施加一第一讀取電壓及一第二讀取電壓，由對應於該實體位址的一目標記憶體頁面中找出位於該第一邏輯狀態的該第一目標記憶胞及位於該第二邏輯狀態的一第二目標記憶胞；以及以全序列程式化方式施加一第二編程電壓，使該第一目標記憶胞的邏輯狀態由該第一邏輯狀態改變為該第八邏輯狀態，以及使該第二目標記憶胞的邏輯狀態由該第二邏輯狀態改變為該第七邏輯狀態。
一種記憶體裝置，包括：一記憶體陣列，包括複數個記憶體頁面，各該記憶體頁面包括複數個記憶胞，各該記憶胞包括一第一儲存位元及一第二儲存位元，各該記憶胞具有一第一邏輯狀態、一第二邏輯狀態、一第三邏輯狀態及一第四邏輯狀態；以及一淨化單元，接收對應於一邏輯位址的一資料更新指令，於接收該資料更新指令前，該邏輯位址對應至一第一實體位址，該淨化單元施加一讀取電壓，由對應於該實體位址的一目標記憶體頁面中找出欲淨化具有一特定邏輯狀態的一第一目標記憶胞，以及施加一淨化電壓至該目標記憶體頁面的該第一目標記憶胞，改變該第一目標記憶胞的邏輯狀態。
如申請專利範圍第6項所述之記憶體裝置，其中該淨化單元施加一程式化擊發，使該第一目標記憶胞的邏輯狀態由該第一邏輯狀態改變為該第二邏輯狀態。
如申請專利範圍第6項所述之記憶體裝置，其中該淨化單元以增量步階脈衝程式化的方式施加一第一編程電壓使該第一目標記憶胞的邏輯狀態由該第一邏輯狀態改變為該第四邏輯狀態。
如申請專利範圍第6項所述之記憶體裝置，其中該淨化單元依據一要被寫入的資料，以增量步階脈衝程式化的方式施加一第一編程電壓改變該第一目標記憶胞的邏輯狀態。
一種記憶體裝置，包括：一記憶體陣列，包括複數個記憶體頁面，各該記憶體頁面包括複數個記憶胞，各該記憶胞包括一第一儲存位元、一第二儲存位元及一第三儲存位元，各該記憶胞具有一第一邏輯狀態、一第二邏輯狀態、一第三邏輯狀態、一第四邏輯狀態、一第五邏輯狀態、一第六邏輯狀態、一第七邏輯狀態及一第八邏輯狀態；以及一淨化單元，接收對應於一邏輯位址的一資料更新指令，於接收該資料更新指令前，該邏輯位址對應至一第一實體位址，該淨化單元施加一第一讀取電壓及一第二讀取電壓，由對應於該實體位址的一目標記憶體頁面中找出位於該第一邏輯狀態的該第一目標記憶胞及位於該第二邏輯狀態的一第二目標記憶胞，以及以全序列程式化方式施加一第二編程電壓，使該第一目標記憶胞的邏輯狀態由該第一邏輯狀態改變為該第八邏輯狀態，以及使該第二目標記憶胞的邏輯狀態由該第二邏輯狀態改變為該第七邏輯狀態。