CN113741799A - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN113741799A
CN113741799A CN202011074103.4A CN202011074103A CN113741799A CN 113741799 A CN113741799 A CN 113741799A CN 202011074103 A CN202011074103 A CN 202011074103A CN 113741799 A CN113741799 A CN 113741799A
Authority
CN
China
Prior art keywords
logic state
data page
data
target memory
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011074103.4A
Other languages
English (en)
Inventor
李永骏
王韦程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN113741799A publication Critical patent/CN113741799A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Abstract

本发明公开了一种存储器装置，包括一存储器阵列及一净化单元。存储器阵列包括多个存储器页面，各存储器页面包括多个存储单元。净化单元施加一第一读取电压及一第二读取电压，由目标存储器页面中找出欲净化的至少一第一目标存储单元及至少一第二目标存储单元，施加一第一编程电压至该至少一第一目标存储单元，以改变至少一第一目标存储单元的逻辑状态至较高阈值电压的逻辑状态，施加一第二编程电压至该至少一第二目标存储单元，以改变至少一第二目标存储单元的逻辑状态至较高阈值电压的逻辑状态。

Description

存储器装置
技术领域
本发明是有关于一种存储器装置，且特别是有关于一种存储器数据管理方法及使用其的存储器装置。
背景技术
近年来，闪存逐渐取代传统硬盘作为消费类电子产品中的存储单元。与硬盘相比，闪存具有性能好、功耗低、抗冲击以及体积小等优点。
然而，闪存不同于传统硬盘，闪存具有异区更新(out-of-place update)的特性，在擦除操作(erase operation)前，已写入数据的数据页(page)系无法重新写入。当用户要更新闪存中已写入数据的数据页上的数据时，需在闪存中找出一新的空白数据页，将更新的数据写入此新的空白数据页，并让原对应(map)已写入数据的数据页的逻辑地址重新对应至此新的空白数据页，以完成数据更新。
也就是说，在闪存中，当存储数据需要更新时，文件系统将会把新的复本写入一个新的闪存区块的数据页，将档案指针重新指向。由于闪存具有上述的特性，因此，在每次更新闪存的存储数据后，便会在闪存中留下一个或多个数据复本。
闪存的擦除指令(erase command)无法针对单一存有这些数据复本的存储器数据页进行擦除，因此，黑客可以通过留在存储器中的这些数据复本重建数据，造成数据安全风险。再者，若采用垃圾收集(garbage collection)后擦除存有这些数据复本的存储器数据页的存储器区块的方法，可能会缩短存储器的生命周期，并影响存储器的处理效能。因此，如何在数据更新后进行有效的数据清理系为目前业界努力的方向之一。
发明内容
本发明系有关于一种存储器数据管理方法及使用其的存储器装置，通过施加电压改变存储区块中的存储单元的逻辑状态，改变存储单元存储的数据内容，使原被写入数据无法被正确读取，进而达到「删除」数据的目的。此外，本发明可提高存储器的数据安全性，避免黑客取得原写入数据而重建数据，亦可减少擦除存储器的存储区块的次数，提高存储器的生命周期，且增加存储器使用的效能。另外，本发明更可在读取数据页时，减少施加的读取电压，提高存储器效能。
根据本发明的一方面，提出一种存储器数据管理方法。该存储器包括多个存储器页面，各存储器页面包括多个存储单元，各该存储单元包括一第一存储位于高位存储页、一第二存储位于中位存储页及一第三存储位于低位存储页，这些存储单元包括阈值电压由低至高的一第一逻辑状态、一第二逻辑状态、一第三逻辑状态、一第四逻辑状态、一第五逻辑状态、一第六逻辑状态、一第七逻辑状态及一第八逻辑状态。该数据管理方法包括以下步骤。接收对应于一逻辑地址的一数据更新指令，于接收该数据更新指令前，该逻辑地址对应(map)至其中一目标存储器页面的一实体地址。施加一第一读取电压及一第二读取电压，由该目标存储器页面中找出欲净化的至少一第一目标存储单元及至少一第二目标存储单元；施加一第一编程电压至该至少一第一目标存储单元，以改变该至少一第一目标存储单元的逻辑状态至该第五、该第六、该第七及该第八逻辑状态其中之一，施加一第二编程电压至该至少一第二目标存储单元，以改变该至少一第二目标存储单元的逻辑状态至该第五、该第六、该第七及该第八逻辑状态其中之一，其中该第一编程电压不同于该第二编程电压。
根据本发明的另一方面，提出一种存储器装置。存储器装置包括一存储器阵列及一净化单元。存储器阵列包括多个存储器页面，各该存储器页面包括多个存储单元，各该存储单元包括一第一存储位于高位存储页、一第二存储位于中位存储页及一第三存储位于低位存储页，这些存储单元包括阈值电压由低至高的一第一逻辑状态、一第二逻辑状态、一第三逻辑状态、一第四逻辑状态、一第五逻辑状态、一第六逻辑状态、一第七逻辑状态及一第八逻辑状态。净化单元接收对应于一逻辑地址的一数据更新指令，于接收该数据更新指令前，该逻辑地址对应至其中一目标存储器页面的一实体地址。净化单元施加一第一读取电压及一第二读取电压，由该目标存储器页面中找出欲净化的至少一第一目标存储单元及至少一第二目标存储单元，施加一第一编程电压至该至少一第一目标存储单元，以改变该至少一第一目标存储单元的逻辑状态至该第五、该第六、该第七及该第八逻辑状态其中之一，施加一第二编程电压至该至少一第二目标存储单元，以改变该至少一第二目标存储单元的逻辑状态至该第五、该第六、该第七及该第八逻辑状态其中之一，其中该第一编程电压不同于该第二编程电压。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图详细说明如下：
附图说明
图1绘示依据本发明一实施例的一种存储器系统的示意图；
图2绘示依据本发明一实施例的一种存储器数据管理方法的流程图；
图3至图9分别绘示依据本发明一实施例的对三阶存储单元(Triple-Level Cell，TLC)施加净化电压操作的示意图；
图10A-图10C至图11A-图11C分别绘示依据本发明一实施例的对三阶存储单元(TLC)施加净化电压操作的示意图。
【符号说明】
10：存储器系统
102：主控制器
104：净化单元
106：控制单元
108：存储器阵列
110，110′，120，120′，130，130′，140，140′，150，150′，160，160′，170，170′：存储区块
111，111′，121，121′，131，131′，141，141′，151，151′，161，161′，171，171′181，181′，191，191′：存储器电压分布
S202～S214：流程步骤
P1～P15：数据页
X：被净化的数据页
VR1，VR2，VR3，VR4，VR5，VR6，VR7：读取电压
Vt：电压
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
以下提出各种实施例进行详细说明，然而，实施例仅用以作为范例说明，并不会限缩本发明欲保护的范围。此外，实施例中的附图省略部份元件，以清楚显示本发明的技术特点。在所有附图中相同的标号将用于表示相同或相似的元件。
请同时参照图1及图2。图1绘示依据本发明一实施例的一种存储器系统10的示意图。图2绘示依据本发明一实施例的一种存储器数据管理方法的流程图。存储器系统10包括一主控制器(host machine)102、一净化单元(sanitizer)104、一控制单元106及一存储器阵列108。主控制器102可用以传送读取、写入(编程)、擦除或数据更新指令至控制单元106。净化单元104用以负责管理本发明的数据管理方法。存储器阵列108例如是NAND闪存或任一形式的闪存或存储装置。存储器阵列108可以包括多个存储区块，各存储区块包括多个存储器页面(数据页)，各存储器页面包括多个存储单元。主控制器102、净化单元104及控制单元106可以例如是通过使用一芯片、芯片内的一电路区块、一固件电路、含有多个电子元件及导线的电路板或存储复阵列程序代码的一存储媒体来实现，也可通过计算机系统、嵌入式系统、手持式装置、服务器等电子装置执行对应软件、固件或程序来实现。
于步骤S202，控制单元106判断主控制器102传送的指令系为读取数据、写入新数据或是更新已写入的数据。当主控制器102传送的指令系为读取数据，于步骤S204，控制单元106接收数据读取指令，并于步骤S206，控制单元106读取存储于存储器阵列108中的数据。
当主控制器102传送的指令系为写入新数据，于步骤S208，控制单元106接收数据写入指令，并于步骤S210，控制单元106对存储器阵列108进行编程，将欲写入的新数据写入(编程)至存储器阵列108。上述的新数据系指此数据未存储于存储器阵列108中，闪存转换层(Flash Translation Layer，FTL)无法在存储器阵列108中找到对应此数据的存储区块。即此数据没有任何的复本存于存储器阵列108中。
当主控制器102传送的指令系为更新已写入的数据，于步骤S212，控制单元106接收对应于一逻辑地址的数据更新指令，净化单元104亦接收对应于此逻辑地址的数据更新指令以进行数据更新。由于闪存转换层纪录了已写入数据所在的存储器页面的一实体地址与一逻辑地址的对应关系，于接收该数据更新指令前，该逻辑地址对应(map)至一实体地址。于步骤S214，将已写入数据所在的存储器页面视为目标存储器页面，净化单元104对存储器阵列108施加一净化电压至目标存储器页面，改变目标存储器页面中的存储单元的一目标存储单元的逻辑状态。通过施加净化电压改变目标存储器页面中的存储单元的逻辑状态，再次编程存储单元，进而改变存储单元的数据，以达到相似于删除数据的效果。如此，黑客无法通过数据复本重建数据。于本发明中，「净化」一词表示通过改变目标存储器页面中的存储单元的逻辑状态，再次编程目标存储单元，以改变目标存储单元中的数据，进而达到相似于「删除」数据的效果。
请参照图3至图9。图3至图9分别绘示依据本发明一实施例的对三阶存储单元(Triple-Level Cell，MLC)施加净化电压操作的示意图。此外，图3至图9进一步说明施加净化电压改变一目标存储器页面中的至少一存储单元的逻辑状态的情况。
图3至图9中的存储区块110、120、130、140、150、160、170具有相同的配置。上述各存储区块包括多条字线(word line)，一条字线可包括第一数据页、第二数据页以及第三数据页。一个数据页可包括一个以上的存储单元。各存储区块中的存储单元系为三阶存储单元，包括第一存储位、第二存储位以及第三存储位，可存储三个位的数据。在一条字线中存储三数据页的数据相当于在相同的字符在线的存储单元存储3位的数据。上述三阶存储单元包括阈值电压由低至高的第一逻辑状态、第二逻辑状态、第三逻辑状态、第四逻辑状态、第五逻辑状态、第六逻辑状态、第七逻辑状态及第八逻辑状态，也就是说，第一逻辑状态的阈值电压小于第二逻辑状态的阈值电压、第二逻辑状态的阈值电压小于第三逻辑状态的阈值电压，依此类推。举例来说，第一逻辑状态系为“111”、第二逻辑状态系为“110”、第三逻辑状态系为“100”、第四逻辑状态系为“000”、第五逻辑状态系为“010”、第六逻辑状态系为“011”、第七逻辑状态系为“001”及第八逻辑状态系为“101”。举例来说，第一数据页系一高位数据页，第二数据页系一中位数据页，第三数据页系一低位数据页。上述存储区块的第一字线包括高位数据页P1、中位数据页P3及低位数据页P6，第二字线包括高位数据页P2、中位数据页P5及低位数据页P9，第三字线包括高位数据页P4、中位数据页P8及低位数据页P12，第四字线包括高位数据页P7、中位数据页P11及低位数据页P14，第五字线包括高位数据页P10、中位数据页P13及低位数据页P15。应当理解的是，为简化附图，存储区块110、120、130、140、150、160、170仅绘示部份的数据页。
请参照图3。在本实施例中，存储区块110系为「净化」前的一存储区块，存储区块110′系为存储区块110被「净化」后的存储区块。存储区块110的高位数据页P1、中位数据页P3、低位数据页P6、高位数据页P2、中位数据页P5、低位数据页P9、高位数据页P4、中位数据页P8及低位数据页P12已被写入数据，而高位数据页P7、中位数据页P11、低位数据页P14、高位数据页P10、中位数据页P13及低位数据页P15尚未被写入数据。
图3的存储单元电压分布111表示第二字线的高位数据页P2、中位数据页P5及低位数据页P9已被写入数据。此时，若欲「净化」低位数据页P9，但保留高位数据页P2及中位数据P5的数据，净化单元104将施加第二读取电压VR2、第三读取电压VR3及第四读取电压VR4，找出位于第三逻辑状态(“100”)的第一目标存储单元及位于第四逻辑状态(“000”)的第二目标存储单元。随后，施加一编程击发，以增量步阶脉冲编程的方式施加一第一编程电压，使第一目标存储单元的逻辑状态由第三逻辑状态(“100”)改变为较高阈值电压的第八逻辑状态(“10X”)，并增量步阶脉冲编程的方式施加一第二编程电压，使第二目标存储单元的逻辑状态由第四逻辑状态(“000”)改变为较高阈值电压的第七逻辑状态(“00X”)。因为第一目标存储单元被施加编程击发，第一目标存储单元的逻辑状态被编程至较高的阈值电压(逻辑状态向右移动)，高于第五读取电压VR5，低位数据页P9的存储单元的数据已经由0改变为1，无法再以第五读取电压VR5正确的读取出低位数据页的存储单元的数据。此外，因为第二目标存储单元被施加编程击发，第二目标存储单元的逻辑状态被编程至较高的阈值电压(逻辑状态向右移动)，高于第五读取电压VR5，低位数据页P9的存储单元的数据已经由0改变为1，无法再以第五读取电压VR5正确的读取出低位数据页的存储单元的数据。其中，第五读取电压VR5大于第二读取电压VR2及第四读取电压VR4。
然而，对高位数据页P2及中位数据页P5来说，高位数据页P2及中位数据页P5的存储单元的数据仍系为1，高位数据页P2及中位数据页P5的存储单元的数据并未被改变，仍可以读取电压VR3及读取电压VR7正确的读取高位数据页P2的存储单元的数据，并以读取电压VR6正确的读取中位数据页P5的存储单元的数据。如此，可「删除」低位数据页P9的写入数据，同时保留高位数据页P2及中位数据页P5的写入数据。
图3的存储单元电压分布111′表示在第二字线的低位数据页P9被「净化」且保留高位数据页P2及中位数据页P5的写入数据后，第二字线的高位数据页P2及中位数据页P5的存储单元的电压分布。存储区块110′表示低位数据页P9被「净化」且保留高位数据页P2及中位数据页P5的写入数据的存储区块，低位数据页P9被标示X表示其数据已经无法被正确读取，相当于原写入在低位数据页P9的数据已经被删除。
在本实施例中，在「净化」低位数据页P9后，仅须施加读取电压VR6，便可读取中位数据页P5的数据，与须施加第二读取电压VR2、第四读取电压VR4及第六读取电压VR6以读取中位数据页P5的数据的常规方法相比，本发明可提高存储器的读取效能。其中，读取电压VR6大于读取电压VR4。
请参照图4。在本实施例中，存储区块120系为「净化」前的一存储区块，存储区块120′系为存储区块120被「净化」后的存储区块。存储区块120的高位数据页P1、中位数据页P3、低位数据页P6、高位数据页P2、中位数据页P5、低位数据页P9、高位数据页P4、中位数据页P8、低位数据页P12已被写入数据，而高位数据页P7、中位数据页P11、低位数据页P14、高位数据页P10、中位数据页P13及低位数据页P15尚未被写入数据。
图4的存储单元电压分布121表示第二字线的高位数据页P2、中位数据页P5及低位数据页P9已被写入数据。此时，若欲「净化」中位数据页P5，但保留高位数据页P2及低位数据页P9的数据，净化单元104施加第一读取电压VR1、第三读取电压VR3、第四读取电压VR4，找出位于第一逻辑状态(“111”)的第一目标存储单元及位于第四逻辑状态(“000”)的第二目标存储单元。随后，施加一编程击发，以增量步阶脉冲编程的方式施加一第一编程电压，使第一目标存储单元的逻辑状态由第一逻辑状态(“111”)改变为较高阈值电压的第八逻辑状态(“1X1”)，并施加一第二编程电压，使第二目标存储单元的逻辑状态由第四逻辑状态(“000”)改变为较高阈值电压的第五逻辑状态(“0X0”)。因为第一目标存储单元被施加编程击发，第一目标存储单元的逻辑状态被编程至较高的阈值电压(逻辑状态向右移动)，高于第二读取电压VR2，中位数据页P5的存储单元的数据已经由1改变为0，无法再以第二读取电压VR2正确的读取出中位数据页的存储单元的数据。此外，因为第二目标存储单元被施加编程击发，第二目标存储单元的逻辑状态被编程至较高的阈值电压(逻辑状态向右移动)，高于第四读取电压VR4，中位数据页P5的存储单元的数据已经由0改变为1，无法再以第四读取电压VR4正确的读取出中位数据页的存储单元的数据。其中，第四读取电压VR4大于第二读取电压VR2。
然而，对高位数据页P2及低位数据页P9来说，高位数据页P2及低位数据页P9的存储单元的数据仍系为1，高位数据页P2及低位数据页P9的存储单元的数据并未被改变，仍可以读取电压VR3及读取电压VR7正确的读取高位数据页P2的存储单元的数据，并以读取电压VR5正确的读取低位数据页P9的存储单元的数据。如此，可「删除」中位数据页P5的写入数据，同时保留高位数据页P2的写入数据。
图4的存储单元电压分布121′表示在第二字线的中位数据页P5被「净化」且保留高位数据页P2及低位数据页P9的写入数据后，第二字线的高位数据页P2及低位数据页P9的存储单元的电压分布。存储区块120′表示中位数据页P5被「净化」且保留高位数据页P2及低位数据页P9的写入数据的存储区块，中位数据页P5被标示X表示其数据已经无法被正确读取，相当于原写入在中位数据页P5的数据已经被删除。
在本实施例中，在「净化」中位数据页P5后，仅须施加读取电压VR5，便可读取低位数据页P9的数据，与须施加第一读取电压VR1及第五读取电压VR5以读取低位数据页P9的数据的常规方法相比，本发明可提高存储器的读取效能。其中，第五读取电压VR5大于第一读取电压VR1。
请参照图5。在本实施例中，存储区块130系为「净化」前的一存储区块，存储区块130′系为存储区块130被「净化」后的存储区块。存储区块130的高位数据页P1、中位数据页P3、低位数据页P6、高位数据页P2、中位数据页P5、低位数据页P9、高位数据页P4、中位数据页P8及低位数据页P12已被写入数据，而高位数据页P7、中位数据页P11、低位数据页P14、高位数据页P10、中位数据页P13及低位数据页P15尚未被写入数据。
图5的存储单元电压分布131表示第二字线的高位数据页P2、中位数据页P5及低位数据页P9已被写入数据。此时，若欲「净化」高位数据页P2，但保留中位数据页P5及低位数据页P9的数据，净化单元104将施加第一读取电压VR1及第二读取电压VR2，找出位于第一逻辑状态(“111”)的第一目标存储单元及位于第二逻辑状态(“110”)的第二目标存储单元。随后，施加一编程击发，以增量步阶脉冲编程的方式施加一第一编程电压，使第一目标存储单元的逻辑状态由第一逻辑状态(“111”)改变为较高阈值电压的第六逻辑状态(“X11”)，并施加一第二编程电压，使第二目标存储单元的逻辑状态由第二逻辑状态(“110”)改变为较高阈值电压的第五逻辑状态(“X10”)。因为第一目标存储单元被施加编程击发，第一目标存储单元的逻辑状态被编程至较高的阈值电压(逻辑状态向右移动)，高于第三读取电压VR3，高位数据页P2的存储单元的数据已经由1改变为0，无法再以第三读取电压VR3正确的读取出高位数据页的存储单元的数据。此外，因为第二目标存储单元被施加编程击发，第二目标存储单元的逻辑状态被编程至较高的阈值电压(逻辑状态向右移动)，高于第三读取电压VR3，高位数据页P2的存储单元的数据已经由1改变为0，无法再以第三读取电压VR3正确的读取出高位数据页的存储单元的数据。
然而，对中位数据页P5及低位数据页P9来说，中位数据页P5及低位数据页P9的存储单元的数据仍系为1，中位数据页P5及低位数据页P9的存储单元的数据并未被改变，仍可以读取电压VR4及读取电压VR6正确的读取中位数据页P5的存储单元的数据，并以读取电压VR5正确的读取低位数据页P9的存储单元的数据。如此，可「删除」高位数据页P2的写入数据，同时保留中位数据页P5及低位数据页P9的写入数据。
图5的存储单元电压分布131′表示在第二字线的高位数据页P2被「净化」且保留中位数据页P5及低位数据页P9的写入数据后，第二字线的中位数据页P5及低位数据页P9的存储单元的电压分布。存储区块130′表示高位数据页P2被「净化」且保留中位数据页P5及低位数据页P9的写入数据的存储区块，高位数据页P2被标示X表示其数据已经无法被正确读取，相当于原写入在高位数据页P2的数据已经被删除。
在本实施例中，在「净化」高位数据页P2后，仅须施加读取电压VR4及读取电压VR6，便可读取中位数据页P5的数据，与须施加第二读取电压VR2、第四读取电压VR4及第六读取电压VR6以读取中位数据页P5的数据的常规方法相比，本发明可提高存储器的读取效能。同时，在「净化」高位数据页P2后，仅须施加读取电压VR5，便可读取低位数据页P9的数据，与须施加第一读取电压VR1及第五读取电压VR5以读取低位数据页P9的数据的常规方法相比，本发明可提高存储器的读取效能。其中，第六读取电压VR6大于第五读取电压VR5，第五读取电压VR5大于第四读取电压VR4。
请参照图6。在本实施例中，存储区块140系为「净化」前的一存储区块，存储区块140′系为存储区块140被「净化」后的存储区块。存储区块140的高位数据页P1、中位数据页P3、低位数据页P6、高位数据页P2、中位数据页P5、低位数据页P9、高位数据页P4、中位数据页P8及低位数据页P12已被写入数据，而高位数据页P7、中位数据页P11、低位数据页P14、高位数据页P10、中位数据页P13及低位数据页P15尚未被写入数据。
图6的存储单元电压分布141表示第二字线的高位数据页P2、中位数据页P5及低位数据页P9已被写入数据。此时，若欲「净化」中位数据页P5及低位数据页P9，但保留高位数据页P2的数据，净化单元104将施加第三读取电压VR3及第四读取电压VR4，找出位于第一逻辑状态(“111”)、第二逻辑状态(“110”)及第三逻辑状态(“100”)的三个第一目标存储单元及位于第四逻辑状态(“000”)的第二目标存储单元。随后，施加一编程击发，以增量步阶脉冲编程的方式施加一第一编程电压，使三个第一目标存储单元的逻辑状态由第一逻辑状态(“111”)、第二逻辑状态(“110”)及第三逻辑状态(“100”)改变为较高阈值电压的第八逻辑状态(“1XX”)，并施加一第二编程电压，使第二目标存储单元的逻辑状态由第四逻辑状态(“000”)改变为较高阈值电压的第五逻辑状态(“0XX”)、第六逻辑状态(“0XX”)或第七逻辑状态(“0XX”)。因为三个第一目标存储单元被施加编程击发，三个第一目标存储单元的逻辑状态被编程至较高的阈值电压(逻辑状态向右移动)，高于第三读取电压VR5，低位数据页P9的存储单元的数据已经由0改变为1，无法再以第一读取电压VR1及第五读取电压VR5正确的读取出低位数据页的存储单元的数据。此外，因为第二目标存储单元被施加编程击发，第二目标存储单元的逻辑状态被编程至较高的阈值电压(逻辑状态向右移动)，高于第四读取电压VR4，中位数据页P5的存储单元的数据已经由0改变为1，无法再以第四读取电压VR4正确的读取出中位数据页的存储单元的数据。其中，第四读取电压VR4大于第一读取电压VR1。
然而，对高位数据页P2来说，高位数据页P2的存储单元的数据仍系为1，高位数据页P2的存储单元的数据并未被改变，仍可以读取电压VR7正确的读取高位数据页P2的存储单元的数据。如此，可「删除」中位数据页P5及低位数据页P9的写入数据，同时保留高位数据页P2的写入数据。
图6的存储单元电压分布141′表示在第二字线的中位数据页P5及低位数据页P9被「净化」且保留高位数据页P2的写入数据后，第二字线的高位数据页P2的存储单元的电压分布。存储区块140′表示中位数据页P5及低位数据页P9被「净化」且保留高位数据页P2的写入数据的存储区块，中位数据页P5及低位数据页P9被标示X表示其数据已经无法被正确读取，相当于原写入在中位数据页P5及低位数据页P9的数据已经被删除。
在本实施例中，在「净化」中位数据页P5及低位数据页P9后，仅须施加读取电压VR7，便可读取高位数据页P2的数据，与须施加第三读取电压VR3及第七读取电压VR7以读取高位数据页P2的数据的常规方法相比，本发明可提高存储器的读取效能。其中，第七读取电压VR7大于第三读取电压VR3。
请参照图7。在本实施例中，存储区块150系为「净化」前的一存储区块，存储区块150′系为存储区块150被「净化」后的存储区块。存储区块150的高位数据页P1、中位数据页P3、低位数据页P6、高位数据页P2、中位数据页P5、低位数据页P9、高位数据页P4、中位数据页P8及低位数据页P12已被写入数据，而高位数据页P7、中位数据页P11、低位数据页P14、高位数据页P10、中位数据页P13及低位数据页P15尚未被写入数据。
图7的存储单元电压分布151表示第二字线的高位数据页P2、中位数据页P5及低位数据页P9已被写入数据。此时，若欲「净化」高位数据页P2及低位数据页P9，但保留中位数据页P5的数据，净化单元104将施加第二读取电压VR2及第四读取电压VR4，找出位于第一逻辑状态(“111”)及第二逻辑状态(“110”)的二个第一目标存储单元及位于第三逻辑状态(“100”)及第四逻辑状态(“000”)的二个第二目标存储单元。随后，施加一编程击发，以增量步阶脉冲编程的方式施加一第一编程电压，使二个第一目标存储单元的逻辑状态由第一逻辑状态(“111”)及第二逻辑状态(“110”)改变为较高阈值电压的第五逻辑状态(“X1X”)，并施加一编程电压，使二个第二目标存储单元的逻辑状态由第三逻辑状态(“100”)及第四逻辑状态(“000”)改变为较高阈值电压的第七逻辑状态(“X0X”)。因为二个第一目标存储单元被施加编程击发，二个第一目标存储单元的逻辑状态被编程至较高的阈值电压(逻辑状态向右移动)，高于第三读取电压VR3，高位数据页P2的存储单元的数据已经由1改变为0，无法再以第三读取电压VR3正确的读取出高位数据页的存储单元的数据。此外，因为第二目标存储单元被施加编程击发，第二目标存储单元的逻辑状态被编程至较高的阈值电压(逻辑状态向右移动)，高于第五读取电压VR5，低位数据页P9的存储单元的数据已经由0改变为1，无法再以第五读取电压VR5正确的读取出低位数据页的存储单元的数据。其中，第五读取电压VR5大于第三读取电压VR3。
然而，对中位数据页P5来说，中位数据页P5的存储单元的数据仍系为1，中位数据页P5的存储单元的数据并未被改变，仍可以读取电压VR6正确的读取中位数据页P5的存储单元的数据。如此，可「删除」高位数据页P2及低位数据页P9的写入数据，同时保留中位数据页P5的写入数据。
图7的存储单元电压分布151′表示在第二字线的高位数据页P2及低位数据页P9被「净化」且保留中位数据页P5的写入数据后，第二字线的中位数据页P5的存储单元的电压分布。存储区块150′表示高位数据页P2及低位数据页P9被「净化」且保留中位数据页P5的写入数据的存储区块，高位数据页P2及低位数据页P9被标示X表示其数据已经无法被正确读取，相当于原写入在高位数据页P2及低位数据页P9的数据已经被删除。
在本实施例中，在「净化」高位数据页P2及低位数据页P9后，仅须施加读取电压VR6，便可读取中位数据页P5的数据，与须施加第二读取电压VR2、第四读取电压VR4及第六读取电压VR6以读取中位数据页P5的数据的常规方法相比，本发明可提高存储器的读取效能。其中，第六读取电压VR6大于第二读取电压VR2及第四读取电压VR4。
请参照图8。在本实施例中，存储区块160系为「净化」前的一存储区块，存储区块160′系为存储区块160被「净化」后的存储区块。存储区块160的高位数据页P1、中位数据页P3、低位数据页P6、高位数据页P2、中位数据页P5、低位数据页P9、高位数据页P4、中位数据页P8及低位数据页P12已被写入数据，而高位数据页P7、中位数据页P11、低位数据页P14、高位数据页P10、中位数据页P13及低位数据页P15尚未被写入数据。
图8的存储单元电压分布161表示第二字线的高位数据页P2、中位数据页P5及低位数据页P9已被写入数据。此时，若欲「净化」高位数据页P2及中位数据页P5，但保留低位数据页P9的数据，净化单元104将施加第一读取电压VR1及第四读取电压VR4，找出位于第一逻辑状态(“111”)的第一目标存储单元以及位于及第二逻辑状态(“110”)、第三逻辑状态(“100”)及第四逻辑状态(“000”)的三个第二目标存储单元。随后，施加一编程击发，以增量步阶脉冲编程的方式施加一第一编程电压，使第一目标存储单元的逻辑状态由第一逻辑状态(“111”)改变为较高阈值电压的第六逻辑状态(“XX1”)，并施加一第二编程电压，使第二目标存储单元的逻辑状态由第二逻辑状态(“110”)、第三逻辑状态(“100”)及第四逻辑状态(“000”)改变为较高阈值电压的第五逻辑状态(“XX0”)。因为第一目标存储单元被施加编程击发，第一目标存储单元的逻辑状态被编程至较高的阈值电压(逻辑状态向右移动)，高于第三读取电压VR3，高位数据页P2的存储单元的数据已经由1改变为0，无法再以第三读取电压VR3正确的读取出高位数据页的存储单元的数据。此外，因为第二目标存储单元被施加编程击发，第二目标存储单元的逻辑状态被编程至较高的阈值电压(逻辑状态向右移动)，高于第四读取电压VR4，中位数据页P5的存储单元的数据已经由0改变为1，无法再以第四读取电压VR4正确的读取出中位数据页的存储单元的数据。其中，第四读取电压VR4大于第三读取电压VR3。
然而，对低位数据页P9来说，低位数据页P9的存储单元的数据仍系为1，低位数据页P9的存储单元的数据并未被改变，仍可以读取电压VR5正确的读取低位数据页P9的存储单元的数据。如此，可「删除」高位数据页P2及中位数据页P5的写入数据，同时保留低位数据页P9的写入数据。
图8的存储单元电压分布161′表示在第二字线的高位数据页P2及中位数据页P5被「净化」且保留低位数据页P9的写入数据后，第二字线的低位数据页P9的存储单元的电压分布。存储区块160′表示高位数据页P2及中位数据页P5被「净化」且保留低位数据页P9的写入数据的存储区块，高位数据页P2及中位数据页P5被标示X表示其数据已经无法被正确读取，相当于原写入在高位数据页P2及中位数据页P5的数据已经被删除。
在本实施例中，在「净化」高位数据页P2及中位数据页P5后，仅须施加读取电压VR5，便可读取低位数据页P9的数据，与须施加第一读取电压VR1及第五读取电压VR5以读取低位数据页P9的数据的常规方法相比，本发明可提高存储器的读取效能。其中，第五读取电压VR5大于第一读取电压VR1。
请参照图9。在本实施例中，存储区块170系为「净化」前的一存储区块，存储区块170′系为存储区块170被「净化」后的存储区块。存储区块170的高位数据页P1、中位数据页P3、低位数据页P6、高位数据页P2、中位数据页P5、低位数据页P9、高位数据页P4、中位数据页P8及低位数据页P12已被写入数据，而高位数据页P7、中位数据页P11、低位数据页P14、高位数据页P10、中位数据页P13及低位数据页P15尚未被写入数据。
图9的存储单元电压分布171表示第二字线的高位数据页P2、中位数据页P5及低位数据页P9已被写入数据。此时，若欲「净化」高位数据页P2、中位数据页P5及低位数据页P9，净化单元104将施加第四读取电压VR4，找出位于第一逻辑状态(“111”)、第二逻辑状态(“110”)、第三逻辑状态(“100”)及第四逻辑状态(“000”)的四个目标存储单元。随后，施加一编程击发，以增量步阶脉冲编程的方式施加一编程电压，使位于第一逻辑状态(“111”)的目标存储单元的逻辑状态由第一逻辑状态(“111”)改变为较高阈值电压的逻辑状态(“0”)，使位于第二逻辑状态(“110”)的第一目标存储单元的逻辑状态由第二逻辑状态(“110”)改变为较高阈值电压的逻辑状态(“0”)，使位于第三逻辑状态(“100”)的目标存储单元的逻辑状态由第三逻辑状态(“100”)改变为较高阈值电压的逻辑状态(“0”)，亦使位于第四逻辑状态(“000”)的目标存储单元的逻辑状态由第四逻辑状态(“000”)改变为较高阈值电压的逻辑状态(“0”)。因为四个目标存储单元被施加编程击发，目标存储单元的逻辑状态被编程至较高的阈值电压(逻辑状态向右移动)，高于第四读取电压VR4，高位数据页P2、中位数据页P5及低位数据页P9的存储单元的数据已经由1改变为0，无法再以第四读取电压VR4正确的读取出高位数据页、中位数据页及低位数据页的存储单元的数据。如此，可「删除」高位数据页P2、中位数据页P5及低位数据页P9的写入数据。
图9的存储单元电压分布171′表示在第二字线的高位数据页P2、中位数据页P5及低位数据页P9被「净化」后，第二字线的存储单元的电压分布。存储区块170′表示高位数据页P2、中位数据页P5及低位数据页P9被「净化」的存储区块，高位数据页P2、中位数据页P5及低位数据页P9被标示X表示其数据已经无法被正确读取，相当于原写入在高位数据页P2、中位数据页P5及低位数据页P9的数据已经被删除。
请参照图10A-图10C。在本实施例中，图10A的存储单元电压分布181表示第二字线的高位数据页P2、中位数据页P5及低位数据页P9已被写入数据。图10B的存储单元电压分布181′表示在第二字线的低位数据页P9被「净化」且保留高位数据页P2以及中位数据页P5的写入数据后，第二字线的存储单元的高位数据页P2及中位数据页P5的电压分布。图10C的存储单元电压分布181”表示在第二字线的低位数据页P9被「净化」后，继续对中位数据页P5「净化」且保留高位数据页P2的写入数据后，第二字线的存储单元的高位数据页P2的电压分布。在图10B中，若欲「净化」低位数据页P9，但保留高位数据页P2及中位数据页P5的数据，净化单元104将施加第二读取电压VR2、第三读取电压VR3以及第四读取电压VR4，找出位于第三逻辑状态(“100”)以及位于第四逻辑状态(“000”)的两个第一目标存储单元与位于第一逻辑状态(“111”)以及第二逻辑状态(“110”)的两个第二目标存储单元。随后，以增量步阶脉冲编程方式施加一第一编程电压使第三逻辑状态(“100”)的存储单元的逻辑状态由第三逻辑状态(“100”)改变为较高阈值电压的第八逻辑状态(“10X”)，亦使第四逻辑状态(“000”)的存储单元的逻辑状态由第四逻辑状态(“000”)改变为较高阈值电压的第七逻辑状态(“00X”)。如此，可「删除」低位数据页P9的写入数据，同时保留高位数据页P2及中位数据页P5的写入数据。
在图10C，若欲「净化」中位数据页P5，但保留高位数据页P2的数据，净化单元104以增量步阶脉冲编程方式施加一第二编程电压使第一逻辑状态(“11X”)的存储单元的逻辑状态由第一逻辑状态(“11X”)改变为较高阈值电压的第八逻辑状态(“1XX”)，亦使第二逻辑状态(“11X”)的存储单元的逻辑状态由第二逻辑状态(“11X”)改变为较高阈值电压的第八逻辑状态(“1XX”)。如此，可「删除」中位数据页P5的写入数据，同时保留高位数据页P2的写入数据。此外，在读取高位数据页P2，可以增加读取数据页效能。
请参照图11A-图11C。在本实施例中，图11A的存储单元电压分布191表示第二字线的高位数据页P2、中位数据页P5及低位数据页P9已被写入数据。图11B的存储单元电压分布191′表示在第二字线的低位数据页P9被「净化」且保留高位数据页P2以及中位数据页P5的写入数据后，第二字线的存储单元的高位数据页P2及中位数据页P5的电压分布。图11C的存储单元电压分布191”表示在第二字线的低位数据页P9被「净化」后，继续对高位数据页P2「净化」且保留中位数据页P5的写入数据后，第二字线的存储单元的中位数据页P5的电压分布。在图11B中，若欲「净化」低位数据页P9，但保留高位数据页P2及中位数据页P5的数据，净化单元104将施加第二读取电压VR2以及第四读取电压VR4，找出位于第三逻辑状态(“100”)以及位于第四逻辑状态(“000”)的两个第一目标存储单元与位于第一逻辑状态(“111”)以及第二逻辑状态(“110”)的两个第二目标存储单元。随后，以增量步阶脉冲编程方式施加一第一编程电压使第三逻辑状态(“100”)的存储单元的逻辑状态由第三逻辑状态(“100”)改变为较高阈值电压的第七逻辑状态(“00X”)，亦使第四逻辑状态(“000”)的存储单元的逻辑状态由第四逻辑状态(“000”)改变为较高阈值电压的第七逻辑状态(“00X”)。如此，可「删除」低位数据页P9的写入数据，同时保留高位数据页P2及中位数据页P5的写入数据。
在图11C，若欲「净化」高位数据页P2，但保留中位数据页P5的数据，净化单元104将以增量步阶脉冲编程方式施加一第二编程电压，使第一逻辑状态(“11X”)及第二逻辑状态(“11X”)的存储单元由逻辑状态(“11X”)改变为较高阈值电压的第五逻辑状态(“X1X”)。如此，可「删除」高位数据页P2的写入数据，同时保留中位数据页P5的写入数据。此外，在读取中位数据页P5，可以增加读取数据页效能。
本发明对三阶存储单元(TLC)施加净化电压操作并不限于上述实施例所示内容，本领域技术人员在参照上述实施例后，应当理解对三阶存储单元施加净化电压操作的各种情况。更可理解本发明除可应用于三阶存储单元之外，更可应用于每个存储单元存储4个位或更多位的存储器。
依据本发明所提出的利用施加编程击发、以增量步阶脉冲编程的方式施加编程电压改变存储区块中存储器页面的存储单元的逻辑状态，编程存储单元的逻辑状态，改变存储单元存储的数据内容，使原被写入数据无法被正确读取，进而达到「删除」数据的目的。此外，本发明可提高使用存储器的数据安全性，避免黑客取得原写入数据而重建数据。本发明更可以针对特定数据页执行「删除」数据的操作，不需对特定数据页的存储区块执行垃圾回收以及擦除操作，可减少擦除存储器的存储区块的次数，提高存储器的生命周期。此外，在读取数据页时，更可减少施加的读取电压，可提高存储器效能。另外，将存储单元的逻辑状态净化到具有较高阈值电压的第五、第六、第七或第八逻辑状态，可避免在已知的三阶存储单元的闪存(3D TLC-type NAND Flash)结构中容易发生的横向电荷迁移(lateral chargemigration)现象所导致的数据保持(data retention)特性变差或数据保持时间(dataretention time)变差的问题，进而提高存储器的可靠度。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储器装置，其中，包括：
一存储器阵列，包括多个存储器页面，各该存储器页面包括多个存储单元，各该存储单元包括一第一存储位于高位数据页、一第二存储位于中位数据页及一第三存储位于低位数据页，这些存储单元包括阈值电压由低至高的一第一逻辑状态、一第二逻辑状态、一第三逻辑状态、一第四逻辑状态、一第五逻辑状态、一第六逻辑状态、一第七逻辑状态及一第八逻辑状态；以及
一净化单元，接收对应于一逻辑地址的一数据更新指令，于接收该数据更新指令前，该逻辑地址对应至其中一目标存储器页面的一实体地址，该净化单元施加一第一读取电压及一第二读取电压，由该目标存储器页面中找出欲净化的至少一第一目标存储单元及至少一第二目标存储单元，施加一第一编程电压至该至少一第一目标存储单元，以改变该至少一第一目标存储单元的逻辑状态至该第五、该第六、该第七及该第八逻辑状态其中之一，施加一第二编程电压至该至少一第二目标存储单元，以改变该至少一第二目标存储单元的逻辑状态至该第五、该第六、该第七及该第八逻辑状态其中之一，其中该第一编程电压不同于该第二编程电压。
2.根据权利要求1所述的存储器装置，其中，施加该第一编程电压以改变该至少一第一目标存储单元的逻辑状态以及施加该第二编程电压以改变该至少一第二目标存储单元的逻辑状态包括：
若欲净化该低位数据页，但保留该高位数据页及该中位数据的数据，
以增量步阶脉冲编程的方式施加该第一编程电压，使该第一目标存储单元的逻辑状态由该第三逻辑状态改变为该第八逻辑状态，以及
以增量步阶脉冲编程的方式施加该第二编程电压，使该第二目标存储单元的逻辑状态由该第四逻辑状态改变为该第七逻辑状态。
3.根据权利要求1所述的存储器装置，其中，施加该第一编程电压以改变该至少一第一目标存储单元的逻辑状态以及施加该第二编程电压以改变该至少一第二目标存储单元的逻辑状态包括：
若欲净化该中位数据页，但保留该高位数据页及该低位数据的数据，
施加一编程击发，以增量步阶脉冲编程的方式施加该第一编程电压，使该第一目标存储单元的逻辑状态由该第一逻辑状态改变为该第八逻辑状态，以及
以增量步阶脉冲编程的方式施加该第二编程电压，使该第二目标存储单元的逻辑状态由该第四逻辑状态改变为该第五逻辑状态。
4.根据权利要求1所述的存储器装置，其中，施加该第一编程电压以改变该至少一第一目标存储单元的逻辑状态以及施加该第二编程电压以改变该至少一第二目标存储单元的逻辑状态包括：
若欲净化该高位数据页，但保留该中位数据页及该低位数据的数据，
施加一编程击发，以增量步阶脉冲编程的方式施加该第一编程电压，使该第一目标存储单元的逻辑状态由该第一逻辑状态改变为该第六逻辑状态，以及
以增量步阶脉冲编程的方式施加该第二编程电压，使该第二目标存储单元的逻辑状态由该第二逻辑状态改变为该第五逻辑状态。
5.根据权利要求1所述的存储器装置，其中，施加该第一编程电压以改变该至少一第一目标存储单元的逻辑状态以及施加该第二编程电压以改变该至少一第二目标存储单元的逻辑状态包括：
若欲净化该低位数据页及该中位数据页，但保留该高位数据页的数据，
施加一编程击发，以增量步阶脉冲编程的方式施加该第一编程电压，使三个该第一目标存储单元的逻辑状态由该第一逻辑状态、该第二逻辑状态及该第三逻辑状态改变为该第八逻辑状态，以及
以增量步阶脉冲编程的方式施加该第二编程电压，使该第二目标存储单元的逻辑状态由该第四逻辑状态改变为第五逻辑状态、第六逻辑状态及该第七逻辑状态。
6.根据权利要求1所述的存储器装置，其中，施加该第一编程电压以改变该至少一第一目标存储单元的逻辑状态以及施加该第二编程电压以改变该至少一第二目标存储单元的逻辑状态包括：
若欲净化该高位数据页及该低位数据页，但保留该中位数据页的数据，
施加一编程击发，以增量步阶脉冲编程的方式施加该第一编程电压，使二个该第一目标存储单元的逻辑状态由该第一逻辑状态及该第二逻辑状态改变为该第五逻辑状态，以及
以增量步阶脉冲编程的方式施加该第二编程电压，使二个该第二目标存储单元的逻辑状态由该第三逻辑状态及该第三逻辑状态改变为第七逻辑状态。
7.根据权利要求1所述的存储器装置，其中，施加该第一编程电压以改变该至少一第一目标存储单元的逻辑状态以及施加该第二编程电压以改变该至少一第二目标存储单元的逻辑状态包括：
若欲净化该高位数据页及该中位数据页，但保留该低位数据页的数据，
施加一编程击发，以增量步阶脉冲编程的方式施加该第一编程电压，使该第一目标存储单元的逻辑状态由该第一逻辑状态改变为该第六逻辑状态，以及
以增量步阶脉冲编程的方式施加该第二编程电压，使三个该第二目标存储单元的逻辑状态由该第二逻辑状态、该第三逻辑状态及该第三逻辑状态改变为第五逻辑状态。
8.根据权利要求1所述的存储器装置，其中，施加该第一编程电压以改变该至少一第一目标存储单元的逻辑状态以及施加该第二编程电压以改变该至少一第二目标存储单元的逻辑状态包括：
若欲净化该高位数据页、该中位数据页及低位数据页，
施加一编程击发，以增量步阶脉冲编程的方式施加该第一编程电压，使四个该目标存储单元的逻辑状态由该第一逻辑状态、该第二逻辑状态、该第三逻辑状态、该第四逻辑状态改变为较高阈值电压的逻辑状态“0”。
9.根据权利要求1所述的存储器装置，其中，施加该第一编程电压以改变该至少一第一目标存储单元的逻辑状态以及施加该第二编程电压以改变该至少一第二目标存储单元的逻辑状态包括：
若欲净化该低位数据页，但保留该高位数据页及该中位数据页的数据，
施加一编程击发，以增量步阶脉冲编程的方式施加该第一编程电压，使二个该第一目标存储单元的逻辑状态由该第三逻辑状态及该第四逻辑状态改变为该第八逻辑状态及该第七逻辑状态，
若欲继续净化该中位数据页，但保留该高位数据页及的数据，
施加一编程击发，以增量步阶脉冲编程的方式施加该第二编程电压，使二个该第二目标存储单元的逻辑状态由该第一逻辑状态及该第二逻辑状态改变为该第八逻辑状态。
10.根据权利要求1所述的存储器装置，其中，施加该第一编程电压以改变该至少一第一目标存储单元的逻辑状态以及施加该第二编程电压以改变该至少一第二目标存储单元的逻辑状态包括：
若欲净化该低位数据页，但保留该高位数据页及该中位数据页的数据，
施加一编程击发，以增量步阶脉冲编程的方式施加该第一编程电压，使二个该第一目标存储单元的逻辑状态由该第三逻辑状态及该第四逻辑状态改变为较高阈值电压的该第七逻辑状态，
若欲继续净化该高位数据页，但保留该中位数据页的数据，
施加一编程击发，以增量步阶脉冲编程的方式施加该第二编程电压，使二个该第二目标存储单元的逻辑状态由该第一逻辑状态及该第二逻辑状态改变为较高阈值电压的该第五逻辑状态。
CN202011074103.4A 2020-05-27 2020-10-09 存储器装置 Pending CN113741799A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063030912P 2020-05-27 2020-05-27
US63/030,912 2020-05-27
US17/035,885 2020-09-29
US17/035,885 US11222693B2 (en) 2020-05-27 2020-09-29 Data management method for memory and memory apparatus using the same

Publications (1)

Publication Number Publication Date
CN113741799A true CN113741799A (zh) 2021-12-03

Family

ID=78705231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011074103.4A Pending CN113741799A (zh) 2020-05-27 2020-10-09 存储器装置

Country Status (3)

Country Link
US (1) US11222693B2 (zh)
CN (1) CN113741799A (zh)
TW (1) TWI747532B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090172251A1 (en) * 2007-12-26 2009-07-02 Unity Semiconductor Corporation Memory Sanitization
WO2010077414A1 (en) * 2008-12-09 2010-07-08 Rambus Inc. Non-volatile memory device for concurrent and pipelined memory operations
US20100246260A1 (en) * 2009-03-25 2010-09-30 Samsung Electronics Co., Ltd. Nonvolatile memory device, system, and programming method
CN106356093A (zh) * 2015-07-17 2017-01-25 旺宏电子股份有限公司 存储器的操作方法及应用其的存储器装置
CN109522237A (zh) * 2017-09-20 2019-03-26 旺宏电子股份有限公司 存储器的数据管理方法及存储器装置
CN109564767A (zh) * 2016-08-08 2019-04-02 美光科技公司 包含多电平存储器单元的设备及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852800B2 (en) * 2016-03-07 2017-12-26 Sandisk Technologies Llc Adaptive determination of program parameter using program of erase rate
TWI661300B (zh) 2017-09-15 2019-06-01 旺宏電子股份有限公司 記憶體的資料管理方法及記憶體裝置
US10445008B2 (en) 2017-09-15 2019-10-15 Macronix International Co., Ltd. Data management method for memory and memory apparatus
TWI629592B (zh) 2017-10-25 2018-07-11 旺宏電子股份有限公司 記憶體裝置及應用於其上之資料管理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090172251A1 (en) * 2007-12-26 2009-07-02 Unity Semiconductor Corporation Memory Sanitization
WO2010077414A1 (en) * 2008-12-09 2010-07-08 Rambus Inc. Non-volatile memory device for concurrent and pipelined memory operations
US20100246260A1 (en) * 2009-03-25 2010-09-30 Samsung Electronics Co., Ltd. Nonvolatile memory device, system, and programming method
CN106356093A (zh) * 2015-07-17 2017-01-25 旺宏电子股份有限公司 存储器的操作方法及应用其的存储器装置
CN109564767A (zh) * 2016-08-08 2019-04-02 美光科技公司 包含多电平存储器单元的设备及其操作方法
CN109522237A (zh) * 2017-09-20 2019-03-26 旺宏电子股份有限公司 存储器的数据管理方法及存储器装置

Also Published As

Publication number Publication date
US11222693B2 (en) 2022-01-11
TWI747532B (zh) 2021-11-21
US20210375357A1 (en) 2021-12-02
TW202145231A (zh) 2021-12-01

Similar Documents

Publication Publication Date Title
US10007431B2 (en) Storage devices configured to generate linked lists
JP4787266B2 (ja) スクラッチパッドブロック
KR100526190B1 (ko) 플래시 메모리의 재사상 방법
TWI609323B (zh) 資料儲存方法及其系統
JP5259138B2 (ja) 記憶装置
CN106462493A (zh) 固态存储器损坏的减轻
TWI584189B (zh) 記憶體控制器、記憶體儲存裝置與資料寫入方法
US10445008B2 (en) Data management method for memory and memory apparatus
TWI668700B (zh) 資料儲存裝置與記憶體裝置之資料處理方法
JP5929485B2 (ja) 制御装置、記憶装置、データ書込方法
JP4866117B2 (ja) 不揮発性記憶装置、そのデータ書き込み方法、不揮発性記憶システム及びメモリコントローラ
KR20140133427A (ko) 플래시 메모리에 저장된 데이터를 관리하는 방법 및 관련 메모리 장치 및 제어기
CN106445401B (zh) 表格更新方法、存储器储存装置及存储器控制电路单元
TWI540428B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
JP5592293B2 (ja) 不揮発性記憶装置、アクセス装置及び不揮発性記憶システム
US20120151166A1 (en) Nonvolatile storage device and memory controller
JP2010079486A (ja) 半導体記録装置
JP2012113343A (ja) 記憶装置
CN114968096A (zh) 一种存储器的控制方法、存储器与存储系统
CN109522237B (zh) 存储器的数据管理方法及存储器装置
TW201526006A (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
JP7177338B2 (ja) メモリコントローラ装置、メモリコントローラ装置を有するメモリ装置及びメモリコントロール方法
TWI661300B (zh) 記憶體的資料管理方法及記憶體裝置
CN113741799A (zh) 存储器装置
KR101996136B1 (ko) 빠른 판독 다중 레벨 3d nand가 수명 용량 향상시키는 것을 가능하게 하는 데이터 매핑

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination