CN103310839A - 缩短擦除操作的方法与装置 - Google Patents
缩短擦除操作的方法与装置 Download PDFInfo
- Publication number
- CN103310839A CN103310839A CN201210458407XA CN201210458407A CN103310839A CN 103310839 A CN103310839 A CN 103310839A CN 201210458407X A CN201210458407X A CN 201210458407XA CN 201210458407 A CN201210458407 A CN 201210458407A CN 103310839 A CN103310839 A CN 103310839A
- Authority
- CN
- China
- Prior art keywords
- erasing mode
- program
- multistage
- wiping
- memory array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种具有不同持续时间的多阶段擦除程序的非易失存储阵列,此阵列中的一存储单元区块可以由这些不同的多阶段擦除程序之一加以擦除。本发明还公开了一种擦除非易失存储阵列中存储单元的方法,该方法包括:接收一擦除命令辨识该非易失存储阵列中的一存储单元区块;以及响应该擦除命令,执行一多阶段擦除程序。
Description
技术领域
本发明涉及存储器技术领域,尤其涉及一种缩短擦除操作的方法与装置。
背景技术
具有非易失存储阵列的集成电路具有一个单一擦除机制以擦除一特定区块的存储单元。举例而言,会执行一个单一擦除机制而无论此集成电路是否正在进行量产测试或是此集成电路是在使用者正常的操作中。
发明内容
此处所描述的技术是提供一种可以执行于一具有一非易失存储阵列的集成电路的多阶段擦除程序,此擦除程序具有不同持续时间的许多模式。一个范例应用具有第一模式其持续时间较第二模式更短,以改善量产测试时间。因为此测试流程可以包括许多不同的程序而改善了量产测试时间。
在此处所描述的技术包括一种集成电路,包含一非易失存储阵列具有多个存储单元以及控制电路。此控制电路执行一包括一擦除阶段及一个或多个其他阶段的多阶段擦除程序,该一个或多个其他阶段包括一预编程阶段及一软编程阶段,该多阶段擦除程序具有通过一特定模式决定的特性,该特定模式是第一擦除模式及第二擦除模式之一,于该非易失存储阵列的一存储单元区块执行该多阶段擦除程序时该第一擦除模式较第二擦除模式具有较短的平均持续时间,该多阶段擦除程序的执行是响应一擦除命令以擦除该非易失存储阵列中的该存储单元区块。
在此处所描述的某些实施例中,该第一擦除模式排除在该第二擦除模式中具有的一个阶段,例如是一预编程阶段或是软编程阶段。排除一个阶段导致一个较快的擦除程序,虽然某些存储单元终在此擦除程序之后会被过度擦除。
在此处所描述的某些实施例中,该控制电路自动地于该第一擦除模式与该第二擦除模式之间重复地切换。如此自动在第一擦除模式与第二擦除模式之间切换的混合模式,平衡了快速模式的速度优势而同时具有缓慢模式的编程-擦除承受力优点,但解决了少数过度擦除存储单元的问题。此处所描述技术的不同实施例则可以进行不同比例的第一擦除模式与第二擦除模式操作。
为了达成较短的持续时间,在此处所描述的不同实施例中,相对于此多阶段擦除程序中的第二擦除模式,此第一擦除模式调整了一个或多个阶段的操作。在一范例中,于一偏压施加至该非易失存储阵列时,该第一擦除模式具有较该第二擦除模式更短的脉冲持续时间。在另一范例中,于一偏压施加至该非易失存储阵列时,至少于该多阶段擦除程序的一阶段中,该第一擦除模式具有较该第二擦除模式更大的脉冲幅度;较大的平均脉冲幅度可以通过快速地编程或擦除以更快地完成一给定阶段。在又一范例中,于一偏压施加至该非易失存储阵列时,至少于该多阶段擦除程序的一阶段中,该第一擦除模式具有较该第二擦除模式更少的脉冲数目。在又一范例中,为了响应验证失败,于一偏压施加至该非易失存储阵列时,至少于该多阶段擦除程序的一阶段中,该第一擦除模式具有较该第二擦除模式较大幅度的步进电压改变;较大幅度的脉冲可以通过快速地编程或擦除以更快地完成一给定阶段。
在此处所描述的某些实施例中,该第一擦除模式于测试该非易失存储阵列时是有效的,而该第二擦除模式于测试该非易失存储阵列之后是有效的。
在此处所描述的不同实施例中,辨识此多阶段擦除程序是在第一擦除模式或是第二擦除模式。在此处所描述的某些实施例中,该擦除命令对该第一擦除模式与该第二擦除模式是具有不同的命令码。在此处所描述的某些实施例中,更包含一存储器储存可以该控制电路读取以决定该多阶段擦除程序的特定模式的模式数据。
此处所揭露的技术亦包括一种擦除非易失存储阵列中存储单元的方法,包含:
接收一擦除命令辨识该非易失存储阵列中的一存储单元区块;以及
响应该擦除命令,执行一包括一擦除阶段及一个或多个其他阶段的多阶段擦除程序,该一个或多个其他阶段包括一预编程阶段及一软编程阶段,该多阶段擦除程序具有通过一特定模式决定的特性,该特定模式是第一擦除模式及第二擦除模式之一,于该非易失存储阵列的一存储单元区块执行该多阶段擦除程序时该第一擦除模式较第二擦除模式具有较短的平均持续时间。
在此处所描述的不同实施例中,该控制电路自动地于该第一擦除模式与该第二擦除模式之间重复地切换。如此自动在第一擦除模式与第二擦除模式之间切换的混合模式,平衡了快速模式的速度优势而同时具有缓慢模式的编程-擦除承受力优点,但解决了少数过度擦除存储单元的问题。此处所描述技术的不同实施例则可以进行不同比例的第一擦除模式与第二擦除模式操作。
在此处所描述的不同实施例中,选取该第一擦除模式以测试该非易失存储阵列;以及选取该第二擦除模式于测试该非易失存储阵列之后。
在此处所描述的不同实施例中,读取一存储器中所储存用以决定该多阶段擦除程序的特定模式的模式数据。
此处描述许多不同的实施例。
在此处所描述的某些实施例中,较短的擦除是由集成电路搭配测试机使用。在此处所描述的其他实施例中,较短的擦除是由集成电路不搭配测试机使用。
本发明是由权利要求范围所界定。这些和其它优点,目的,和实施例,会在下列实施方式的章节中搭配图式、详细说明及实施例被描述。
附图说明
图1为一擦除程序的一范例流程图,其显示将一目前擦除模式(例如快速擦除模式或是缓慢擦除模式)储存在一存储器中,且执行在快速擦除模式或是缓慢擦除模式中两种共同分享的擦除脚本的存储指令。
图2为一擦除程序的一范例流程图,其是根据由此擦除指令中的擦除命令所决定的擦除模式(例如快速擦除模式或是缓慢擦除模式)来操作。
图3为一擦除程序的一范例流程图,显示于一多阶段擦除程序的存储单元于不同阶段的一系列阈值电压分布。
图4为一多阶段擦除程序的一范例流程图,其中选取快速擦除模式或是缓慢擦除模式会改变此多阶段擦除程序的特定流程。
图5为一多阶段擦除程序的一范例流程图,其中根据快速擦除模式或是缓慢擦除模式会决定是否要执行预编程,且会改变此多阶段擦除程序中其他阶段的特定流程。
图6为一多阶段擦除程序的一范例流程图,其中根据快速擦除模式或是缓慢擦除模式会决定是否要执行软编程,且会改变此多阶段擦除程序中其他阶段的特定流程。
图7为一快速擦除模式中的多阶段擦除程序的一范例流程图,其中相较于缓慢擦除模式至少一个阶段会被修改以得到较短的持续时间。
图8为存储单元的一方块示意图,显示一存储阵列分割成多个多重擦除群,且一群存储单元分割成多个预编程及/或软编程区域。
图9为一个多阶段擦除程序的范例流程图,其中此多阶段擦除程序会以一特定速率自动在快速擦除模式与缓慢擦除模式之间切换。
图10显示根据本发明一实施例的存储集成电路的简化方块示意图,其具有一存储阵列及此处所描述的改良。
【主要元件符号说明】
810:存储阵列
811~814、820:擦除存储单元群
821~825:预编程/软编程区域
1050:集成电路
1000:非易失存储单元阵列
1001:列译码器
1002:字线
1003:行译码器
1004:位线
1005:总线
1007:数据总线
1006:感测放大器/数据输入结构
1009:编程、擦除(具有快速擦除与缓慢擦除)及读取调整偏压状态机构
1040:储存快速擦除/缓慢擦除模式数据的逻辑
1008:偏压调整供应电压
1011:数据输入线
1015:数据输出线
1060:测试机
具体实施方式
图1为一擦除程序的一范例流程图,其显示将一目前擦除模式(例如快速擦除模式或是缓慢擦除模式)储存在一存储器中,且执行在快速擦除模式或是缓慢擦除模式中两种共同分享的擦除脚本的存储指令。如同此处所用的名词,快速擦除模式相较于缓慢擦除模式是较快的,而缓慢擦除模式相较于快速擦除模式是较慢的。快速擦除模式的擦除程序一般而言是比缓慢擦除模式的擦除程序更快。在特定的擦除程序中,例如是在快速擦除模式的某些擦除程序中重复地对验证失败的存储单元进行验证,而在缓慢擦除模式的某些擦除程序中并没有验证失败的情况,此快速擦除模式因此较缓慢擦除模式需要更长的时间。然而,如此的情况并不是正常的,因此在相同的存储单元区块进行擦除操作时,快速擦除模式通常还是较缓慢擦除模式仅需要更短的时间执行。
在步骤102,开启电源。于电源开启之后,在步骤104,读取除模式存储器内容后,根据擦除模式存储器内容来决定快速/缓慢擦除指令模式。在某些实施例中,擦除模式存储器中的内容在没有写入初始擦除模式存储器内容或是修改擦除模式存储器内容的指令时具有默认的内容。举例而言,在某些实施例中,此擦除模式存储器具有默认的内容是指示此多阶段擦除程序是在快速擦除模式,而在其他的实施例中,此擦除模式存储器具有默认的内容是指示此多阶段擦除程序是在缓慢擦除模式。
在不同的实施例中,此擦除模式存储器可以是缓存器、熔丝、栓锁、非易失存储器、或是易失存储器。
在步骤106,接收具有分享擦除脚本及擦除地址的擦除指令。此分享擦除脚本对快速擦除模式及缓慢擦除模式而言是共通的。在不同的实施例中,快速擦除模式及缓慢擦除模式并不需要不同的擦除脚本,因为此擦除模式存储器会指示是在快速擦除模式或是缓慢擦除模式。所特定的地址区块可以是单一地址或是例如是区段、区块或是其他单位的一个地址范围。在相同的存储单元区块进行擦除程序操作时,快速擦除模式通常是较缓慢擦除模式仅需要更短的时间执行。举例而言,此比较是对单一区段快速擦除模式与缓慢擦除模式的持续时间进行比较,而不是对不同擦除区块大小的擦除时间比较。此地址可以被特定为与脚本相关的默认地址。在擦除整个阵列的脚本情况下,此脚本会辨识整个阵列。在步骤108,此擦除程序会对在此擦除指令中所指定的擦除地址上执行。
在步骤110,假如没有收到修改擦除存储器模式的脚本,则继续进行相同的擦除模式(例如快速擦除模式或是缓慢擦除模式),此循环再次回到步骤106。在步骤110,假如于下一个指令之前收到修改擦除存储器模式的脚本,则在步骤112,此控制电路会据此修改擦除模式存储器内容以指示切换擦除模式,而此循环再次回到步骤104。
在不同的实施例中脚本或许会或许不会指定特定的擦除模式。举例而言,在某些实施例中,相同脚本会将集成电路自快速擦除模式切换至缓慢擦除模式,及自缓慢擦除模式切换至快速擦除模式,而在其他的实施例中,不同的脚本会将集成电路自快速擦除模式切换至缓慢擦除模式,及自缓慢擦除模式切换至快速擦除模式。
图2为一擦除程序的一范例流程图,其是根据由此擦除指令中的擦除命令所决定的擦除模式(例如快速擦除模式或是缓慢擦除模式)来操作。在缓慢擦除指令中一个或多个脚本是有所区别的,而在快速擦除指令中一个或多个脚本是有所区别的。
在步骤202,开启电源。之后,后续的擦除操作会根据此擦除指令是否包括一缓慢擦除脚本或是一快速擦除脚本。在步骤204,接收一个包括缓慢擦除及其地址的脚本的擦除指令。在步骤206,根据在缓慢擦除指令206中所指示的于此地址执行缓慢擦除程序。在步骤208,接收一个包括快速擦除及其地址的脚本的擦除指令。在步骤210,根据在快速擦除指令208中所指示的于此地址执行快速擦除程序。
在某些实施例中,输入格式可以与先前擦除命令的语法兼容。可以为了执行一个快速擦除操作而设计一个新的命令码。举例而言,″<x><y>h″可以是一个缓慢擦除命令码,其与传统擦除的擦除命令码相同,而″<a><b>h″可以是一个快速擦除命令码。此擦除命令的语法也可以特定要进行此擦除程序的地址或地址区间。
图3为一擦除程序的一范例流程图,其可以适用于范例快速擦除模式及范例缓慢擦除模式两者之中,显示于一多阶段擦除程序的存储单元于不同阶段的一系列阈值电压分布。一个快速擦除模式是与缓慢擦除模式有所不同,在快速擦除模式中在此多阶段擦除程序中的至少一个阶段做了调整以缩短其持续时间。
在320的区域,显示两个分开的阈值电压分布。此由两个分开的阈值电压分布所代表的存储单元组合起来可以表示一正在进行此擦除程序的在一擦除存储单元群或是存储单元区块中的存储单元阈值电压分布。虚线表示此群存储单元中的擦除程序是自一较低的阈值电压分布开始。而实线表示此群存储单元中的擦除程序是自一较高的阈值电压分布开始。
在322的区域,表示此群存储单元进行预编程阶段。在此预编程阶段中,此虚线中较低的阈值电压分布的所有存储单元被编程。在324的区域,显示两个重叠的阈值电压分布其所代表的存储单元组合起来可以表示在一擦除群组中的存储单元阈值电压分布。虚线表示此群存储单元中的擦除程序是自一较低的阈值电压分布开始,被编程。而实线表示此群存储单元中的擦除程序是自一较高的阈值电压分布的编程状态开始,其并未改变。其结果是,虚线与实线的存储单元阈值电压分布两者皆是较高的阈值电压分布。
在326的区域,表示此存储单元群组正在进行擦除步骤。此擦除步骤的结果使得阈值电压分布变得较宽。在328的区域,显示两个重叠的阈值电压分布其所代表的存储单元组合起来可以表示在一擦除群组中的存储单元阈值电压分布。如同在步骤324进行预编程的结论,虚线与实线的存储单元阈值电压分布两者皆是较高的阈值电压分布。于擦除之后,在步骤328虚线与实线的存储单元阈值电压分布两者皆是较低的阈值电压分布。
在330的区域,表示此群存储单元进行软编程。此软编程于过度擦除和低阈值电压存储单元的功效为将此群存储单元的阈值电压分布变得更紧密。在332的区域,显示两个重叠的阈值电压分布,其所代表的存储单元组合起来可以表示在一擦除群组中所有存储单元的阈值电压分布。如同在328进行擦除的结论,虚线与实线的存储单元阈值电压分布两者皆是不预期的变宽,较低的阈值电压分布。于软编程之后,虚线与实线的存储单元阈值电压分布两者皆是具有变窄,较低的阈值电压分布。
虽然如第320~332所示的擦除程序在此擦除群存储单元中具有可接受的阈值电压分布。然而,此擦除程序是十分耗时的。因此,此擦除程序具有多个模式,包括在至少一个模式中较另一个模式具有较短的持续时间。整体的擦除程序持续时间是预编程阶段、擦除阶段与软编程阶段持续时间的总合。此多阶段擦除程序中每一个阶段的持续时间接会于以下描述:
预编程时间~=预编程脉冲持续时间*预编程脉冲数目
擦除时间~=擦除脉冲持续时间*擦除脉冲数目
软编程时间~=软编程脉冲持续时间*软编程脉冲数目
上述式子是经过简化的。举例而言,于一特定阶段中的许多个脉冲或许可以具有不同的脉冲持续时间,例如并不是所有的脉冲持续时间都是相同的。此处所使用的名词脉冲是表示一个具有单一定值或是包括具有变动值及/或多重置值的信号。
擦除、预编程及软编程的范例机制可以是通道热电子注入、富勒-诺德和(FN)隧穿、衬底热电子注入、源极端注入及次要撞击离子化初始通道热电子注入等。
表1 显示一范例擦除程序的不同阶段进行的时间。
于擦除程序的特定阶段 | 时间比例(%) |
预编程阶段 | ~30 |
擦除阶段 | ~50 |
软编程阶段 | ~20 |
100 |
表1
由以上的表1显示,可以缩短这些阶段的持续时间以减少整体擦除程序的持续时间。
图4为一多阶段擦除程序的一范例流程图,其中选取快速擦除模式或是缓慢擦除模式会改变此多阶段擦除程序的特定流程。
此擦除命令由具有存储器阵列的集成电路接收。此擦除命令辨识要被擦除的擦除存储单元群。一个存储单元群可以为例如是区段、区块或是段落的连续存储单元群,其可以响应一擦除命令而一起被擦除。此存储单元的擦除群可以为整个存储阵列来响应擦除整个存储阵列的一擦除命令。在步骤402,开始此多阶段擦除程序。
在步骤403,辨别擦除模式。如图1和图2中所讨论的,此擦除模式可以由脚本特定或是由具有特定擦除模式的擦除模式存储器中的内容特定其模式。
根据步骤403的结果,此多阶段擦除程序继续至快速擦除模式的步骤404到410,其中至少一个阶段会被修改以得到较短的持续时间,或是继续至缓慢擦除模式的步骤414到420,其中没有阶段被修改以得到较短的持续时间。
快速擦除模式是与缓慢擦除模式不同的,在快速擦除模式中包括在一个或多个阶段中的一个或多个持续时间的改进。不同的快速擦除模式中相较于缓慢擦除模式的改进会于图7中讨论。然而,以下的讨论可以同时应用于快速擦除模式或是缓慢擦除模式之中。
在预编程阶段404或414所施加的预编程脉冲,此擦除程序施加特定幅度电压的预编程脉冲,其具有特别的预编程脉冲宽度持续时间以擦除存储单元。一个选用的预编程验证可以重复预编程直到例如是擦除区段的擦除存储单元群中的存储单元被充分地预编程为止。
在擦除阶段406或416所施加的擦除脉冲,此擦除程序施加特定幅度电压的擦除脉冲,其具有特别的擦除脉冲宽度持续时间以擦除例如是擦除区段的擦除存储单元群中的存储单元。为了响应擦除验证失败,此擦除脉冲可以使用步进电压、步进时间或是其组合。在″步进电压″中连续施加一系列的擦除脉冲电压大小至欲被擦除的擦除群中的存储单元上,连续的擦除操作中逐步增加直到该存储单元通过擦除验证为止。在″步进时间″中,后续的擦除脉冲宽度是大于先前的擦除脉冲。连续地执行擦除直到该存储单元通过擦除验证为止。所连续施加一系列至欲被擦除的擦除群中的存储单元上的擦除脉冲,在连续的擦除操作中逐步增加直到该存储单元通过擦除验证为止。
在软编程阶段408或418所施加的软编程脉冲,此擦除程序施加特定幅度电压的预编程脉冲,其具有特别的软编程脉冲宽度持续时间以擦除存储单元。一个选用的软编程验证可以重复软编程直到例如是擦除区段的擦除存储单元群中的存储单元被充分地软编程为止。
图5为一多阶段擦除程序的一范例流程图,其中根据快速擦除模式或是缓慢擦除模式会决定是否要执行预编程,且会改变此多阶段擦除程序中其他阶段的特定流程。与图4不同的是,预编程阶段自快速擦除模式中删除。
如同图4一般,接收一擦除命令。在步骤502,开始此多阶段擦除程序。在步骤503,辨别擦除模式。如图1和图2中所讨论的,此擦除模式可以由脚本特定或是由具有特定擦除模式的擦除模式存储器中的内容特定其模式。
根据步骤503的结果,此多阶段擦除程序继续至快速擦除模式的步骤506到510,其中至少一个阶段会被修改以得到较短的持续时间,或是继续至缓慢擦除模式的步骤514到520,其中没有阶段被修改以得到较短的持续时间。
快速擦除模式是与缓慢擦除模式不同的,在快速擦除模式中包括在一个或多个阶段中的一个或多个持续时间的改进。不同的快速擦除模式中相较于缓慢擦除模式的改进会于图7中讨论。然而,以下的讨论可以同时应用于快速擦除模式或是缓慢擦除模式之中。快速擦除模式与缓慢擦除模式相较之下,仅有的改进是在步骤506到510中没有预编程阶段而缓慢擦除模式在步骤514到520中则是具有预编程阶段。选择性地,快速擦除模式在步骤506到510中可以包含其他的改进,例如在图7中所讨论的。
图6为一多阶段擦除程序的一范例流程图,其中根据快速擦除模式或是缓慢擦除模式会决定是否要执行软编程,且会改变此多阶段擦除程序中其他阶段的特定流程。与图4不同的是,软编程阶段自快速擦除模式中删除。
如同图4一般,接收一擦除命令。在步骤602,开始此多阶段擦除程序。在步骤603,辨别擦除模式。如图1和图2中所讨论的,此擦除模式可以由脚本特定或是由具有特定擦除模式的擦除模式存储器中的内容特定其模式。
根据步骤603的结果,此多阶段擦除程序继续至快速擦除模式的步骤604到610,其中至少一个阶段会被修改以得到较短的持续时间,或是继续至缓慢擦除模式的步骤614到620,其中没有阶段被修改以得到较短的持续时间。快速擦除模式与缓慢擦除模式相较之下,仅有的改进是在步骤604到610中没有软编程阶段而缓慢擦除模式在步骤614到620中则是具有软编程阶段。选择性地,快速擦除模式在步骤604到610中可以包含其他的改进,例如在图7中所讨论的。
图7为一快速擦除模式中的多阶段擦除程序的一范例流程图,其中相较于缓慢擦除模式至少一个阶段会被修改以得到较短的持续时间。此流程图是一个可以使用于如图4~图6中的快速擦除模式的范例。
在此多阶段擦除程序的步骤710~740中,相较于缓慢擦除模式的许多改进将会于以下描述,包括:
A预编程阶段的步骤710
(i)预编程脉冲的较大幅度电压。举例而言,漏极电压Vd增加0.2~0.5V或是增加最多达约10%。在其他的范例中,栅极电压Vg增加1~2V或是增加最多达约10%。一个范例整体漏极电压Vd大约是在3.5~5.5V的范围,而一个范例整体栅极电压Vg大约是在8~11V的范围。
(ii)较短的预编程脉冲宽度持续时间。举例而言,脉冲的持续时间最多可减少1微秒或是最多达约50%。一个范例整体脉冲的持续时间大约是在1.5~3微秒的范围。
(iii)较少的预编程脉冲数目。举例而言,施加一个脉冲或是减少最多可以重试的脉冲数目,例如减少一半至8~16个脉冲。一个范例整体脉冲数目大约是在8~32个脉冲的范围。
(iV)部分预程序-仅部份地预编程一个或多个特定的擦除存储单元,及/或跳过不进行编程一个或多个特定的擦除存储单元。
(V)跳过预编程。
B擦除阶段的步骤720
(i)擦除脉冲的较大幅度电压。举例而言,主体电压Vb增加约1V或是增加最多达约10~20%。在其他的范例中,栅极电压Vg增加约1V或是增加最多达约10%。一个范例整体主体电压Vb大约是在4~10V的范围,而一个范例整体栅极电压Vg大约是在6~-9V的范围。
(ii)较短的预编程脉冲宽度持续时间。举例而言,脉冲的持续时间最多可减少1毫秒或是最多达约20%。一个范例整体脉冲的持续时间大约是在0.1~10毫秒的范围。
(iii)假如擦除验证失败的话,在擦除脉冲电压幅度的较大擦除电压步进增幅。举例而言,擦除电压步进增幅由0.2V增加为0.4或0.8V。一个范例整体擦除电压大约是在4~10V的范围。一个范例整体擦除电压步进增幅大约是在0.1~1V的范围。
(iV)较短的擦除脉冲宽度持续时间。举例而言,脉冲的持续时间最多可减少1微秒或是最多达约20%。一个范例整体脉冲的持续时间大约是在0.1~10毫秒的范围。
C软编程阶段的步骤730
(i)软编程脉冲的较大幅度电压。举例而言,漏极电压Vd增加0.2~0.5V或是增加最多达约10%。在其他的范例中,栅极电压Vg增加0.5~1V或是增加最多达约20%。一个范例整体漏极电压Vd大约是在3~5V的范围,而一个范例整体栅极电压Vg大约是在2~6V的范围。
(ii)较短的软编程脉冲宽度持续时间。举例而言,脉冲的持续时间最多可减少10微秒或是最多达约50%。一个范例整体脉冲的持续时间大约是在32~256微秒的范围。
(iii)较少的软编程脉冲数目。举例而言,施加一个脉冲或是减少最多可以重试的脉冲数目,例如减少一半至4~8个脉冲。一个范例整体脉冲数目大约是在4~16个脉冲的范围。
(iV)部分软程序-仅部份地预编程一个或多个特定的过度擦除存储单元,及/或跳过不进行编程一个或多个特定的过度擦除存储单元。
(V)跳过软编程。
不同的实施例中可以使用相较于缓慢擦除模式的许多种改进的组合。在某些实施例中,是选取一特定的快速擦除程序改进的组合以提供作为非易失或是易失存储器的组态。
图8为存储单元的一方块示意图,显示一存储阵列分割成多个多重擦除群,且一群存储单元分割成多个预编程及/或软编程区域。
此存储阵列810分割成多重擦除存储单元群1 811、2 812、...、i 813...、M 814等。一个存储单元群可以为例如是区段、区块或是段落的连续存储单元群,其可以响应一擦除命令而一起被擦除,此擦除群也可以是不连续的存储单元群。此存储单元的擦除群可以为整个存储阵列来响应擦除整个存储阵列的一擦除命令。
此擦除存储单元群可以进一步分割成多重预编程及/或软编程区域。擦除存储单元群i 813(如图中所示的放大部分存储单元群i 820)被分割成预编程及/或软编程区域1 821、2 822、...、...N-2 823、N-1 824、N 825。将一存储单元群分割成多重预编程及/或软编程区域,预编程及/或软编程可以于一擦除存储单元群的一部分执行而不是在整个擦除存储单元群执行。于多重擦除程序中,于每一个随后的程序中可以选取不同的预编程及/或软编程区域进行预编程及/或软编程。在某些实施例中,预编程群是与软编程群不同的。在其他的实施例中,预编程群是与软编程群相同的。
选择性地预编程及/或软编程是在被辨识为需要被擦除的擦除存储单元群执行。所谓的选择性地预编程及/或软编程是表示预编程及/或软编程仅在擦除存储单元群的一部分中执行。如图8中所示,此擦除群被分割成多重预编程及/或软编程区域。此预编程及/或软编程在至少一个特定的预编程及/或软编程区域中进行。如此选择性地预编程及/或软编程是与完整的预编程及/或软编程不同的,在完整的预编程及/或软编程中擦除群内的所有已经在擦除状态的存储单元皆会被预编程,或是擦除群内的所有已经被过度擦除的存储单元皆会被软编程。
在某些实施例中,于选择性地预编程及/或软编程时,已经在擦除状态的存储单元皆必须在擦除群中特定的预编程及/或软编程区域才能进行预编程及/或软编程。
因为预编程及/或软编程仅在擦除存储单元群的一部分中执行,选择性地预编程及/或软编程相较于在整个擦除存储单元群所进行的编程及/或软编程操作是更快速的。
在某些实施例中,假如此擦除程序为于开机之后的第一个擦除程序,则自此擦除存储单元群中随意地选取一预编程及/或软编程区域。假如此擦除程序为于开机之后的第二个或之后的擦除程序,则自此擦除存储单元群的预编程及/或软编程区域中选择出下一个预编程及/或软编程区域。
图9为一个多阶段擦除程序的范例流程图,其中此多阶段擦除程序会以一特定速率自动在快速擦除模式与缓慢擦除模式之间切换。
在步骤902,接收一个包括例如是擦除及其地址的脚本的擦除指令。如同第1及图2中所讨论的,此脚本可以在此多阶段擦除程序的快速擦除模式或是缓慢擦除模式操作中是相同或是不同的。
在步骤904,选取是以快速擦除模式或是缓慢擦除模式操作进行。快速擦除模式与缓慢擦除模式之间是自动地切换。如此的切换可以在响应一单一或是不同的擦除命令以擦除一个相同的存储单元时发生。根据步骤904的结果,若选取快速擦除模式此多阶段擦除程序则在步骤906执行快速擦除模式,或是若选取缓慢擦除模式此多阶段擦除程序则在步骤908执行缓慢擦除模式。
如此自动在快速擦除模式与缓慢擦除模式之间切换的混合模式平衡了快速模式的速度优势而同时具有缓慢模式的编程-擦除承受力优点但解决了少数过度擦除存储单元的问题。此处所描述技术的不同实施例则可以进行不同比例的快速擦除模式与缓慢擦除模式操作。
图10显示根据本发明一实施例的存储集成电路的简化方块示意图,其具有一存储阵列及此处所描述的改良。其中集成电路1050包括存储阵列1000。一字线(列)译码器与区块选择译码器1001与沿着存储阵列1000列方向安排的多条字线1002耦接及电性沟通。一位线(行)译码器与驱动器1003与沿着存储阵列1000行方向安排的多条位线1004耦接及电性沟通,以自该存储阵列1000的存储单元读取数据及写入数据。地址是由总线1005提供给字线译码器1001及位线译码器1003。方块1006中的感测放大器与数据输入结构,经由总线1007与位线译码器1003耦接。数据由集成电路1050上的输入/输出端口提供给数据输入线1011输入至方块1006中的数据输入结构。数据由方块1006中的感测放大器,经由数据输出线1015,提供至集成电路1050上的输入/输出端口,或者至集成电路1050其他内部/外部的数据源。编程、擦除及读取调整偏压状态机构电路1009控制偏压调整供应电压108的应用,及执行快速擦除与缓慢擦除。状态机构电路1009也包括储存指示是快速擦除或是缓慢擦除模式数据的存储器1040。存储器1040可以是非易失存储器、计数器或是控制电路中的存储器。
一个与集成电路1050沟通的测试机1060使用此处所描述的技术对此存储阵列1000进行快速擦除。
图中仅显示一个编程状态,但是其他的实施例中包含多个编程状态,例如具有两个位及三个编程电平于每一个存储位置的多阶存储单元,及具有三个位或是七个编程电平于每一个存储位置的多阶存储单元。
本发明的较佳实施例所揭露的技术可以应用于例如是反或(NOR)门阵列的非易失存储阵列。非易失存储元件的范例可以是浮动栅极元件或是介电电荷捕捉存储元件。
本发明的较佳实施例与范例详细揭露如上,但应了解为上述范例仅作为范例,非用以限制专利的范围。就熟知此技艺之人而言,自可轻易依据随附权利要求范围对相关技术进行修改与组合。
Claims (24)
1.一种集成电路,包含:
一非易失存储阵列,具有多个存储单元;
控制电路执行一多阶段擦除程序,该多阶段擦除程序包括一擦除阶段及一个或多个其他阶段,该一个或多个其他阶段包括一预编程阶段及一软编程阶段,该多阶段擦除程序具有通过一特定模式决定的特性,该特定模式是第一擦除模式及第二擦除模式的其中之一,于该非易失存储阵列的一存储单元区块执行该多阶段擦除程序时,该第一擦除模式较第二擦除模式具有较短的平均持续时间。
2.根据权利要求1所述的集成电路,其中该第一擦除模式不具有一预编程阶段而该第二擦除模式包括一预编程阶段。
3.根据权利要求1所述的集成电路,其中该第一擦除模式不具有一软编程阶段而该第二擦除模式包括一软编程阶段。
4.根据权利要求1所述的集成电路,其中该控制电路自动地于该第一擦除模式与该第二擦除模式之间重复地切换。
5.根据权利要求1所述的集成电路,其中于一偏压施加至该非易失存储阵列时,至少于该多阶段擦除程序的一阶段中,该第一擦除模式具有较该第二擦除模式更短的脉冲持续时间。
6.根据权利要求1所述的集成电路,其中于一偏压施加至该非易失存储阵列时,至少于该多阶段擦除程序的一阶段中,该第一擦除模式具有较该第二擦除模式更大的脉冲幅度。
7.根据权利要求1所述的集成电路,其中于一偏压施加至该非易失存储阵列时,至少于该多阶段擦除程序的一阶段中,该第一擦除模式具有较该第二擦除模式更少的脉冲数目。
8.根据权利要求1所述的集成电路,其中于一偏压施加至该非易失存储阵列时,至少于该多阶段擦除程序的一阶段中,该第一擦除模式具有较该第二擦除模式较大幅度的步进电压改变。
9.根据权利要求1所述的集成电路,其中该第一擦除模式于测试该非易失存储阵列时是有效的,而该第二擦除模式于测试该非易失存储阵列之后是有效的。
10.根据权利要求1所述的集成电路,其中该擦除命令对该第一擦除模式与该第二擦除模式是具有不同的命令码。
11.根据权利要求1所述的集成电路,更包含一存储器储存可以该控制电路读取以决定该多阶段擦除程序的特定模式的模式数据。
12.根据权利要求1所述的集成电路,其中该多阶段擦除程序的执行是响应一擦除命令以擦除该非易失存储阵列中的该存储单元区块。
13.一种擦除非易失存储阵列中存储单元的方法,包含:
接收一擦除命令辨识该非易失存储阵列中的一存储单元区块;
响应该擦除命令,执行一多阶段擦除程序,该多阶段擦除程序包括一擦除阶段及一个或多个其他阶段,该一个或多个其他阶段包括一预编程阶段及一软编程阶段,该多阶段擦除程序具有通过一特定模式决定的特性,该特定模式是第一擦除模式及第二擦除模式的其中之一,于该非易失存储阵列的一存储单元区块执行该多阶段擦除程序时,该第一擦除模式较第二擦除模式具有较短的平均持续时间。
14.根据权利要求13所述的方法,其中该第一擦除模式不具有一预编程阶段而该第二擦除模式包括一预编程阶段。
15.根据权利要求13所述的方法,其中该第一擦除模式不具有一软编程阶段而该第二擦除模式包括一软编程阶段。
16.根据权利要求13所述的方法,更包含:
自动地于该第一擦除模式与该第二擦除模式之间重复地切换。
17.根据权利要求13所述的方法,其中于一偏压施加至该非易失存储阵列时,至少于该多阶段擦除程序的一阶段中,该第一擦除模式具有较该第二擦除模式更短的脉冲持续时间。
18.根据权利要求13所述的方法,其中于一偏压施加至该非易失存储阵列时,至少于该多阶段擦除程序的一阶段中,该第一擦除模式具有较该第二擦除模式更大的脉冲幅度。
19.根据权利要求13所述的方法,其中于一偏压施加至该非易失存储阵列时,至少于该多阶段擦除程序的一阶段中,该第一擦除模式具有较该第二擦除模式更少的脉冲数目。
20.根据权利要求13所述的方法,其中于一偏压施加至该非易失存储阵列时,至少于该多阶段擦除程序的一阶段中,该第一擦除模式具有较该第二擦除模式较大幅度的步进电压改变。
21.根据权利要求13所述的方法,其中该多阶段擦除程序包括一预编程阶段、一擦除阶段与一软编程阶段。
22.根据权利要求13所述的方法,更包含:
选取该第一擦除模式以测试该非易失存储阵列;以及
选取该第二擦除模式于测试该非易失存储阵列之后。
23.根据权利要求13所述的方法,其中该擦除命令对该第一擦除模式与该第二擦除模式是具有不同的命令码。
24.根据权利要求13所述的方法,更包含:
读取一存储器中所储存用以决定该多阶段擦除程序的特定模式的模式数据。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261611156P | 2012-03-15 | 2012-03-15 | |
US61/611,156 | 2012-03-15 | ||
US13/536,555 | 2012-06-28 | ||
US13/536,555 US8797802B2 (en) | 2012-03-15 | 2012-06-28 | Method and apparatus for shortened erase operation |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103310839A true CN103310839A (zh) | 2013-09-18 |
CN103310839B CN103310839B (zh) | 2016-01-20 |
Family
ID=49135965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210458407.XA Active CN103310839B (zh) | 2012-03-15 | 2012-11-15 | 缩短擦除操作的方法与装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103310839B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104492785A (zh) * | 2014-11-24 | 2015-04-08 | 中国航空工业集团公司洛阳电光设备研究所 | 一种物理销毁系统 |
CN104810057A (zh) * | 2014-01-27 | 2015-07-29 | 华邦电子股份有限公司 | 闪存存储器装置及闪存存储器的抹除方法 |
WO2015127713A1 (zh) * | 2014-02-28 | 2015-09-03 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的擦除方法和装置 |
CN106205706A (zh) * | 2015-04-30 | 2016-12-07 | 旺宏电子股份有限公司 | 存储器装置与其相关的抹除方法 |
CN109119108A (zh) * | 2018-08-15 | 2019-01-01 | 杭州阿姆科技有限公司 | 一种提高Nand寿命的方法 |
CN110838328A (zh) * | 2018-08-17 | 2020-02-25 | 北京兆易创新科技股份有限公司 | 一种存储器的擦除方法和系统 |
CN110970075A (zh) * | 2019-12-02 | 2020-04-07 | 武汉新芯集成电路制造有限公司 | 存储结构及其擦除方法 |
CN111192616A (zh) * | 2020-04-14 | 2020-05-22 | 深圳市芯天下技术有限公司 | Nor flash芯片及在其擦除过程中消除过擦除的方法 |
CN112306381A (zh) * | 2019-08-01 | 2021-02-02 | 旺宏电子股份有限公司 | 存储器装置以及存储器的数据存取方法 |
CN113448496A (zh) * | 2020-03-25 | 2021-09-28 | 旺宏电子股份有限公司 | 多层次三维存储器的擦除方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5412793A (en) * | 1991-12-03 | 1995-05-02 | Intel Corporation | Method for testing erase characteristics of a flash memory array |
US20010005328A1 (en) * | 1999-12-24 | 2001-06-28 | Nec Corporation | Non-volatile semiconductor memory device |
US20030028709A1 (en) * | 2001-06-05 | 2003-02-06 | Stmicroelectronics S.R.I. | Method for erasing an electrically erasable nonvolatile memory device, in particular an EEPROM-FLASH memory device, and an electrically erasable nonvolatile memory device, in particular an EEPROM-FLASH memory device |
CN1460268A (zh) * | 2001-02-26 | 2003-12-03 | 三因迪斯克公司 | 改进编程的非易失性存储器及为此的方法 |
CN1902711A (zh) * | 2003-10-29 | 2007-01-24 | 赛芬半导体有限公司 | 用于对非易失性存储器阵列编程的方法、系统和电路 |
US20080205141A1 (en) * | 2007-02-26 | 2008-08-28 | Aplus Flash Technology, Inc. | Circuit and method for multiple-level programming, reading, and erasing dual-sided nonvolatile memory cell |
CN101371315A (zh) * | 2005-10-14 | 2009-02-18 | 桑迪士克股份有限公司 | 对显示位线耦合的非易失性存储器进行受控编程的方法 |
CN101552038A (zh) * | 2008-04-01 | 2009-10-07 | 株式会社瑞萨科技 | 非易失性半导体存储器件 |
-
2012
- 2012-11-15 CN CN201210458407.XA patent/CN103310839B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5412793A (en) * | 1991-12-03 | 1995-05-02 | Intel Corporation | Method for testing erase characteristics of a flash memory array |
US20010005328A1 (en) * | 1999-12-24 | 2001-06-28 | Nec Corporation | Non-volatile semiconductor memory device |
CN1460268A (zh) * | 2001-02-26 | 2003-12-03 | 三因迪斯克公司 | 改进编程的非易失性存储器及为此的方法 |
US20030028709A1 (en) * | 2001-06-05 | 2003-02-06 | Stmicroelectronics S.R.I. | Method for erasing an electrically erasable nonvolatile memory device, in particular an EEPROM-FLASH memory device, and an electrically erasable nonvolatile memory device, in particular an EEPROM-FLASH memory device |
CN1902711A (zh) * | 2003-10-29 | 2007-01-24 | 赛芬半导体有限公司 | 用于对非易失性存储器阵列编程的方法、系统和电路 |
CN101371315A (zh) * | 2005-10-14 | 2009-02-18 | 桑迪士克股份有限公司 | 对显示位线耦合的非易失性存储器进行受控编程的方法 |
US20080205141A1 (en) * | 2007-02-26 | 2008-08-28 | Aplus Flash Technology, Inc. | Circuit and method for multiple-level programming, reading, and erasing dual-sided nonvolatile memory cell |
CN101552038A (zh) * | 2008-04-01 | 2009-10-07 | 株式会社瑞萨科技 | 非易失性半导体存储器件 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104810057A (zh) * | 2014-01-27 | 2015-07-29 | 华邦电子股份有限公司 | 闪存存储器装置及闪存存储器的抹除方法 |
WO2015127713A1 (zh) * | 2014-02-28 | 2015-09-03 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的擦除方法和装置 |
US9490026B2 (en) | 2014-02-28 | 2016-11-08 | Gigadevice Semiconductor (Beijing) Inc. | Nonvolatile memory erasure method and device |
CN104492785B (zh) * | 2014-11-24 | 2017-01-25 | 中国航空工业集团公司洛阳电光设备研究所 | 一种物理销毁系统 |
CN104492785A (zh) * | 2014-11-24 | 2015-04-08 | 中国航空工业集团公司洛阳电光设备研究所 | 一种物理销毁系统 |
CN106205706B (zh) * | 2015-04-30 | 2019-09-27 | 旺宏电子股份有限公司 | 存储器装置与其相关的抹除方法 |
CN106205706A (zh) * | 2015-04-30 | 2016-12-07 | 旺宏电子股份有限公司 | 存储器装置与其相关的抹除方法 |
CN109119108A (zh) * | 2018-08-15 | 2019-01-01 | 杭州阿姆科技有限公司 | 一种提高Nand寿命的方法 |
CN110838328A (zh) * | 2018-08-17 | 2020-02-25 | 北京兆易创新科技股份有限公司 | 一种存储器的擦除方法和系统 |
CN110838328B (zh) * | 2018-08-17 | 2021-09-10 | 北京兆易创新科技股份有限公司 | 一种存储器的擦除方法和系统 |
CN112306381A (zh) * | 2019-08-01 | 2021-02-02 | 旺宏电子股份有限公司 | 存储器装置以及存储器的数据存取方法 |
CN110970075A (zh) * | 2019-12-02 | 2020-04-07 | 武汉新芯集成电路制造有限公司 | 存储结构及其擦除方法 |
CN113448496A (zh) * | 2020-03-25 | 2021-09-28 | 旺宏电子股份有限公司 | 多层次三维存储器的擦除方法 |
CN111192616A (zh) * | 2020-04-14 | 2020-05-22 | 深圳市芯天下技术有限公司 | Nor flash芯片及在其擦除过程中消除过擦除的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103310839B (zh) | 2016-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103310839B (zh) | 缩短擦除操作的方法与装置 | |
CN102422362B (zh) | 存储器装置中的多电平编程检验 | |
CN103730158B (zh) | 非易失性半导体存储器、擦洗方法以及编程方法 | |
CN101399083B (zh) | 非易失性存储装置及其操作方法 | |
CN101261879B (zh) | 用于减少编程错误的多位闪存设备的编程方法 | |
CN101213614B (zh) | 擦除非易失性存储器的方法和装置 | |
CN101488367B (zh) | 用于验证非易失性存储装置的编程的方法 | |
CN100479064C (zh) | 非易失半导体存储器件及其数据擦除方法 | |
US6778443B2 (en) | Non-volatile semiconductor memory device having memory blocks pre-programmed before erased | |
KR20100006662A (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
TW201337930A (zh) | 縮短抹除操作的方法與裝置 | |
JP2006331615A (ja) | フラッシュメモリ装置のプログラム方法 | |
KR20130139598A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
US7450417B2 (en) | Nonvolatile semiconductor memory device | |
JPH05182479A (ja) | 電気的に書き込み一括消去可能な不揮発性半導体記憶装置 | |
JP3623756B2 (ja) | 不揮発性半導体記憶装置 | |
KR20040044360A (ko) | 불휘발성반도체기억장치 및 그 데이터소거방법 | |
US9099186B2 (en) | Method for writing in an EEPROM-type memory including a memory cell refresh | |
US6262916B1 (en) | Non-volatile semiconductor memory device capable of pre-conditioning memory cells prior to a data erasure | |
CN101174465B (zh) | 用以快速编程非易失性存储器的方法与装置 | |
KR100898653B1 (ko) | 플래시 메모리 소자 및 프로그램 방법 | |
CN103489480A (zh) | 非易失性存储器件以及控制该非易失性存储器件的方法 | |
CN103426476A (zh) | 通过部分预编程来减少存储器擦除时间的方法与装置 | |
CN105023608A (zh) | 闪速存储器及坏区块的管理方法 | |
KR100305215B1 (ko) | 플래쉬메모리셀의소거방법및그회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |