CN112306381A - 存储器装置以及存储器的数据存取方法 - Google Patents

存储器装置以及存储器的数据存取方法 Download PDF

Info

Publication number
CN112306381A
CN112306381A CN201910787482.2A CN201910787482A CN112306381A CN 112306381 A CN112306381 A CN 112306381A CN 201910787482 A CN201910787482 A CN 201910787482A CN 112306381 A CN112306381 A CN 112306381A
Authority
CN
China
Prior art keywords
data
memory cell
data bits
selected memory
erasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910787482.2A
Other languages
English (en)
Inventor
简维志
何信义
龙翔澜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN112306381A publication Critical patent/CN112306381A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0085—Write a page or sector of information simultaneously, e.g. a complete row or word line

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储器装置以及存储器的数据存取方法。数据存取方法包括：接收数据擦除命令以执行数据擦除动作；以及，在数据擦除动作中：依据数据擦除命令以设定存储器中的选中存储单元区块；提供对应该选中存储单元区块的标识存储单元，依据数据擦除命令擦除标识存储单元中的数据，并使选中存储单元区块中的多个选中存储单元中的数据维持不变。如此一来，可大幅降低数据擦除动作所需的时间，并节省所需消耗的电能，提升存储器的整体性能。

Description

存储器装置以及存储器的数据存取方法
技术领域
本发明属于存储器技术领域，涉及一种存储器装置以及存储器的数据存取方法，且特别是有关于一种可提升速率的存储器装置以及存储器的数据存取方法。
背景技术
随着电子科技的进步，电子产品成为人们生活中的重要工具。而在电子装置中，其中的存储器装置的存取速率，可影响到电子装置的反应速率。以下请参照图1以及图2，图1绘示现有技术的存储单元的电路示意图，图2则绘示非易失性存储器的存取速率与温度的关系图。图1绘示的存储单元100为非易失性存储单元(例如电阻式存储单元、闪存存储单元或相变式存储单元)。存储单元100包括晶体管T1以及相变材料层(phase change materiallayer)PCL。晶体管T1以及相变材料层PCL依序串接在接地电压GND以及位线BL。晶体管T1的控制端耦接字线WL，并依据字线WL上的信号被导通。
在对存储单元100进行数据存取动作时，可通过对相变材料层PCL施加偏压，以针对存储单元100进行复位(reset)、设定(set)动作或读取(read)动作。其中，上述的复位、设定动作用以改变相变材料层PCL所提供的电阻值。在图2中，曲线RP表示针对存储单元100进行复位动作时，需要使相变材料层PCL的温度高于融化温度Tmelt，并维持一第一时间区间，以使相变材料层PCL的晶体融化并完成复位动作。曲线SP表示针对存储单元100进行设定动作时，需要使相变材料层PCL的温度高于结晶温度Tcrystal(低于融化温度Tmelt)，并维持一第二时间区间，以使相变材料层PCL的晶体结晶，并完成设定动作。曲线READ表示针对存储单元100进行读取动作，存储单元100的温度与操作时间的关系。上述的第二时间区间大于第一时间区间。
无论如何，由图2可以得知，针对存储单元100进行复位动作以及设定动作，需要耗去固定的时间。也因此，当针对存储单元100执行写入动作时，常耗费相对高的时间，降低存储单元100的存取速率。
发明内容
本发明提供一种存储器装置以及存储器的数据存取方法，可有效提升存储单元的擦除速率。
本发明的存储器的数据存取方法包括：接收数据擦除命令以执行数据擦除动作；以及，在数据擦除动作中：依据数据擦除命令以设定存储器中的选中存储单元区块；以及，提供对应该选中存储单元区块的标识存储单元，依据数据擦除命令擦除标识存储单元中的数据，并使选中存储单元区块中的多个选中存储单元中的数据维持不变。
本发明的存储器装置包括多个存储单元区块、多个标识存储单元以及控制器。标识存储单元分别对应存储单元区块。控制器耦接存储单元区块以及标识存储单元，用以：接收数据擦除命令以执行数据擦除动作；以及，在数据擦除动作中，依据数据擦除命令以设定这些存储单元区块中的一选中存储单元区块；以及，依据该数据擦除命令擦除选中存储单元区块对应的标识存储单元中的数据，并使选中存储单元区块中的多个选中存储单元中的数据维持不变。
基于上述，本发明在针对选中存储单元区块的数据擦除动作被执行时，仅针对对应选中存储单元区块的标识存储单元进行擦除动作，并不针对选中存储单元区块中的选中存储单元执行实体的数据擦除动作。如此一来，可大幅降低数据擦除动作所需的时间，并节省所需消耗的电能，提升存储器的整体性能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1绘示现有技术的存储单元的电路示意图。
图2绘示非易失性存储器的存取速率与温度的关系图。
图3绘示本发明实施例的存储器的数据存取方法的流程图。
图4绘示本发明另一实施例的存储器的数据存取方法的流程图。
图5绘示本发明实施例的数据存取方法的动作示意图。
图6绘示本发明实施例的存储器装置的示意图。
图7A以及图7B分别绘示的运算电路的不同实施方式的示意图。
【符号说明】
100：存储单元
510：选中存储单元区块
5100～5163：逻辑运算
600：存储器装置
610：存储单元阵列
620：控制器
630：感测放大器
640、710、720：运算电路
611～61N：存储单元区块
651～65N：标识存储单元
S310～S330、S410～S430：数据存取步骤
T1：晶体管
PCL：相变材料层
GND：接地电压
BL：位线
WL：字线
RP、SP、READ：曲线
Tmelt：融化温度
Tcrystal：结晶温度
C0～C63：选中存储单元
CF0：标识存储单元
FB、BF1、BF2：指示数据位
SA：感测放大器
S0～S63、SM：读出数据位
D0～D63、DM：最终读出数据位
FDOUT：最终读出数据
OR1～ORM：或栅
AND1～ANDM：与栅
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
以下请参照图3，图3绘示本发明实施例的存储器的数据存取方法的流程图，本实施例的存储器可以为电阻式存储单元、闪存存储单元、相变式存储单元或其他任意形式的非易失性存储单元。步骤S310接收数据擦除命令以执行数据擦除动作，在此，数据擦除动作可以是针对存储单元执行复位动作。在数据擦除动作中，步骤S320依据数据擦除命令以设定存储器中的选中存储单元区块，并且在步骤S330提供对应选中存储单元区块的标识存储单元，依据数据擦除命令擦除标识存储单元中的数据，并使选中存储单元区块中的多个选中存储单元中的数据维持不变。其中，数据擦除命令中具有一地址信息。步骤S320依据数据擦除命令中的地址信息以设定存储器中的选中存储单元区块。
接着，步骤S330提供对应选中存储单元区块的一标识存储单元，并且，在当针对应选中存储单元区块执行擦除动作时，步骤S330仅针对标识存储单元执行实体的擦除动作，并不针对选中存储单元区块中的多个选中存储单元执行实体的擦除动作，而维持选中存储单元中的数据维持不变。
由上述的说明可以得知，在本实施例中，当针对选中存储单元区块中的多个选中存储单元进行擦除动作时，通过仅针对单一个标识存储单元执行实体的擦除动作即可，并不需针对选中存储单元区块中的所有的选中存储单元进行实体的擦除动作。以针对单一个存储单元执行实体的擦除动作(复位动作)需要100纳秒，且单一个标识存储单元对应至具有4K位的选中存储单元区块为范例，当针对分别具有4K位、32K位以及64K位的存储器进行完整的擦除动作时，本实施例的做法与现有的做法所需耗去的时间，可如下表1所示：
表1：
4K位 32K位 64K位
本实施例 0.1微秒 0.8微秒 1.6微秒
现有技术 409.6微秒 3276.8微秒 6553.6微秒
由表1可以清楚得知，通过本发明实施例的方式，可大幅降低存储器执行擦除动作所需的时间。
请参照图4，图4绘示本发明另一实施例的存储器的数据存取方法的流程图。当进行数据读取动作时，步骤S410接收数据读取命令，并依据数据读取命令以设定选中存储单元区块。接着，步骤S420依据数据读取命令以对选中存储单元区块对应的标识存储单元，以及针对选中存储单元区块中的选中存储单元进行读取动作，并借以分别获得指示数据位以及多个读出数据位。在步骤S430中，则使指示数据位与读出数据位进行运算，并由此产生多个最终读出数据位。
细节上来说明，步骤S420用以获取被读取的选中存储单元区块对应的标识存储单元中所记录的指示数据位。其中，指示数据位可用以指示其所对应的选中存储单元区块是否为被擦除的状态。例如，当选中存储单元区块为被擦除的状态时，指示数据位可以为第一逻辑电平，相对的，当选中存储单元区块为非被擦除的状态时，指示数据位可以为第二逻辑电平，其中第一逻辑电平与第二逻辑电平互补。步骤S430可通过使指示数据位来与各个读出数据位执行运算(例如为逻辑运算)，并在当指示数据位为第一逻辑电平时，使读出数据位被遮盖，并使所有的最终读出数据位均为被擦除的状态。相对的，在当指示数据位为第二逻辑电平时，则使最终读出数据位与读出数据位相同。
在本实施例中，上述的第一逻辑电平可以为逻辑1，第二电平则可以为逻辑0，且上述的逻辑运算可以为逻辑或(OR)运算。在本发明另一实施例中，上述的第一逻辑电平可以为逻辑0，第二电平则可以为逻辑1，且上述的逻辑运算则可以为逻辑与(AND)运算。
以下请参照图5，图5绘示本发明实施例的数据存取方法的动作示意图。在图5中，当针对选中存储单元区块510执行擦除动作时，不需针对选中存储单元区块510中的选中存储单元C0～C63中的任一执行擦除动作，仅需针对选中存储单元区块510对应的标识存储单元CF0进行擦除动作，并使标识存储单元CF0记录选中存储单元区块510为被擦除状态的指示数据位FB。在执行数据读取动作时，通过感测放大器SA以针对标识存储单元CF0以及选中存储单元C0～C63进行数据感测动作，可分别获得指示数据位FB以及读出数据位S0～S63。接着，通过逻辑运算5100～5163，分别使指示数据位FB与读出数据位S0～S63进行逻辑运算，可产生最终读出数据位D0～D63。
在本实施例中，标识存储单元CF0可设置在选中存储单元区块510内，或也可以设置在选中存储单元区块510外的任意位置上，
没有特定的限制。而标识存储单元CF0设置在存储器中，与选中存储单元C0～C63的任一具有相同的硬件架构。
此外，本实施例的选中存储单元区块510具有64个位的选中存储单元仅只是说明用的范例。选中存储单元区块510中包括的位数量可以由设计者自行决定，并没有一定的限制。
请参照图6，图6绘示本发明实施例的存储器装置的示意图。存储器装置600包括存储单元阵列610、控制器620、感测放大器630以及运算电路640。存储单元阵列610中具有多个存储单元区块611～61N，以及分别与存储单元区块611～61N对应的标识存储单元651～65N。控制器620耦接至存储单元阵列610，并通过执行如图3所示的动作流程，以针对存储单元区块611～61N中的至少其中之一进行数据擦除动作。感测放大器630耦接至存储单元阵列610以及运算电路640。当执行如图4所示的数据读取动作流程时，控制器620可配合感测放大器630以及运算电路640以执行数据读取动作，并获得最终读出数据FDOUT。
在本实施例中，存储单元阵列610可以为由电阻式存储单元、闪存存储单元、相变式存储单元或其他任意形式的非易失性存储单元所组成。控制器620可以是通过硬件描述语言(Hardware Description Language，HDL)或是其他任意本领域技术人员所熟知的数位电路的设计方式来进行设计，并通过现场可编程逻辑门阵列(Field Programmable GateArray，FPGA)、复杂可编程逻辑装置(Complex Programmable Logic Device，CPLD)或是专用集成电路(Application-specific Integrated Circuit，ASIC)的方式来实现的硬件电路。感测放大器630则可应用本领域技术人员所熟知的任意的感测放大器(senseamplifier)来构建，没有特定的限制。
关于运算电路640的实施细节，请参照图7A以及图7B分别绘示的运算电路的不同实施方式的示意图。在图7A中，运算电路710包括多个或栅OR1～ORM。或栅OR1～ORM分别接收多个读出数据S0～SM，并共同接收指示数据位BF1。或栅OR1～ORM另外分别产生多个最终读出数据位D0～DM。在本实施方式中，当指示数据位BF1对应的存储单元区块为被擦除状态时，指示数据位BF1为逻辑1。在此情况下，或栅OR1～ORM依据指示数据位BF1遮盖读出数据S0～SM，并使所有的最终读出数据位D0～DM均为逻辑1(被擦除状态)。相对的，当指示数据位BF1对应的存储单元区块为非被擦除状态时，指示数据位BF1为逻辑0。在此情况下，或栅OR1～ORM分别传输读出数据S0～SM以产生最终读出数据位D0～DM。也就是说，读出数据S0～SM分别等于最终读出数据位D0～DM。
在图7B中，运算电路720包括多个与栅AND1～ANDM。与栅AND1～ANDM分别接收多个读出数据S0～SM，并共同接收指示数据位BF2。与栅AND1～ANDM另外分别产生多个最终读出数据位D0～DM。在本实施方式中，当指示数据位BF2对应的存储单元区块为被擦除状态时，指示数据位BF2为逻辑0。在此情况下，与栅AND1～ANDM依据指示数据位BF2遮盖读出数据S0～SM，并使所有的最终读出数据位D0～DM均为逻辑0(被擦除状态)。相对的，当指示数据位BF2对应的存储单元区块为非被擦除状态时，指示数据位BF2为逻辑1。在此情况下，与栅AND1～ANDM分别传输读出数据S0～SM以产生最终读出数据位D0～DM。也就是说，读出数据S0～SM分别等于最终读出数据位D0～DM。
综上所述，本发明通过对应各个存储单元区块设置标识存储单元，并通过标识存储单元来记录对应的存储单元区块的被擦除状态。如此，在当选中存储单元区块被擦除时，可仅针对对应的标识存储单元执行擦除动作即可，有效节省存储单元擦除动作所耗去的时间，提升存储器的存取效率。并且，本发明实施例可降低存储单元执行实体被擦除的次数，提升存储器的寿命。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中具有公知常识的技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当以权利要求所界定的范围为准。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储器的数据存取方法，其特征在于，包括：
接收一数据擦除命令以执行一数据擦除动作；以及
在该数据擦除动作中：
依据该数据擦除命令以设定该存储器中的一选中存储单元区块；以及
提供对应该选中存储单元区块的一标识存储单元，依据该数据擦除命令擦除该标识存储单元中的数据，并使该选中存储单元区块中的多个选中存储单元中的数据维持不变。
2.根据权利要求1所述的数据存取方法，还包括：：
接收一数据读取命令，并依据该数据读取命令以设定该选中存储单元区块；
依据该数据读取命令以对该标识存储单元以及这些选中存储单元进行读取，并分别获得一指示数据位以及多个读出数据位；以及
使该指示数据位与这些读出数据位执行一运算，以产生多个最终读出数据位。
3.根据权利要求2所述的数据存取方法，其中使该指示数据位与这些读出数据位执行该运算，以产生该最终读出数据位的步骤包括：
当该指示数据位为一被擦除状态时，该指示数据位遮盖这些读出数据位，并使这些最终读出数据位均为该被擦除状态；以及
当该指示数据位为一非被擦除状态时，该指示数据位使这些最终读出数据位分别与这些读出数据位相同。
4.根据权利要求3所述的数据存取方法，其中该运算为一逻辑运算。
5.根据权利要求4所述的数据存取方法，其中当该被擦除状态为逻辑1时，该逻辑运算为一逻辑或运算；当该被擦除状态为逻辑0时，该逻辑运算为一逻辑及运算。
6.一种存储器装置，其特征在于，包括：
多个存储单元区块；
多个标识存储单元，分别对应这些存储单元区块；
一控制器，耦接这些存储单元区块以及这些标识存储单元，用以：
接收一数据擦除命令以执行一数据擦除动作；以及
在该数据擦除动作中，依据该数据擦除命令以设定这些存储单元区块中的一选中存储单元区块；以及，依据该数据擦除命令擦除该选中存储单元区块对应的标识存储单元中的数据，并使该选中存储单元区块中的多个选中存储单元中的数据维持不变。
7.根据权利要求6所述的存储器装置，其中该控制器还用以：
接收一数据读取命令，并依据该数据读取命令以设定该选中存储单元区块。
8.根据权利要求6所述的存储器装置，还包括：：
一感测放大电路，耦接该选中存储单元区块及对应的标识存储单元，用以感测该选中存储单元区块及对应的标识存储单元的数据以分别获得一指示数据位以及多个读出数据位；以及
一运算电路，耦接该感测放大电路，使该指示数据位与这些读出数据位执行一运算，以产生多个最终读出数据位。
9.根据权利要求8所述的存储器装置，其中该运算电路用以：
当该指示数据位为一被擦除状态时，该指示数据位遮盖这些读出数据位，并使这些最终读出数据位均为该被擦除状态；以及
当该指示数据位为一非被擦除状态时，该指示数据位使这些最终读出数据位分别与这些读出数据位相同。
10.根据权利要求8所述的存储器装置，其中该运算电路包括多个逻辑栅，当该被擦除状态为逻辑1时，各该逻辑栅为一或逻辑；当该被擦除状态为逻辑0时，各该逻辑栅为一与逻辑栅。
CN201910787482.2A 2019-08-01 2019-08-23 存储器装置以及存储器的数据存取方法 Pending CN112306381A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/529,553 2019-08-01
US16/529,553 US20210035644A1 (en) 2019-08-01 2019-08-01 Memory apparatus and data access method for memory

Publications (1)

Publication Number Publication Date
CN112306381A true CN112306381A (zh) 2021-02-02

Family

ID=74259759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910787482.2A Pending CN112306381A (zh) 2019-08-01 2019-08-23 存储器装置以及存储器的数据存取方法

Country Status (3)

Country Link
US (1) US20210035644A1 (zh)
CN (1) CN112306381A (zh)
TW (1) TWI718624B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080038936A (ko) * 2006-10-31 2008-05-07 주식회사 하이닉스반도체 비휘발성 메모리 장치의 소거 방법
US20100174845A1 (en) * 2009-01-05 2010-07-08 Sergey Anatolievich Gorobets Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques
CN102314396A (zh) * 2010-07-06 2012-01-11 旺宏电子股份有限公司 区块为基础闪存的字节存取的方法与装置
CN103310839A (zh) * 2012-03-15 2013-09-18 旺宏电子股份有限公司 缩短擦除操作的方法与装置
US20150228338A1 (en) * 2014-02-07 2015-08-13 Stmicroelectronics S.R.I. System and Method for Phase Change Memory
US20160104535A1 (en) * 2014-10-13 2016-04-14 Ememory Technology Inc. Nonvolatile memory having memory array with differential cells
TWI551991B (zh) * 2015-11-20 2016-10-01 群聯電子股份有限公司 記憶體管理方法與系統及其記憶體儲存裝置
JP6100927B2 (ja) * 2014-02-05 2017-03-22 株式会社日立製作所 情報処理装置
US20190043586A1 (en) * 2017-08-02 2019-02-07 Renesas Electronics Corporation Semiconductor memory device and control method therefor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI501242B (zh) * 2013-10-04 2015-09-21 Winbond Electronics Corp 快閃記憶體之抹除方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080038936A (ko) * 2006-10-31 2008-05-07 주식회사 하이닉스반도체 비휘발성 메모리 장치의 소거 방법
US20100174845A1 (en) * 2009-01-05 2010-07-08 Sergey Anatolievich Gorobets Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques
CN102314396A (zh) * 2010-07-06 2012-01-11 旺宏电子股份有限公司 区块为基础闪存的字节存取的方法与装置
CN103310839A (zh) * 2012-03-15 2013-09-18 旺宏电子股份有限公司 缩短擦除操作的方法与装置
JP6100927B2 (ja) * 2014-02-05 2017-03-22 株式会社日立製作所 情報処理装置
US20150228338A1 (en) * 2014-02-07 2015-08-13 Stmicroelectronics S.R.I. System and Method for Phase Change Memory
US20160104535A1 (en) * 2014-10-13 2016-04-14 Ememory Technology Inc. Nonvolatile memory having memory array with differential cells
TWI551991B (zh) * 2015-11-20 2016-10-01 群聯電子股份有限公司 記憶體管理方法與系統及其記憶體儲存裝置
US20190043586A1 (en) * 2017-08-02 2019-02-07 Renesas Electronics Corporation Semiconductor memory device and control method therefor

Also Published As

Publication number Publication date
TWI718624B (zh) 2021-02-11
TW202107469A (zh) 2021-02-16
US20210035644A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
TWI688962B (zh) 具有讀取位準校準之記憶體裝置
US20180190353A1 (en) Method and apparatus for multi-level setback read for three dimensional crosspoint memory
CN101751996B (zh) 非易失性存储器
US10372341B2 (en) Non-volatile storage device system with page based remapping
KR101905266B1 (ko) 데이터 보유 충전 손실 센서
CN101430935B (zh) 闪存中过擦除存储单元的检测方法
KR101891429B1 (ko) 임계 전압 분석
US9881682B1 (en) Fine grained data retention monitoring in solid state drives
JP2012069199A (ja) 半導体記憶装置
WO2011059645A2 (en) One-time programmable memory device and methods thereof
KR20160024962A (ko) 온-디맨드 블록 관리
US11782633B2 (en) Memory device and method for monitoring the performances of a memory device
JP6387134B1 (ja) 半導体記憶装置
US11630726B2 (en) Memory system and operating method thereof
US10650879B2 (en) Device and method for controlling refresh cycles of non-volatile memories
US9442842B2 (en) Memory system performance configuration
JP4661369B2 (ja) メモリコントローラ
JP2023033158A (ja) データをリフレッシュするデータ記憶装置およびその動作方法
CN112306381A (zh) 存储器装置以及存储器的数据存取方法
CN109254723B (zh) 非易失性存储器中的存储器扇区注销的方法和系统
JP2021140311A (ja) メモリシステム
Prodromakis et al. A versatile emulator for the aging effect of non-volatile memories: the case of NAND flash
US11568942B2 (en) Using internal block variables and known pattern information to perform dynamic erase operation in non-volatile memory
US20240176705A1 (en) System recovery during cgi-wl defect
CN118098309A (zh) 提高nor flash配置模块数据准确率的方法、装置、存储介质及存储设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination