TW201337930A - 縮短抹除操作的方法與裝置 - Google Patents

Abstract

本發明揭露一種具有不同持續時間之多階段抹除程序的非揮發記憶陣列。此陣列中的一記憶胞區塊可以由這些不同的多階段抹除程序之一加以抹除。

Description

縮短抹除操作的方法與裝置

具有非揮發記憶陣列的積體電路具有一個單一抹除機制以抹除一特定區塊的記憶胞。舉例而言，會執行一個單一抹除機制而無論此積體電路是否正在進行量產測試或是此積體電路是在使用者正常的操作中。

此處所描述之技術係提供一種可以執行於一具有一非揮發記憶陣列的積體電路之多階段抹除程序，此抹除程序具有不同持續時間的許多模式。一個範例應用具有第一模式其持續時間較第二模式更短，以改善量產測試時間。因為此測試流程可以包括許多不同的程式程序而改善了量產測試時間。

在此處所描述的技術包括一種積體電路，包含一非揮發記憶陣列具有多數個記憶胞以及控制電路。此控制電路執行一包括一抹除階段及一個或多個其他階段的多階段抹除程序，該一個或多個其他階段包括一預程式化階段及一軟程式化階段，該多階段抹除程序具有藉由一特定模式決定的特性，該特定模式是第一抹除模式及第二抹除模式之一者，於該非揮發記憶陣列的一記憶胞區塊執行該多階段抹除程序時該第一抹除模式較第二抹除模式具有較短的平均持續時間，該多階段抹除程序的執行係響應一抹除命令以抹除該非揮發記憶陣列中之該記憶胞區塊。

在此處所描述的某些實施例中，該第一抹除模式排除在該第二抹除模式中具有的一個階段，例如是一預程式化階段或是軟程式化階段。排除一個階段導致一個較快的抹除程序，雖然 某些記憶胞終在此抹除程序之後會被過度抹除。

在此處所描述的某些實施例中，該控制電路自動地於該第一抹除模式與該第二抹除模式之間重複地切換。如此自動在第一抹除模式與第二抹除模式之間切換的混合模式平衡了快速模式的速度優勢而同時具有緩慢模式的程式化-抹除承受力優點但解決了少數過度抹除記憶胞的問題。此處所描述技術的不同實施例則可以進行不同比例的第一抹除模式與第二抹除模式操作。

為了達成較短的持續時間，在此處所描述的不同實施例中，相對於此多階段抹除程序中的第二抹除模式，此第一抹除模式調整了一個或多個階段之操作。在一範例中，於一偏壓施加至該非揮發記憶陣列時，該第一抹除模式具有較該第二抹除模式更短的脈衝持續時間。在另一範例中，於一偏壓施加至該非揮發記憶陣列時，至少於該多階段抹除程序的一階段中，該第一抹除模式具有較該第二抹除模式更大的脈衝幅度；較大的平均脈衝幅度可以藉由快速地程式化或抹除以更快地完成一給定階段。在又一範例中，於一偏壓施加至該非揮發記憶陣列時，至少於該多階段抹除程序的一階段中，該第一抹除模式具有較該第二抹除模式更少的脈衝數目。在又一範例中，為了響應驗證失敗，於一偏壓施加至該非揮發記憶陣列時，至少於該多階段抹除程序的一階段中，該第一抹除模式具有較該第二抹除模式較大幅度的步進電壓改變；較大幅度的脈衝可以藉由快速地程式化或抹除以更快地完成一給定階段。

在此處所描述的某些實施例中，該第一抹除模式於測試該非揮發記憶陣列時是有效的，而該第二抹除模式於測試該非揮發記憶陣列之後是有效的。

在此處所描述的不同實施例中，辨識此多階段抹除程序是在第一抹除模式或是第二抹除模式。在此處所描述的某些實施 例中，該抹除命令對該第一抹除模式與該第二抹除模式是具有不同的命令碼。在此處所描述的某些實施例中，更包含一記憶體儲存可以該控制電路讀取以決定該多階段抹除程序的特定模式之模式資料。

此處所揭露的技術亦包括一種抹除非揮發記憶陣列中記憶胞的方法，包含：接收一抹除命令辨識該非揮發記憶陣列中的一記憶胞區塊；以及響應該抹除命令，執行一包括一抹除階段及一個或多個其他階段的多階段抹除程序，該一個或多個其他階段包括一預程式化階段及一軟程式化階段，該多階段抹除程序具有藉由一特定模式決定的特性，該特定模式是第一抹除模式及第二抹除模式之一者，於該非揮發記憶陣列的一記憶胞區塊執行該多階段抹除程序時該第一抹除模式較第二抹除模式具有較短的平均持續時間。

在此處所描述的不同實施例中，該控制電路自動地於該第一抹除模式與該第二抹除模式之間重複地切換。如此自動在第一抹除模式與第二抹除模式之間切換的混合模式平衡了快速模式的速度優勢而同時具有緩慢模式的程式化-抹除承受力優點但解決了少數過度抹除記憶胞的問題。此處所描述技術的不同實施例則可以進行不同比例的第一抹除模式與第二抹除模式操作。

在此處所描述的不同實施例中，選取該第一抹除模式以測試該非揮發記憶陣列；以及選取該第二抹除模式於測試該非揮發記憶陣列之後。

在此處所描述的不同實施例中，讀取一記憶體中所儲存用以決定該多階段抹除程序的特定模式之模式資料。

此處描述許多不同的實施例。

在此處所描述的某些實施例中，較短的抹除係由積體電路搭配測試機使用。在此處所描述的其他實施例中，較短的抹除係由積體電路不搭配測試機使用。

本發明係由申請專利範圍所界定。這些和其它優點，目的，和實施例，會在下列實施方式的章節中搭配圖式、詳細說明及實施例被描述。

第1圖為一抹除程序的一範例流程圖，其顯示將一目前抹除模式(例如快速抹除模式或是緩慢抹除模式)儲存在一記憶體中，且執行在快速抹除模式或是緩慢抹除模式中兩種共同分享的抹除指令碼之記憶指令。如同此處所用的名詞，快速抹除模式相較於緩慢抹除模式是較快的，而緩慢抹除模式相較於快速抹除模式是較慢的。快速抹除模式的抹除程序一般而言是比緩慢抹除模式的抹除程序更快。在特定的抹除程序中，例如是在快速抹除模式的某些抹除程序中重複地對驗證失敗的記憶胞進行驗證，而在緩慢抹除模式的某些抹除程序中並沒有驗證失敗的情況，此快速抹除模式因此較緩慢抹除模式需要更長的時間。然而，如此的情況並不是正常的，因此在相同的記憶胞區塊進行抹除操作時，快速抹除模式通常還是較緩慢抹除模式僅需要更短的時間執行。

在步驟102，開啟電源。於電源開啟之後，在步驟104，讀取除模式記憶體內容後，根據抹除模式記憶體內容來決定快速/緩慢抹除指令模式。在某些實施例中，抹除模式記憶體中的內容在沒有寫入初始抹除模式記憶體內容或是修改抹除模式記憶體內容的指令時具有預設的內容。舉例而言，在某些實施例中，此抹除模式記憶體具有預設的內容是指示此多階段抹除 程序是在快速抹除模式，而在其他的實施例中，此抹除模式記憶體具有預設的內容是指示此多階段抹除程序是在緩慢抹除模式。

在不同的實施例中，此抹除模式記憶體可以是暫存器、熔絲、栓鎖、非揮發記憶體、或是揮發記憶體。

在步驟106，接收具有分享抹除指令碼及抹除位址的抹除指令。此分享抹除指令碼對快速抹除模式及緩慢抹除模式而言是共通的。在不同的實施例中，快速抹除模式及緩慢抹除模式並不需要不同的抹除指令碼，因為此抹除模式記憶體會指示是在快速抹除模式或是緩慢抹除模式。所特定的位址區塊可以是單一位址或是例如是區段、區塊或是其他單位的一個位址範圍。在相同的記憶胞區塊進行抹除程序操作時，快速抹除模式通常是較緩慢抹除模式僅需要更短的時間執行。舉例而言，此比較是對單一區段快速抹除模式與緩慢抹除模式的持續時間進行比較，而不是對不同抹除區塊大小的抹除時間比較。此位址可以被特定為與指令碼相關的預設位址。在抹除整個陣列的指令碼情況下，此指令碼會辨識整個陣列。在步驟108，此抹除程序會對在此抹除指令中所指定的抹除位址上執行。

在步驟110，假如沒有收到修改抹除記憶體模式的指令碼，則繼續進行相同的抹除模式(例如快速抹除模式或是緩慢抹除模式)，此迴圈再次回到步驟106。在步驟110，假如於下一個指令之前收到修改抹除記憶體模式的指令碼，則在步驟112，此控制電路會據此修改抹除模式記憶體內容以指示切換抹除模式，而此迴圈再次回到步驟104。

在不同的實施例中指令碼或許會或許不會指定特定的抹除模式。舉例而言，在某些實施例中，相同指令碼會將積體電路自快速抹除模式切換至緩慢抹除模式，及自緩慢抹除模式切換至快速抹除模式，而在其他的實施例中，不同的指令碼會將積 體電路自快速抹除模式切換至緩慢抹除模式，及自緩慢抹除模式切換至快速抹除模式。

第2圖為一抹除程序的一範例流程圖，其係根據由此抹除指令中的抹除命令所決定之抹除模式(例如快速抹除模式或是緩慢抹除模式)來操作。在緩慢抹除指令中一個或多個指令碼是有所區別的，而在快速抹除指令中一個或多個指令碼是有所區別的。

在步驟202，開啟電源。之後，後續的抹除操作會根據此抹除指令是否包括一緩慢抹除指令碼或是一快速抹除指令碼。在步驟204，接收一個包括緩慢抹除及其位址的指令碼之抹除指令。在步驟206，根據在緩慢抹除指令206中所指示的於此位址執行緩慢抹除程序。在步驟208，接收一個包括快速抹除及其位址的指令碼之抹除指令。在步驟210，根據在快速抹除指令208中所指示的於此位址執行快速抹除程序。

在某些實施例中，輸入格式可以與先前抹除命令的語法相容。可以為了執行一個快速抹除操作而設計一個新的命令碼。舉例而言，"<x><y>h"可以是一個緩慢抹除命令碼，其與傳統抹除的抹除命令碼相同，而"<a><b>h"可以是一個快速抹除命令碼。此抹除命令的語法也可以特定要進行此抹除程序的位址或位址區間。

第3圖為一抹除程序的一範例流程圖，其可以適用於範例快速抹除模式及範例緩慢抹除模式兩者之中，顯示於一多階段抹除程序之記憶胞於不同階段的一系列臨界電壓分佈。一個快速抹除模式是與緩慢抹除模式有所不同，在快速抹除模式中在此多階段抹除程序中的至少一個階段做了調整以縮短其持續時間。

在320的區域，顯示兩個分開的臨界電壓分佈。此由兩個分開的臨界電壓分佈所代表的記憶胞組合起來可以表示一正 在進行此抹除程序的在一抹除記憶胞群或是記憶胞區塊中的記憶胞臨界電壓分佈。虛線表示此群記憶胞中的抹除程序是自一較低的臨界電壓分佈開始。而實線表示此群記憶胞中的抹除程序是自一較高的臨界電壓分佈開始。

在322的區域，表示此群記憶胞進行預程式化階段。在此預程式化階段中，此虛線中較低的臨界電壓分佈之所有記憶胞被程式化。在324的區域，顯示兩個重疊的臨界電壓分佈其所代表的記憶胞組合起來可以表示在一抹除群組中的記憶胞臨界電壓分佈。虛線表示此群記憶胞中的抹除程序是自一較低的臨界電壓分佈開始，被程式化。而實線表示此群記憶胞中的抹除程序是自一較高的臨界電壓分佈之程式化狀態開始，其並未改變。其結果是，虛線與實線的記憶胞臨界電壓分佈兩者皆是較高的臨界電壓分佈。

在326的區域，表示此記憶胞群組正在進行抹除步驟。此抹除步驟的結果使得臨界電壓分佈變得較寬。在328的區域，顯示兩個重疊的臨界電壓分佈其所代表的記憶胞組合起來可以表示在一抹除群組中的記憶胞臨界電壓分佈。如同在步驟324進行預程式化之結論，虛線與實線的記憶胞臨界電壓分佈兩者皆是較高的臨界電壓分佈。於抹除之後，在步驟328虛線與實線的記憶胞臨界電壓分佈兩者皆是較低的臨界電壓分佈。在330的區域，表示此群記憶胞進行軟程式化。此軟程式化於過度抹除和低臨界電壓記憶胞的功效為將此群記憶胞的臨界電壓分佈變得更緊密。在332的區域，顯示兩個重疊的臨界電壓分佈，其所代表的記憶胞組合起來可以表示在一抹除群組中所有記憶胞的臨界電壓分佈。如同在328進行抹除之結論，虛線與實線的記憶胞臨界電壓分佈兩者皆是不預期的變寬，較低的臨界電壓分佈。於軟程式化之後，虛線與實線的記憶胞臨界電壓分佈兩者皆是具有變窄，較低的臨界電壓分佈。

雖然如第320~332所示的抹除程序在此抹除群記憶胞中具有可接受的臨界電壓分佈。然而，此抹除程序是十分耗時的。因此，此抹除程序具有多個模式，包括在至少一個模式中較另一個模式具有較短的持續時間。整體的抹除程序持續時間是預程式化階段、抹除階段與軟程式化階段持續時間的總合。此多階段抹除程序中每一個階段的持續時間接會於以下描述：預程式化時間~=預程式化脈衝持續時間^＊預程式化脈衝數目

抹除時間~=抹除脈衝持續時間^＊抹除脈衝數目

軟程式化時間~=軟程式化脈衝持續時間^＊軟程式化脈衝數目

上述式子是經過簡化的。舉例而言，於一特定階段中的許多個脈衝或許可以具有不同的脈衝持續時間，例如並不是所有的脈衝持續時間都是相同的。此處所使用的名詞脈衝是表示一個具有單一定值或是包括具有變動值及/或多重定值的信號。

抹除、預程式化及軟程式化的範例機制可以是通道熱電子注入、富勒-諾德和(FN)穿隧、基板熱電子注入、源極端注入及次要撞擊離子化初始通道熱電子注入等。

表1顯示一範例抹除程序的不同階段進行的時間。

由以上的表1顯示，可以縮短這些階段的持續時間以減少整體抹除程序的持續時間。

第4圖為一多階段抹除程序的一範例流程圖，其中選取快速抹除模式或是緩慢抹除模式會改變此多階段抹除程序的特定流程。

此抹除命令由具有記憶體陣列的積體電路接收。此抹除命令辨識要被抹除的抹除記憶胞群。一個記憶胞群可以為例如是區段、區塊或是段落的連續記憶胞群，其可以響應一抹除命令而一起被抹除。此記憶胞的抹除群可以為整個記憶陣列來響應抹除整個記憶陣列的一抹除命令。在步驟402，開始此多階段抹除程序。

在步驟403，辨別抹除模式。如第1圖和第2圖中所討論的，此抹除模式可以由指令碼特定或是由具有特定抹除模式之抹除模式記憶體中的內容特定其模式。

根據步驟403的結果，此多階段抹除程序繼續至快速抹除模式的步驟404到410，其中至少一個階段會被修改以得到較短的持續時間，或是繼續至緩慢抹除模式的步驟414到420，其中沒有階段被修改以得到較短的持續時間。

快速抹除模式是與緩慢抹除模式不同的，在快速抹除模式中包括在一個或多個階段中的一個或多個持續時間的改進。不同的快速抹除模式中相較於緩慢抹除模式的改進會於第7圖中討論。然而，以下的討論可以同時應用於快速抹除模式或是緩慢抹除模式之中。

在預程式化階段404或414所施加的預程式化脈衝，此抹除程序施加特定幅度電壓的預程式化脈衝，其具有特別的預程式化脈衝寬度持續時間以抹除記憶胞。一個選用的預程式化驗證可以重複預程式化直到例如是抹除區段之抹除記憶胞群中的記憶胞被充分地預程式化為止。

在抹除階段406或416所施加的抹除脈衝，此抹除程序施加特定幅度電壓的抹除脈衝，其具有特別的抹除脈衝寬度持續 時間以抹除例如是抹除區段之抹除記憶胞群中的記憶胞。為了響應抹除驗證失敗，此抹除脈衝可以使用步進電壓、步進時間或是其組合。在"步進電壓"中連續施加一系列的抹除脈衝電壓大小至欲被抹除的抹除群中的記憶胞上，連續的抹除操作中逐步增加直到該記憶胞通過抹除驗證為止。在"步進時間"中，後續的抹除脈衝寬度係大於先前的抹除脈衝。連續地執行抹除直到該記憶胞通過抹除驗證為止。所連續施加一系列至欲被抹除的抹除群中的記憶胞上的抹除脈衝，在連續的抹除操作中逐步增加直到該記憶胞通過抹除驗證為止。

在軟程式化階段408或418所施加的軟程式化脈衝，此抹除程序施加特定幅度電壓的預程式化脈衝，其具有特別的軟程式化脈衝寬度持續時間以抹除記憶胞。一個選用的軟程式化驗證可以重複軟程式化直到例如是抹除區段之抹除記憶胞群中的記憶胞被充分地軟程式化為止。

第5圖為一多階段抹除程序的一範例流程圖，其中根據快速抹除模式或是緩慢抹除模式會決定是否要執行預程式化，且會改變此多階段抹除程序中其他階段的特定流程。與第4圖不同的是，預程式化階段自快速抹除模式中刪除。

如同第4圖一般，接收一抹除命令。在步驟502，開始此多階段抹除程序。在步驟503，辨別抹除模式。如第1圖和第2圖中所討論的，此抹除模式可以由指令碼特定或是由具有特定抹除模式之抹除模式記憶體中的內容特定其模式。

根據步驟503的結果，此多階段抹除程序繼續至快速抹除模式的步驟506到510，其中至少一個階段會被修改以得到較短的持續時間，或是繼續至緩慢抹除模式的步驟514到520，其中沒有階段被修改以得到較短的持續時間。

快速抹除模式是與緩慢抹除模式不同的，在快速抹除模式中包括在一個或多個階段中的一個或多個持續時間的改進。不 同的快速抹除模式中相較於緩慢抹除模式的改進會於第7圖中討論。然而，以下的討論可以同時應用於快速抹除模式或是緩慢抹除模式之中。快速抹除模式與緩慢抹除模式相較之下，僅有的改進是在步驟506到510中沒有預程式化階段而緩慢抹除模式在步驟514到520中則是具有預程式化階段。選擇性地，快速抹除模式在步驟506到510中可以包含其他的改進，例如在第7圖中所討論的。

第6圖為一多階段抹除程序的一範例流程圖，其中根據快速抹除模式或是緩慢抹除模式會決定是否要執行軟程式化，且會改變此多階段抹除程序中其他階段的特定流程。與第4圖不同的是，軟程式化階段自快速抹除模式中刪除。

如同第4圖一般，接收一抹除命令。在步驟602，開始此多階段抹除程序。在步驟603，辨別抹除模式。如第1圖和第2圖中所討論的，此抹除模式可以由指令碼特定或是由具有特定抹除模式之抹除模式記憶體中的內容特定其模式。

根據步驟603的結果，此多階段抹除程序繼續至快速抹除模式的步驟604到610，其中至少一個階段會被修改以得到較短的持續時間，或是繼續至緩慢抹除模式的步驟614到620，其中沒有階段被修改以得到較短的持續時間。快速抹除模式與緩慢抹除模式相較之下，僅有的改進是在步驟604到610中沒有軟程式化階段而緩慢抹除模式在步驟614到620中則是具有軟程式化階段。選擇性地，快速抹除模式在步驟604到610中可以包含其他的改進，例如在第7圖中所討論的。

第7圖為一快速抹除模式中之多階段抹除程序的一範例流程圖，其中相較於緩慢抹除模式至少一個階段會被修改以得到較短的持續時間。此流程圖是一個可以使用於如第4~6圖中的快速抹除模式之範例。

在此多階段抹除程序的步驟710~740中，相較於緩慢抹除 模式的許多改進將會於以下描述，包括：

A預程式化階段的步驟710

(i)預程式化脈衝的較大幅度電壓。舉例而言，汲極電壓Vd增加0.2~0.5V或是增加最多達約10%。在其他的範例中，閘極電壓Vg增加1~2V或是增加最多達約10%。一個範例整體汲極電壓Vd大約是在3.5~5.5V的範圍，而一個範例整體閘極電壓Vg大約是在8~11V的範圍。

(ii)較短的預程式化脈衝寬度持續時間。舉例而言，脈衝的持續時間最多可減少1微秒或是最多達約50%。一個範例整體脈衝的持續時間大約是在1.5~3微秒的範圍。

(iii)較少的預程式化脈衝數目。舉例而言，施加一個脈衝或是減少最多可以重試的脈衝數目，例如減少一半至8~16個脈衝。一個範例整體脈衝數目大約是在8~32個脈衝的範圍。

(iV)部分預程式-僅部份地預程式化一個或多個特定的抹除記憶胞，及/或跳過不進行程式化一個或多個特定的抹除記憶胞。

(V)跳過預程式化。

B抹除階段的步驟720

(i)抹除脈衝的較大幅度電壓。舉例而言，主體電壓Vb增加約1V或是增加最多達約10~20%。在其他的範例中，閘極電壓Vg增加約1V或是增加最多達約10%。一個範例整體主體電壓Vb大約是在4~10V的範圍，而一個範例整體閘極電壓Vg大約是在6~-9V的範圍。

(ii)較短的預程式化脈衝寬度持續時間。舉例而言，脈衝的持續時間最多可減少1毫秒或是最多達約20%。一個範例整體脈衝的持續時間大約是在0.1~10毫秒的範圍。

(iii)假如抹除驗證失敗的話，在抹除脈衝電壓幅度的較大抹除電壓步進增幅。舉例而言，抹除電壓步進增幅由0.2V增加 為0.4或0.8V。一個範例整體抹除電壓大約是在4~10V的範圍。一個範例整體抹除電壓步進增幅大約是在0.1~1V的範圍。

(iV)較短的抹除脈衝寬度持續時間。舉例而言，脈衝的持續時間最多可減少1微秒或是最多達約20%。一個範例整體脈衝的持續時間大約是在0.1~10毫秒的範圍。

C軟程式化階段的步驟730

(i)軟程式化脈衝的較大幅度電壓。舉例而言，汲極電壓Vd增加0.2~0.5V或是增加最多達約10%。在其他的範例中，閘極電壓Vg增加0.5~1V或是增加最多達約20%。一個範例整體汲極電壓Vd大約是在3~5V的範圍，而一個範例整體閘極電壓Vg大約是在2~6V的範圍。

(ii)較短的軟程式化脈衝寬度持續時間。舉例而言，脈衝的持續時間最多可減少10微秒或是最多達約50%。一個範例整體脈衝的持續時間大約是在32~256微秒的範圍。

(iii)較少的軟程式化脈衝數目。舉例而言，施加一個脈衝或是減少最多可以重試的脈衝數目，例如減少一半至4~8個脈衝。一個範例整體脈衝數目大約是在4~16個脈衝的範圍。

(iV)部分軟程式-僅部份地預程式化一個或多個特定的過度抹除記憶胞，及/或跳過不進行程式化一個或多個特定的過度抹除記憶胞。

(V)跳過軟程式化。

不同的實施例中可以使用相較於緩慢抹除模式的許多種改進的組合。在某些實施例中，係選取一特定的快速抹除程序改進的組合以提供作為非揮發或是揮發記憶體的組態。第8圖為記憶胞的一方塊示意圖，顯示一記憶陣列分割成複數個多重抹除群，且一群記憶胞分割成複數個預程式化及/或軟程式化區域。此記憶陣列810分割成多重抹除記憶胞群1 811、2 812、...、 i 813...、M 814等。一個記憶胞群可以為例如是區段、區塊或是段落的連續記憶胞群，其可以響應一抹除命令而一起被抹除，此抹除群也可以是不連續的記憶胞群。此記憶胞的抹除群可以為整個記憶陣列來響應抹除整個記憶陣列的一抹除命令。

此抹除記憶胞群可以進一步分割成多重預程式化及/或軟程式化區域。抹除記憶胞群i 813(如圖中所示的放大部分記憶胞群i 820)被分割成預程式化及/或軟程式化區域1 821、2 822、...、...N-2 823、N-1 824、N 825。將一記憶胞群分割成多重預程式化及/或軟程式化區域，預程式化及/或軟程式化可以於一抹除記憶胞群的一部分執行而不是在整個抹除記憶胞群執行。於多重抹除程序中，於每一個隨後的程序中可以選取不同的預程式化及/或軟程式化區域進行預程式化及/或軟程式化。在某些實施例中，預程式化群是與軟程式化群不同的。在其他的實施例中，預程式化群是與軟程式化群相同的。

選擇性地預程式化及/或軟程式化是在被辨識為需要被抹除的抹除記憶胞群執行。所謂的選擇性地預程式化及/或軟程式化是表示預程式化及/或軟程式化僅在抹除記憶胞群的一部分中執行。如第8圖中所示，此抹除群被分割成多重預程式化及/或軟程式化區域。此預程式化及/或軟程式化在至少一個特定的預程式化及/或軟程式化區域中進行。如此選擇性地預程式化及/或軟程式化是與完整的預程式化及/或軟程式化不同的，在完整的預程式化及/或軟程式化中抹除群內的所有已經在抹除狀態的記憶胞皆會被預程式化，或是抹除群內的所有已經被過度抹除的記憶胞皆會被軟程式化。

在某些實施例中，於選擇性地預程式化及/或軟程式化時，已經在抹除狀態的記憶胞皆必須在抹除群中特定的預程式化及/或軟程式化區域才能進行預程式化及/或軟程式化。

因為預程式化及/或軟程式化僅在抹除記憶胞群的一部分中 執行，選擇性地預程式化及/或軟程式化相較於在整個抹除記憶胞群所進行的程式化及/或軟程式化操作是更快速的。

在某些實施例中，假如此抹除程序為於開機之後的第一個抹除程序，則自此抹除記憶胞群中隨意地選取一預程式化及/或軟程式化區域。假如此抹除程序為於開機之後的第二個或之後的抹除程序，則自此抹除記憶胞群的預程式化及/或軟程式化區域中選擇出下一個預程式化及/或軟程式化區域。

第9圖為一個多階段抹除程序的範例流程圖，其中此多階段抹除程序會以一特定速率自動在快速抹除模式與緩慢抹除模式之間切換。

在步驟902，接收一個包括例如是抹除及其位址的指令碼之抹除指令。如同第1及第2圖中所討論的，此指令碼可以在此多階段抹除程序的快速抹除模式或是緩慢抹除模式操作中是相同或是不同的。

在步驟904，選取是以快速抹除模式或是緩慢抹除模式操作進行。快速抹除模式與緩慢抹除模式之間是自動地切換。如此的切換可以在響應一單一或是不同的抹除命令以抹除一個相同的記憶胞時發生。根據步驟904的結果，若選取快速抹除模式此多階段抹除程序則在步驟906執行快速抹除模式，或是若選取緩慢抹除模式此多階段抹除程序則在步驟908執行緩慢抹除模式。

如此自動在快速抹除模式與緩慢抹除模式之間切換的混合模式平衡了快速模式的速度優勢而同時具有緩慢模式的程式化-抹除承受力優點但解決了少數過度抹除記憶胞的問題。此處所描述技術的不同實施例則可以進行不同比例的快速抹除模式與緩慢抹除模式操作。

第10圖顯示根據本發明一實施例之記憶積體電路的簡化方塊示意圖，其具有一記憶陣列及此處所描述之改良。其中積體 電路1050包括記憶陣列1000。一字元線(列)解碼器與區塊選擇解碼器1001與沿著記憶陣列1000列方向安排之複數條字元線1002耦接及電性溝通。一位元線(行)解碼器與驅動器1003與沿著記憶陣列1000行方向安排之複數條位元線1004耦接及電性溝通，以自該記憶陣列1000的記憶胞讀取資料及寫入資料。位址係由匯流排1005提供給字元線解碼器1001及位元線解碼器1003。方塊1006中的感測放大器與資料輸入結構，經由匯流排1007與位元線解碼器1003耦接。資料由積體電路1050上的輸入/輸出埠提供給資料輸入線1011輸入至方塊1006中的資料輸入結構。資料由方塊1006中的感測放大器，經由資料輸出線1015，提供至積體電路1050上的輸入/輸出埠，或者至積體電路1050其他內部/外部的資料源。程式化、抹除及讀取調整偏壓狀態機構電路1009控制偏壓調整供應電壓108的應用，及執行快速抹除與緩慢抹除。狀態機構電路1009也包括儲存指示是快速抹除或是緩慢抹除模式資料的記憶體1040。記憶體1040可以是非揮發記憶體、計數器或是控制電路中的記憶體。

一個與積體電路1050溝通的測試機1060使用此處所描述之技術對此記憶陣列1000進行快速抹除。

圖中僅顯示一個程式化狀態，但是其他的實施例中包含多個程式化狀態，例如具有兩個位元及三個程式化準位於每一個記憶位置之多階記憶胞，及具有三個位元或是七個程式化準位於每一個記憶位置之多階記憶胞。

本發明之較佳實施例所揭露的技術可以應用於例如是反或(NOR)閘陣列的非揮發記憶陣列。非揮發記憶元件的範例可以是浮動閘極元件或是介電電荷捕捉記憶元件。

本發明之較佳實施例與範例詳細揭露如上，惟應瞭解為上述範例僅作為範例，非用以限制專利之範圍。就熟知此技藝之 人而言，自可輕易依據下列申請專利範圍對相關技術進行修改與組合。

810‧‧‧記憶陣列

811~814、820‧‧‧抹除記憶胞群

821~825‧‧‧預程式化/軟程式化區域

1050‧‧‧積體電路

1000‧‧‧非揮發記憶胞陣列

1001‧‧‧列解碼器

1002‧‧‧字元線

1003‧‧‧行解碼器

1004‧‧‧位元線

1005‧‧‧匯流排

1007‧‧‧資料匯流排

1006‧‧‧感測放大器/資料輸入結構

1009‧‧‧程式化、抹除(具有快速抹除與緩慢抹除)及讀取調整偏 壓狀態機構

1040‧‧‧儲存快速抹除/緩慢抹除模式資料的邏輯

1008‧‧‧偏壓調整供應電壓

1011‧‧‧資料輸入線

1015‧‧‧資料輸出線

1060‧‧‧測試機

第1圖為一抹除程序的一範例流程圖，其顯示將一目前抹除模式(例如快速抹除模式或是緩慢抹除模式)儲存在一記憶體中，且執行在快速抹除模式或是緩慢抹除模式中兩種共同分享的抹除指令碼之記憶指令。

第2圖為一抹除程序的一範例流程圖，其係根據由此抹除指令中的抹除命令所決定之抹除模式(例如快速抹除模式或是緩慢抹除模式)來操作。

第3圖為一抹除程序的一範例流程圖，顯示於一多階段抹除程序之記憶胞於不同階段的一系列臨界電壓分佈。

第4圖為一多階段抹除程序的一範例流程圖，其中選取快速抹除模式或是緩慢抹除模式會改變此多階段抹除程序的特定流程。

第5圖為一多階段抹除程序的一範例流程圖，其中根據快速抹除模式或是緩慢抹除模式會決定是否要執行預程式化，且會改變此多階段抹除程序中其他階段的特定流程。

第6圖為一多階段抹除程序的一範例流程圖，其中根據快速抹除模式或是緩慢抹除模式會決定是否要執行軟程式化，且會改變此多階段抹除程序中其他階段的特定流程。

第7圖為一快速抹除模式中之多階段抹除程序的一範例流程圖，其中相較於緩慢抹除模式至少一個階段會被修改以得到較短的持續時間。

第8圖為記憶胞的一方塊示意圖，顯示一記憶陣列分割成複數個多重抹除群，且一群記憶胞分割成複數個預程式化及/ 或軟程式化區域。

第9圖為一個多階段抹除程序的範例流程圖，其中此多階段抹除程序會以一特定速率自動在快速抹除模式與緩慢抹除模式之間切換。

第10圖顯示根據本發明一實施例之記憶積體電路的簡化方塊示意圖，其具有一記憶陣列及此處所描述之改良。

Claims (24)

1. 一種積體電路，包含：一非揮發記憶陣列，具有多數個記憶胞；控制電路執行一多階段抹除程序，該多階段抹除程序包括一抹除階段及一個或多個其他階段，該一個或多個其他階段包括一預程式化階段及一軟程式化階段，該多階段抹除程序具有藉由一特定模式決定的特性，該特定模式是第一抹除模式及第二抹除模式之其中之一者，於該非揮發記憶陣列的一記憶胞區塊執行該多階段抹除程序時，該第一抹除模式較第二抹除模式具有較短的平均持續時間。
2. 如申請專利範圍第1項之積體電路，其中該第一抹除模式不具有一預程式化階段而該第二抹除模式包括一預程式化階段。
3. 如申請專利範圍第1項之積體電路，其中該第一抹除模式不具有一軟程式化階段而該第二抹除模式包括一軟程式化階段。
4. 如申請專利範圍第1項之積體電路，其中該控制電路自動地於該第一抹除模式與該第二抹除模式之間重複地切換。
5. 如申請專利範圍第1項之積體電路，其中於一偏壓施加至該非揮發記憶陣列時，至少於該多階段抹除程序的一階段中，該第一抹除模式具有較該第二抹除模式更短的脈衝持續時間。
6. 如申請專利範圍第1項之積體電路，其中於一偏壓施加至該非揮發記憶陣列時，至少於該多階段抹除程序的一階段中，該第一抹除模式具有較該第二抹除模式更大的脈衝幅度。
7. 如申請專利範圍第1項之積體電路，其中於一偏壓施加至該非揮發記憶陣列時，至少於該多階段抹除程序的一階段中，該第一抹除模式具有較該第二抹除模式更少的脈衝數目。
8. 如申請專利範圍第1項之積體電路，其中於一偏壓施加至該非揮發記憶陣列時，至少於該多階段抹除程序的一階段中，該第一抹除模式具有較該第二抹除模式較大幅度的步進電壓改變。
9. 如申請專利範圍第1項之積體電路，其中該第一抹除模式於測試該非揮發記憶陣列時是有效的，而該第二抹除模式於測試該非揮發記憶陣列之後是有效的。
10. 如申請專利範圍第1項之積體電路，其中該抹除命令對該第一抹除模式與該第二抹除模式是具有不同的命令碼。
11. 如申請專利範圍第1項之積體電路，更包含一記憶體儲存可以該控制電路讀取以決定該多階段抹除程序的特定模式之模式資料。
12. 如申請專利範圍第1項之積體電路，其中該多階段抹除程序的執行係響應一抹除命令以抹除該非揮發記憶陣列中之該記憶胞區塊。
13. 一種抹除非揮發記憶陣列中記憶胞的方法，包含：接收一抹除命令辨識該非揮發記憶陣列中的一記憶胞區塊；響應該抹除命令，執行一多階段抹除程序，該多階段抹除程序包括一抹除階段及一個或多個其他階段，該一個或多個其他階段包括一預程式化階段及一軟程式化階段，該多階段抹除程序具有藉由一特定模式決定的特性，該特定模式是第一抹除模式及第二抹除模式之其中之一者，於該非揮發記憶陣列的一記憶胞區塊執行該多階段抹除程序時，該第一抹除模式較第二抹除模式具有較短的平均持續時間。
14. 如申請專利範圍第13項之方法，其中該第一抹除模式不具有一預程式化階段而該第二抹除模式包括一預程式化階段。
15. 如申請專利範圍第13項之方法，其中該第一抹除模式不具有一軟程式化階段而該第二抹除模式包括一軟程式化階段。
16. 如申請專利範圍第13項之方法，更包含：自動地於該第一抹除模式與該第二抹除模式之間重複地切換。
17. 如申請專利範圍第13項之方法，其中於一偏壓施加至該非揮發記憶陣列時，至少於該多階段抹除程序的一階段中，該第一抹除模式具有較該第二抹除模式更短的脈衝持續時間。
18. 如申請專利範圍第13項之方法，其中於一偏壓施加至該非揮發記憶陣列時，至少於該多階段抹除程序的一階段中，該第一抹除模式具有較該第二抹除模式更大的脈衝幅度。
19. 如申請專利範圍第13項之方法，其中於一偏壓施加至該非揮發記憶陣列時，至少於該多階段抹除程序的一階段中，該第一抹除模式具有較該第二抹除模式更少的脈衝數目。
20. 如申請專利範圍第13項之方法，其中於一偏壓施加至該非揮發記憶陣列時，至少於該多階段抹除程序的一階段中，該第一抹除模式具有較該第二抹除模式較大幅度的步進電壓改變。
21. 如申請專利範圍第13項之方法，其中該多階段抹除程序包括一預程式化階段、一抹除階段與一軟程式化階段。
22. 如申請專利範圍第13項之方法，更包含：選取該第一抹除模式以測試該非揮發記憶陣列；以及選取該第二抹除模式於測試該非揮發記憶陣列之後。
23. 如申請專利範圍第13項之方法，其中該抹除命令對該第一抹除模式與該第二抹除模式是具有不同的命令碼。
24. 如申請專利範圍第13項之方法，更包含：讀取一記憶體中所儲存用以決定該多階段抹除程序的特定模式之模式資料。