CN103426476A - 通过部分预编程来减少存储器擦除时间的方法与装置 - Google Patents
通过部分预编程来减少存储器擦除时间的方法与装置 Download PDFInfo
- Publication number
- CN103426476A CN103426476A CN2012101613920A CN201210161392A CN103426476A CN 103426476 A CN103426476 A CN 103426476A CN 2012101613920 A CN2012101613920 A CN 2012101613920A CN 201210161392 A CN201210161392 A CN 201210161392A CN 103426476 A CN103426476 A CN 103426476A
- Authority
- CN
- China
- Prior art keywords
- programmed
- storage unit
- group
- zone
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一非易失存储阵列具有多个各属多种阈值电压范围其中之一的存储单元,该多种阈值电压范围包括至少一擦除阈值电压范围及一编程阈值电压范围。响应一擦除命令以擦除该非易失存储阵列中的一群存储单元,其具有包含至少一预编程阶段及一擦除阶段的多个阶段。在预编程阶段,编程该群存储单元中阈值电压在该擦除阈值电压范围内的一第一组存储单元,且不会编程该群存储单元中阈值电压在该擦除阈值电压范围内的一第二组存储单元。因为并不会编程该群组中的第二组存储单元,此预编程阶段相较于将第一组存储单元及第二组存储单元同时编程的操作更快。
Description
技术领域
本发明涉及存储器技术领域,尤其涉及一种通过部分预编程来减少存储器擦除时间的方法与装置。
背景技术
美国专利第6094373及6842378号讨论于一群存储单元中执行擦除的程序,其中一个真正的擦除步骤是在一个预编程步骤之后。在此群存储单元中,某些存储单元是在编程状态而某些其他的存储单元则是在擦除状态。于擦除此群存储单元中的所有存储单元之前,此群存储单元中已经在擦除状态的存储单元会先进行预编程至编程状态。如此的预编程会将此群存储单元中的所有存储单元带至一分享编程状态,且防止已经在擦除状态的存储单元被再度擦除。于预编程步骤之后的擦除然后将此群存储单元中的所有存储单元自编程状态带至一分享擦除状态。因此此预编程通过在进行擦除之前先将此群存储单元中的所有存储单元的阈值电压带至一编程状态而防止此群存储单元中的存储单元于擦除之后的所不预期的宽的阈值电压分布。
此预编程的缺点在于与擦除相较是一个非常耗时的操作。擦除程序相较于预编程是相对快速的,且在此群存储单元中的所有存储单元皆被擦除。然而,并非在此群存储单元中的所有存储单元皆被预编程;在擦除状态的存储单元与在编程状态的存储单元是进行不同的处理。此群存储单元中已经在擦除状态的存储单元会先进行预编程至编程状态,而此群存储单元中已经在编程状态的存储单元并不会先进行预编程。这些在不同状态中的存储单元进行不同的处理会导致预编程相较擦除必须更耗时。虽然预编程可以使得此群存储单元中的存储单元产生较窄的阈值电压分布,但是其也会导致擦除程序的时间变长。
发明内容
此处所描述的技术是提供一种集成电路具有一非易失存储阵列及控制电路。此非易失存储阵列具有多个各属多种阈值电压范围其中之一的存储单元,该多种阈值电压范围包括至少一擦除阈值电压范围及一编程阈值电压范围。此控制电路是响应一擦除命令以擦除该非易失存储阵列中的一群存储单元,且此擦除具有多个阶段包含预编程阶段与擦除阶段。此预编程阶段是编程该群存储单元中阈值电压在该擦除阈值电压范围内的一第一组存储单元,且不会编程该群存储单元中阈值电压在该擦除阈值电压范围内的一第二组存储单元。而在该预编程阶段之后的擦除阶段中,此控制电路擦除该整群存储单元。
在此处所描述的某些实施例中,此擦除命令自该非易失存储阵列所分割成的多群存储单元中选取其中的存储单元群组进行擦除。
在此处所描述的某些实施例中,该擦除命令指定该群存储单元分割成多个预编程区域。该第一组存储单元在该预编程阶段中的编程仅在该多个预编程区域的其中一个预编程区域。在其他预编程区域中的存储单元并不会被预编程,不管这些存储单元的阈值电压是否在擦除阈值电压范围内。该集成电路更包含一个用以储存预编程位置数据的存储器,且该控制电路读取该预编程位置数据以决定该预编程区域。其中该控制电路可以在每一次响应该擦除命令以擦除该群存储单元时改变该预编程区域至下一个预编程区域。在此处所描述的某些实施例中,其中该预编程区域是在该集成电路开启时该控制电路第一次响应该擦除命令以擦除该群存储单元自该多个预编程区域中选取,以及其中该控制电路在该集成电路开启后的第二次及其后的每次响应该擦除命令以擦除该群存储单元时改变该预编程区域至下一个预编程区域。
在此处所描述的某些实施例中,擦除阶段擦除至少该第一组存储单元(在预编程阶段中被编程)及该第二组存储单元(在预编程阶段中没有被编程)。该第一组存储单元(在预编程阶段中被编程)及该第二组存储单元(在预编程阶段中没有被编程)于该预编程阶段之前的阈值电压值是在擦除阈值电压范围内。由擦除命令所选取进行擦除的存储单元群可以更包含于该预编程阶段之前的阈值电压是在编程阈值电压范围内的一第三组存储单元。 此第三组存储单元在预编程阶段中不会被编程,且在擦除阶段中和该第一组存储单元及该第二组存储单元一同被擦除。
此处所揭露的技术亦包括一方法。此方法包含至少以下步骤:响应一擦除命令以擦除一非易失存储阵列的一群存储单元,该等存储单元中的数据是属于多种阈值电压范围的其中之一,该多种阈值电压范围至少包括一代表擦除状态的擦除阈值电压范围以及一代表编程状态的编程阈值电压范围:
(i)执行一预编程阶段,其编程该群存储单元中阈值电压在该擦除阈值电压范围内的一第一组存储单元,且不会编程该群组中阈值电压在该擦除阈值电压范围内的一第二组存储单元;以及(ii)于该预编程阶段之后执行一擦除阶段,该擦除阶段擦除该整群存储单元。
此处描述许多不同的实施例。
此处所揭露的技术亦包括另一方法,在预编程阶段中,该控制电路对该第一组存储单元的编程仅在该多个预编程区域的一个预编程区域中阈值电压在擦除阈值电压范围内的存储单元,而不管在其他预编程区域的存储单元的阈值电压是否是在擦除阈值电压范围内。
此处所描述的技术也提供一种集成电路具有一非易失存储阵列及控制电路。此非易失存储阵列具有多个存储单元,每一个存储单元的阈值电压是在擦除状态或编程状态之一。此控制电路于一擦除周期时擦除该非易失存储阵列的一群存储单元。该擦除周期包含至少:(i)一预编程阶段,其仅对该擦除状态中的该存储单元的一部分存储单元进行编程;以及(ii)于该预编程阶段之后的一擦除阶段,该擦除阶段擦除该整群存储单元。
此处所描述的技术还提供一种于一擦除周期时擦除存储单元的方法,该些存储单元被安排在具有多条字线的一存储阵列中。该擦除周期的该方法至少包含:
于擦除周期中执行一预编程阶段,其仅对会编程一组存储单元中在一擦除状态内的一部分;以及
于擦除周其中执行一擦除阶段,其会擦除该组存储单元中的所有存储单元。
在此处所描述的某些实施例中,该组存储单元分配为多条字线,且该 组存储单元的该部分分配为多条字线的一部分。
在此处所描述的某些实施例中,该方法是响应一擦除命令以擦除该存储阵列中的一组存储单元,且于该存储单元中的数据是由包括代表一擦除状态的擦除阈值电压范围以及代表一编程状态的编程阈值电压范围。
在此处所描述的某些实施例中,该组存储单元的该部分在该预编程阶段中的编程仅在该群组分割成多个预编程区域中的一个预编程区域中进行。在此处所描述的某些实施例中,更包含读取储存于一存储器中的预编程位置数据以决定该预编程区域。在此处所描述的某些实施例中,更包含自该多个预编程区域中选取该预编程区域。在此处所描述的某些实施例中,更包含于具有该存储阵列的一集成电路开启时第一次接收该擦除命令,以自该多个预编程区域中选取该预编程区域。在此处所描述的某些实施例中,更包含当每一次接收该擦除命令时,改变该预编程区域至下一个预编程区域。在此处所描述的某些实施例中,更包含于具有该存储阵列的一集成电路开启时第一次接收该擦除命令,以自该多个预编程区域中选取该预编程区域,以及在具有该非易失存储阵列的该集成电路开启后的第二次及其后的每次接收该擦除命令时,改变该预编程区域至下一个预编程区域。
在此处所描述的某些实施例中,该预编程阶段不会编程该群存储单元中阈值电压在该编程阈值电压范围内的一第二组存储单元,以及该擦除阶段对该组存储单元的该部分存储单元、该组存储单元的其他部分存储单元以及该第二组存储单元进行擦除。
此处描述许多不同的实施例。
附图说明
图1为一擦除程序的一范例流程图,其显示于一擦除程序中不断使用没有预编程的擦除步骤的存储单元的一系列阈值电压分布。
图2为一擦除程序的一范例流程图,其显示于一擦除程序中使用完整的预编程的擦除步骤的存储单元的一系列阈值电压分布。
图3为存储单元的一方块示意图,显示一存储阵列分割成多个多重擦除群组,且一存储单元群分割成多个预编程区域。
图4是一个擦除程序或是擦除周期的范例流程图,其具有如图3中所示的擦除状态存储单元中选取一特定预编程区域进行选择性预编程。
图5是一个擦除程序的范例流程图,其具有选取一特定预编程区域进行预编程。
图6显示根据本发明一实施例的存储集成电路的简化方块示意图,其具有一存储阵列及此处所描述的改良。
图7是一个将复阵列字线配置于一擦除存储单元群中的不同预编程区域的方块示意图。
图8是一个将复阵列位线配置于一擦除存储单元群中的不同预编程区域的方块示意图。
【主要元件符号说明】
48:存储阵列
50:擦除存储单元群
150:集成电路
100:非易失存储单元阵列
101:列译码器
102:字线
103:行译码器
104:位线
105:总线
107:数据总线
106:感测放大器/数据输入结构
109:编程、擦除(具有选择性于编程)及读取调整偏压状态机构
140:储存预编程位置数据的逻辑
108:偏压调整供应电压
111:数据输入线
115:数据输出线
201:列译码器
211、212、214、215、216:字线
221、222、224、225、226:预编程区域
203:行译码器
251、252、255、256:位线
261、262、265、266:预编程区域
具体实施方式
图1为一擦除程序的一范例流程图,其显示于一擦除程序中不断使用没有预编程的擦除步骤的存储单元的一系列阈值电压分布。
在此系列的图式所显示一组存储单元的阈值电压分布中具有两个阈值电压分布。虚线表示此群存储单元中的擦除程序是自存储单元阈值电压分布在擦除状态的存储单元开始,其具有一较低的阈值电压分布。而实线表示此群存储单元中的擦除程序是自存储单元阈值电压分布在编程状态的存储单元开始,其具有一较高的阈值电压分布。
在10的区域,显示两个分开的阈值电压分布。此由两个分开的阈值电压分布所代表的存储单元组合起来可以表示在一擦除群存储单元中的存储单元阈值电压分布。虚线表示此擦除程序中的存储单元阈值电压分布是自一较低的阈值电压分布开始。而实线表示此擦除程序中的存储单元阈值电压分布是自一较高的阈值电压分布开始。
在12的区域,表示此群存储单元进行没有预编程的重复擦除步骤。此重复进行的擦除步骤是为了显示没有预编程的多重擦除程序会造成不预期的较宽阈值电压分布,其会于以下进一步讨论。任何特定的单一擦除程序其可以以单一的擦除步骤进行(或是进行多重擦除步骤假如擦除验证失败的话)。
在14的区域,显示两个重叠的阈值电压分布。再次说明,此由两个重叠的阈值电压分布所代表的存储单元组合起来可以表示在一擦除群组中的存储单元阈值电压分布。虚线表示此群存储单元中的擦除程序是自一较低的阈值电压分布开始,但是其现在具有不预期的较宽阈值电压分布,甚至延伸进入负的阈值电压。虚线阈值电压分布被重复地擦除,虽然其已经是自较低的阈值电压分布的擦除状态开始。因为预编程步骤不断地在此多重擦除程序中跳过,造成阈值电压分布延伸进入负的阈值电压方向。而实线表示此群存储单元中的擦除程序是自一较高的阈值电压分布开始。
在16的区域,表示此群存储单元进行软编程。此软编程对于过度擦除和低阈值电压存储单元的功效为将此群存储单元的阈值电压分布变得更紧密。
在18的区域,显示两个重叠的阈值电压分布。软编程仅成功地更正部分的不预期的较宽阈值电压分布。而实线表示此群存储单元中的擦除程序是自一较高的阈值电压分布开始。软编程足以更正此实线的阈值电压分布。虚线表示此群存储单元中的擦除程序是自一较低的阈值电压分布开始,但是其现在具有不预期的较宽阈值电压分布,甚至延伸进入负的阈值电压。软编程不足以更正虚线的阈值电压分布。
如10~18所示区域的擦除程序因为跳过预编程的缘故是相对快速的。然而,其生成的阈值电压分布是宽的,甚至会延伸进入负的阈值电压,对于或非门阵列而言是有问题的。
图2为一擦除程序的一范例流程图,其显示于一擦除程序中使用完整的预编程的擦除步骤的存储单元的一系列阈值电压分布。
在20的区域,显示两个分开的阈值电压分布。此由两个分开的阈值电压分布所代表的存储单元组合起来可以表示在一擦除群组中的存储单元阈值电压分布。虚线表示此群存储单元中的擦除程序是自一较低的阈值电压分布开始。而实线表示此群存储单元中的擦除程序是自一较高的阈值电压分布开始。
在22的区域,表示此群存储单元进行完整的预编程。在完整的预编程中,此虚线中较低的阈值电压分布的所有存储单元被编程。在24的区域,显示两个重叠的阈值电压分布其所代表的存储单元组合起来可以表示在一擦除群组中的存储单元阈值电压分布。虚线表示此群存储单元中的擦除程序是自一较低的阈值电压分布开始,被编程。而实线表示此群存储单元中的擦除程序是自一较高的阈值电压分布的编程状态开始,其并未改变。其结果是,虚线与实线的存储单元阈值电压分布两者皆是较高的阈值电压分布。
在26的区域,表示此存储单元群组进行擦除步骤。此擦除步骤的结果使得阈值电压分布变得较宽。在28的区域,显示两个重叠的阈值电压分布其所代表的存储单元组合起来可以表示在一擦除群组中的存储单元 阈值电压分布。如同在步骤24进行预编程的结论,虚线与实线的存储单元阈值电压分布两者皆是较高的阈值电压分布。于擦除之后,在步骤28虚线与实线的存储单元阈值电压分布两者皆是较低的阈值电压分布。
在30的区域,表示此群存储单元进行软编程。此软编程于过度擦除和低阈值电压存储单元的功效为将此群存储单元的阈值电压分布变得更紧密。在32的区域,显示两个重叠的阈值电压分布,其所代表的存储单元组合起来可以表示在一擦除群组中所有存储单元的阈值电压分布。如同在28进行擦除的结论,虚线与实线的存储单元阈值电压分布两者皆是不预期的变宽,较低的阈值电压分布。于软编程之后,虚线与实线的存储单元阈值电压分布两者皆是具有变窄,较低的阈值电压分布。
如20~32所示区域的擦除程序在此擦除群存储单元中具有可接受的阈值电压分布。然而,此擦除程序因为步骤22将每一个在较低阈值电压分布的存储单元编程至较高阈值电压分布的完整的预编程而变得十分耗时。
图3为存储单元的一方块示意图,显示一存储阵列分割成多个多重擦除群,且一群存储单元分割成多个预编程区域。
此存储阵列48分割成多重擦除存储单元群1、2、...、i...、M。一个存储单元群可以为例如是区段、区块或是段落的连续存储单元群,其可以响应一擦除命令而一起被擦除。此存储单元的擦除群可以为整个存储阵列来响应擦除整个存储阵列的一擦除命令。
此擦除存储单元群可以进一步分割成多重预编程区域。擦除存储单元群i(如图中所示的范例50)被分割成预编程区域1、2、...、i...N-2、N-1、N。将一存储单元群分割成多重预编程区域,预编程可以于一擦除存储单元群的一部分执行而不是在整个擦除存储单元群执行。于多重擦除程序中,于每一个随后的程序中可以选取不同的预编程区域进行预编程,使得每一个预编程区域均有机会被预编程。
图4是一个擦除程序或是擦除循环的范例流程图,其具有如图3中所示的擦除状态存储单元中选取一特定预编程区域进行选择性预编程。
在步骤34,此具有存储阵列的集成电路接收一擦除命令。此擦除命令指定一个或多个存储单元群要被擦除。一个存储单元群可以是将要被一起 擦除的例如是区段、区块或是段落的存储单元群。此存储单元群也可以是整个存储阵列。
在步骤36,对此擦除存储单元群中选取要被擦除的存储单元执行选择性预编程。如此的预编程是选择性的,使得预编程仅在擦除存储单元群中的一部分存储单元进行。如图3中所示,此擦除存储单元群分割成多重预编程区域。此预编程仅在擦除群组中的至少一特定预编程区域的存储单元上进行。如此的选择性预编程与完整的预编程不同,其是对此擦除存储单元群中已经在擦除状态的所有存储单元进行。在选择性预编程中仅是对此擦除存储单元群中已经在擦除状态的特定预编程区域内的存储单元进行预编程。即使是在此擦除存储单元群中已经在擦除状态的特定预编程区域之外的存储单元并不会进行预编程。
因为预编程仅在擦除存储单元群中的一部分存储单元进行,此种预编程较在整个擦除存储单元群中的所有存储单元的方式更快。
在步骤38,对擦除存储单元群中的所有存储单元进行擦除。在步骤40,执行擦除验证以检查先前的擦除操作是否足以将选取要被擦除的存储群中的所有存储单元擦除了。在步骤42,假如没有通过擦除验证,则此擦除算法回到步骤38重复擦除。在步骤42,假如通过擦除验证,则此擦除算法向下进行。在步骤44,对选取要被擦除的存储群中的过度擦除的存储单元进行软编程。在步骤46,结束此擦除命令。
在图4的擦除程序中,步骤36的预编程并未对此选取要被擦除的存储单元群已经在擦除状态的存储单元进行。在多重擦除程序中,假如相同的存储单元重复地被擦除而未进行预编程,则此存储单元会变成不可接受的低阈值电压。然而,这个问题可以通过图5中的改变预编程存储单元而加以防止。
图5是一个擦除程序的范例流程图,其具有选取一特定预编程区域进行预编程。
在步骤52,此具有存储阵列的集成电路接收一擦除命令。此擦除命令指定一个或多个存储单元群要被擦除。
步骤54决定此擦除程序是否为于开机之后的第一个擦除程序。在不同的实施例中,此擦除程序是整个阵列或是在由擦除命令中被指定将要进 行擦除的特定存储单元群中第一个执行的。
假如此擦除程序为于开机之后的第一个擦除程序,则在步骤56自此擦除存储单元群中随意地选取一预编程区域。在另一实施例中,于开机时,决定第一预编程区域。假如此擦除程序为于开机之后的第二个或之后的擦除程序,则在步骤58自此擦除存储单元群的预编程区域中选择出下一个预编程区域。
在步骤60,对所选取的预编程区域执行预编程。在步骤62,对擦除存储单元群中的所有存储单元进行擦除。虚线的部分则表示于擦除之后在存储单元执行其他步骤,例如图4中所讨论的擦除验证及软编程等。
图6显示根据本发明一实施例的存储集成电路的简化方块示意图,其具有一存储阵列及此处所描述的改良。其中集成电路150包括存储阵列100。一字线(列)译码器与区块选择译码器101与沿着存储阵列100列方向安排的多条字线102耦接及电性沟通。一位线(行)译码器与驱动器103与沿着存储阵列100行方向安排的多条位线104耦接及电性沟通,以自该存储阵列100的存储单元读取数据及写入数据。地址是由总线105提供给字线译码器101及位线译码器103。方块106中的感测放大器与数据输入结构,经由总线107与位线译码器耦接。数据由集成电路150上的输入/输出端口提供给数据输入线111输入至方块106中的数据输入结构。数据由方块106中的感测放大器,经由数据输出线115,提供至集成电路上的输入/输出端口,或者至集成电路150其他内部/外部的数据源。编程、擦除及读取调整偏压状态机构109控制偏压调整供应电压108的应用,及于擦除时执行选择性的预编程。状态机构电路109也包括决定在擦除时的下一个要被预编程区域的存储器140。存储器140可以是非易失存储器、计数器或是控制电路中的缓存器。
图7是一个将复阵列字线配置于一擦除存储单元群中的不同预编程区域的方块示意图。
更特定的是,一个列译码器201经由不同组的字线而与不同的预编程区域耦接。第一字线211将列译码器201与第一预编程区域221耦接。第二字线212将列译码器201与第二预编程区域222耦接。第N-2字线214将列译码器201与第N-2预编程区域224耦接。第N-1字线215将列译码 器201与第N-1预编程区域225耦接。第N字线216将列译码器201与第N预编程区域226耦接。
不同组的字线211、212、214、215和216包含一条或多条字线。此处所示的预编程区域221、222、224、225和226属于一个例如图3中所示的相同的擦除存储单元群。具有额外的预编程区域的额外的擦除存储单元群可以经由配置此额外的擦除存储单元群中的额外的预编程区域的复阵列字线而与列译码器201耦接。
图8是一个将复阵列位线配置于一擦除存储单元群中的不同预编程区域的方块示意图。
更特定的是,一个行译码器203经由不同组的位线而与不同的预编程区域耦接。第一位线251将行译码器203与第一预编程区域261耦接。第二位线252将行译码器203与第二预编程区域262耦接。第N-1位线255将行译码器203与第N-1预编程区域265耦接。第N位线256将行译码器203与第N预编程区域266耦接。
不同组的位线251、252、255和256包含一条或多条位线。此处所示的预编程区域261、262、265和266属于一个例如图3中所示的相同的擦除存储单元群。相同的擦除存储单元群可以包括在单一位线或是多重位在线的存储单元。多重预编程区域可以包括在单一位线或是多重位线上的存储单元。具有额外的预编程区域的额外的擦除存储单元群可以经由配置此额外的擦除存储单元群中的额外的预编程区域的复阵列位线而与行译码器203耦接。
图中仅显示一个编程状态,但是其他的实施例中包含多个编程状态,例如具有两个位及三个编程电平于每一个存储位置的多阶存储单元,及具有三个位或是七个编程电平于每一个存储位置的多阶存储单元。
本发明的较佳实施例所揭露的技术可以应用于例如是反或(NOR)门阵列的非易失存储阵列。非易失存储元件的范例可以是浮动栅极元件或是介电电荷捕捉存储元件。
本发明的较佳实施例与范例详细揭露如上,但应了解为上述范例仅作为范例,非用以限制专利的范围。就熟知此技艺的人而言,自可轻易依据随附权利要求范围对相关技术进行修改与组合。
Claims (20)
1.一种集成电路,包含:
一非易失存储阵列,具有多个各属多种阈值电压范围其中之一的存储单元,该多种阈值电压范围包括至少一擦除阈值电压范围及一编程阈值电压范围;
控制电路,响应一擦除命令以擦除该非易失存储阵列中的一群存储单元,且此擦除具有多个阶段包含至少:
一预编程阶段,其编程该群存储单元中阈值电压在该擦除阈值电压范围内的一第一组存储单元,且不会编程该群存储单元中阈值电压在该擦除阈值电压范围内的一第二组存储单元;以及
一擦除阶段,于该预编程阶段之后,擦除该整群存储单元。
2.根据权利要求1所述的集成电路,其中该群存储单元分割成多个预编程区域,且在该预编程阶段中被编程的该第一组存储单元,仅是该多个预编程区域的其中一个预编程区域。
3.根据权利要求1所述的集成电路,其中该群存储单元分割成多个预编程区域,且在该预编程阶段中被编程的该第一组存储单元,仅是该多个预编程区域的其中一个预编程区域;且该集成电路更包含一用以储存预编程位置数据的存储器,且该控制电路读取该预编程位置数据以决定该预编程区域。
4.根据权利要求1所述的集成电路,其中该群存储单元分割成多个预编程区域,且在该预编程阶段中被编程的该第一组存储单元仅是该多个预编程区域的其中一个预编程区域,其中该预编程区域是选自该多个预编程区域其中之一。
5.根据权利要求1所述的集成电路,其中该群存储单元分割成多个预编程区域,且在该预编程阶段中被编程的该第一组存储单元仅是该多个预编程区域的其中一个预编程区域,
其中该预编程区域是于该集成电路开启时该控制电路第一次响应该擦除命令自该多个预编程区域中选取以擦除该群存储单元。
6.根据权利要求1所述的集成电路,其中该群存储单元分割成多个预编程区域,且在该预编程阶段中被编程的该第一组存储单元仅是该多个预编程区域的其中一个预编程区域,
其中该控制电路在每一次响应该擦除命令时改变该预编程区域至下一个预编程区域以擦除该群存储单元。
7.根据权利要求1所述的集成电路,其中该群存储单元分割成多个预编程区域,且在该预编程阶段中被编程的该第一组存储单元仅是该多个预编程区域的其中一个预编程区域,
其中该预编程区域是于该集成电路开启时该控制电路第一次响应该擦除命令自该多个预编程区域中选取以擦除该群存储单元,以及
其中该控制电路在该集成电路开启后的第二次及其后的每次响应该擦除命令时改变该预编程区域至下一个预编程区域以擦除该群存储单元。
8.根据权利要求1所述的集成电路,其中:
该非易失存储阵列分割成多个擦除群,且该擦除命令自该多个擦除群中选取该群存储单元进行擦除。
9.根据权利要求1所述的集成电路,其中:
该预编程阶段不会编程该群存储单元中具有阈值电压于该编程阈值电压范围之内的一第三组存储单元,以及
该擦除阶段对该第一组存储单元、该第二组存储单元及该第三组存储单元进行擦除。
10.一种于一擦除周期中擦除存储单元的方法,多个存储单元被安排在具有多条字线的一存储阵列中,该方法包含:
在该擦除周期中执行一预编程阶段,其仅会编程一组存储单元中在一擦除状态内的一部份;以及
在该擦除周期中执行一擦除阶段,其会擦除该组存储单元中的所有存储单元。
11.根据权利要求10所述的方法,其中该组存储单元分布在多条字线上,且该组存储单元的该部份存储单元分布在该多条字线中的一部分。
12.根据权利要求10所述的方法,其中该方法是响应一擦除命令以擦除该存储阵列中的一群存储单元,且该等存储单元中的数据是属于多种阈值电压范围的其中之一,该多种阈值电压范围至少包括一代表擦除状态的擦除阈值电压范围以及一代表编程状态的编程阈值电压范围。
13.根据权利要求10所述的方法,其中在该预编程阶段中被编程的该组存储单元的该部分存储单元,仅是该群存储单元分割成多个预编程区域中的一个预编程区域。
14.根据权利要求10所述的方法,其中该组存储单元的该部分存储单元在该预编程阶段中的编程仅是该群存储单元分割成多个预编程区域中的一个预编程区域,且更包含:
读取储存于一存储器中的预编程位置数据以决定该预编程区域。
15.根据权利要求10所述的方法,其中该组存储单元的该部分存储单元在该预编程阶段中的编程仅是该群存储单元分割成多个预编程区域中的一个预编程区域,且更包含:
自该多个预编程区域中选取该预编程区域。
16.根据权利要求10所述的方法,该组存储单元的该部分存储单元在该预编程阶段中的编程仅是该群存储单元分割成多个预编程区域中的一个预编程区域,且更包含:
于具有该存储阵列的一集成电路开启时第一次接收一擦除命令,以自该多个预编程区域中选取该预编程区域。
17.根据权利要求10所述的方法,该组存储单元的该部分存储单元在该预编程阶段中的编程仅是该群存储单元分割成多个预编程区域中的一个预编程区域,且更包含:
当每一次接收一擦除命令时,改变该预编程区域至下一个预编程区域。
18.根据权利要求10所述的方法,该组存储单元的该部分存储单元在该预编程阶段中的编程仅是该群存储单元分割成多个预编程区域中的一个预编程区域,且更包含:
于具有该存储阵列的一集成电路开启时第一次接收一擦除命令,以自该多个预编程区域中选取该预编程区域,以及
在具有该非易失存储阵列的该集成电路开启后的第二次及其后的每次接收该擦除命令时,改变该预编程区域至下一个预编程区域。
19.根据权利要求10所述的方法,其中:
该预编程阶段不会编程该群存储单元中具有阈值电压于该编程阈值电压范围之内的一第二组存储单元,以及
该擦除阶段对该组存储单元的该部分存储单元、该组存储单元的其他部分存储单元以及该第二组存储单元进行擦除。
20.一种集成电路,包含:
一非易失存储阵列具有由多个存储单元,每一个存储单元具有一擦除状态或一编程状态的一阈值电压;
控制电路,于一擦除周期时擦除该非易失存储阵列的一群存储单元,该擦除周期包含至少:
一预编程阶段,其仅对该擦除状态中的该存储单元的一部分存储单元进行编程;以及
一擦除阶段,于该预编程阶段之后,该擦除阶段擦除该整群存储单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210161392.0A CN103426476B (zh) | 2012-05-23 | 2012-05-23 | 通过部分预编程来减少存储器擦除时间的方法与装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210161392.0A CN103426476B (zh) | 2012-05-23 | 2012-05-23 | 通过部分预编程来减少存储器擦除时间的方法与装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103426476A true CN103426476A (zh) | 2013-12-04 |
CN103426476B CN103426476B (zh) | 2016-03-02 |
Family
ID=49651093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210161392.0A Active CN103426476B (zh) | 2012-05-23 | 2012-05-23 | 通过部分预编程来减少存储器擦除时间的方法与装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103426476B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104795104A (zh) * | 2014-01-17 | 2015-07-22 | 华邦电子股份有限公司 | 快闪存储器装置及其擦除方法 |
CN111192616A (zh) * | 2020-04-14 | 2020-05-22 | 深圳市芯天下技术有限公司 | Nor flash芯片及在其擦除过程中消除过擦除的方法 |
CN111223510A (zh) * | 2018-11-23 | 2020-06-02 | 爱思开海力士有限公司 | 半导体装置及半导体装置的操作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040240254A1 (en) * | 2001-12-25 | 2004-12-02 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
US20100199056A1 (en) * | 2009-02-05 | 2010-08-05 | Zitlaw Clifford A | Fractured erase system and method |
CN101923900A (zh) * | 2009-06-09 | 2010-12-22 | 北京芯技佳易微电子科技有限公司 | 一种非易失存储器的擦除方法及装置 |
CN102237136A (zh) * | 2010-04-26 | 2011-11-09 | 旺宏电子股份有限公司 | 使用在一存储装置的存储子单元抹除方法 |
US20120008396A1 (en) * | 2010-07-09 | 2012-01-12 | Young Soo Park | Semiconductor memory device and method of erasing the same |
-
2012
- 2012-05-23 CN CN201210161392.0A patent/CN103426476B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040240254A1 (en) * | 2001-12-25 | 2004-12-02 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
US20100199056A1 (en) * | 2009-02-05 | 2010-08-05 | Zitlaw Clifford A | Fractured erase system and method |
CN101923900A (zh) * | 2009-06-09 | 2010-12-22 | 北京芯技佳易微电子科技有限公司 | 一种非易失存储器的擦除方法及装置 |
CN102237136A (zh) * | 2010-04-26 | 2011-11-09 | 旺宏电子股份有限公司 | 使用在一存储装置的存储子单元抹除方法 |
US20120008396A1 (en) * | 2010-07-09 | 2012-01-12 | Young Soo Park | Semiconductor memory device and method of erasing the same |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104795104A (zh) * | 2014-01-17 | 2015-07-22 | 华邦电子股份有限公司 | 快闪存储器装置及其擦除方法 |
CN104795104B (zh) * | 2014-01-17 | 2018-07-06 | 华邦电子股份有限公司 | 快闪存储器装置及其擦除方法 |
CN111223510A (zh) * | 2018-11-23 | 2020-06-02 | 爱思开海力士有限公司 | 半导体装置及半导体装置的操作方法 |
CN111223510B (zh) * | 2018-11-23 | 2023-10-03 | 爱思开海力士有限公司 | 半导体装置及半导体装置的操作方法 |
CN111192616A (zh) * | 2020-04-14 | 2020-05-22 | 深圳市芯天下技术有限公司 | Nor flash芯片及在其擦除过程中消除过擦除的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103426476B (zh) | 2016-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101261879B (zh) | 用于减少编程错误的多位闪存设备的编程方法 | |
CN103730158B (zh) | 非易失性半导体存储器、擦洗方法以及编程方法 | |
CN101506900B (zh) | 具有经选择以最小化信号耦合的位状态指派的非易失性存储器装置和方法 | |
KR101344347B1 (ko) | 프로그램 시작 전압을 조절하는 불휘발성 메모리 장치,그것의 프로그램 방법, 그리고 그것을 포함하는 메모리시스템 | |
CN103310839B (zh) | 缩短擦除操作的方法与装置 | |
US9502121B2 (en) | Method and apparatus for reducing erase time of memory by using partial pre-programming | |
US7706190B2 (en) | Method of program-verifying a nonvolatile memory device using subdivided verifications with increasing verify voltages | |
US11935620B2 (en) | Memory devices with improved refreshing operation | |
US20130250675A1 (en) | Method and Apparatus for Reducing Erase Disturb of Memory By Using Recovery Bias | |
JPH06215584A (ja) | 不揮発性半導体記憶装置およびこれを用いた記憶システム | |
CN103426476A (zh) | 通过部分预编程来减少存储器擦除时间的方法与装置 | |
CN101174465B (zh) | 用以快速编程非易失性存储器的方法与装置 | |
US8654590B2 (en) | Nonvolatile memory device performing a program verification with sense signals based on program data of adjacent memory cells and program method thereof | |
CN105023608A (zh) | 闪速存储器及坏区块的管理方法 | |
JP2007257748A (ja) | 不揮発性記憶装置 | |
CN102446555B (zh) | 一种存储器及其使用方法 | |
CN103390426B (zh) | 通过使用回复偏压来减少存储器中擦除干扰的方法与装置 | |
TWI462106B (zh) | 藉由使用回復偏壓來減少記憶體中抹除干擾的方法與裝置 | |
CN102446556B (zh) | 一种存储器及使用该存储器的方法 | |
KR100960447B1 (ko) | 불휘발성 메모리 소자의 동작 방법 | |
CN103198865B (zh) | 页面缓冲器电路装置及其操作方法 | |
TWI482162B (zh) | 藉由部分預程式化來減少記憶體抹除時間的方法與裝置 | |
CN112309468A (zh) | 用于快速读取的存储器装置及其控制方法 | |
CN103247339A (zh) | 用于非易失性半导体存储元件的编程方法 | |
KR20100006660A (ko) | 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |