CN102446556B - 一种存储器及使用该存储器的方法 - Google Patents
一种存储器及使用该存储器的方法 Download PDFInfo
- Publication number
- CN102446556B CN102446556B CN201010512864.3A CN201010512864A CN102446556B CN 102446556 B CN102446556 B CN 102446556B CN 201010512864 A CN201010512864 A CN 201010512864A CN 102446556 B CN102446556 B CN 102446556B
- Authority
- CN
- China
- Prior art keywords
- threshold voltage
- storage unit
- distribiuting
- data value
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种存储器及使用该存储器的方法，该存储器是与非门存储器，包括一控制电路施加一读取偏压配置至该多条字线以通过测量流经介于该串联的存储单元的该第一端与该第二端之间的电流而读取储存于该多个存储单元中的一选取数据值，其中该读取偏压配置施加至该多条字线的字线仅施加小于该第二阈值电压分布的该第二最大值的字线电压。
Description
技术领域
本发明涉及存储器技术领域，尤其涉及一种存储器及使用该存储器的方法。
背景技术
读取干扰是例如浮动栅极和电荷捕捉存储单元等非易失存储单元操作中的一个严重问题。读取干扰会在非易失存储单元进行读取操作时发生；虽然是施加读取偏压而不是编程偏压，某种程度的编程仍会在施加一读取偏压时发生。在经过许多次读取操作之后，读取干扰会提升此受影响的非易失存储单元的阈值电压。
读取干扰会因为读取偏压配置Vpass足够高可以导致编程而发生于与非门串行中。在一串联安排的非易失存储单元的与非门串行中，读取电压Vread被施加至此与非门串行中所选取存储单元的字线上，及一导通电压Vpass被施加至此与非门串行中未选取存储单元的字线上。
图1为阈值电压分布的图式，显示高阈值电压(HVt)和低阈值电压(LVt)的分布、字线读取电压区间及字线导通电压区间。Vpass足够高可以开启此与非门串行中未选取存储单元之下的通道而不管储存于此未选取存储单元中的数据值。特别是，Vpass足以开启储存与最高阈值电压分布相关的数据值的一存储单元之下的通道。Vread足以开启此与非门串行中一具有与一低于Vread的阈值电压分布相关数据值的选取存储单元之下的通道，且足够低而可以关闭此与非门串行中一具有与一高于Vread的阈值电压分布相关数据值的选取存储单元之下的通道。
发明内容
本发明关于许多通过降低Vpass电压来解决读取干扰的方案。一般而言，此Vpass电压超过最高阈值电压分布，所以无论储存于此未选取存储单元中的数据值为何，在一与非门串行未选取存储单元之下的通道总是开启。然而，在不同的实施例中降低Vpass电压至最高阈值电压分布以下。在不同的实施例中通过每一与非门串行储存单一选取数据位来达成此目标。在此与非门串行中的其它未选取存储单元并没有储存使用者选取数据，自一较低阈值电压分布储存一阈值电压，使得降低的Vpass开启一与非门串行未选取存储单元。
本发明的第一方式具有降低的Vpass电压。本发明的第二方式同时具有降低及未降低的Vpass电压，是根据指令来决定。本发明的第三方式同时具有降低及未降低的Vpass电压，是根据指令缓存器来决定。不同的方案会于下面描述。
本发明的第一方式为提供一种存储器，具有存储单元、字线及控制电路。
此多个存储单元串联安排于一半导体主体中，该串联的存储单元具有一第一端及一第二端，该多个存储单元中的存储单元具有一阈值电压，该阈值电压是与一第一数据值相关的一第一阈值电压分布及与一第二数据值相关的一第二阈值电压分布两者之一，该第一阈值电压分布具有一第一最小值及一第一最大值，且该第二阈值电压分布具有一第二最小值及一第二最大值，该第一阈值电压分布是较该第二阈值电压分布为低的阈值电压分布。
该多条字线中的字线与该多个存储单元中对应的存储单元耦接。
该控制电路与该多条字线耦接。该控制电路施加一读取偏压配置至该多条字线以通过测量流经介于该串联的该第一端与该第二端之间的电流而读取储存于该多个存储单元中的一选取数据值，其中该读取偏压配置施加至该多条字线的字线仅施加大于该第一阈值电压分布的该第一最大值且小于该第二阈值电压分布的该第二最大值的字线电压。
在一实施例中，该读取偏压配置通过该控制电路施加至该多条字线的字线仅施加小于该第二阈值电压分布的该第二最小值的字线电压。
在一实施例中，该控制电路在该多个存储单元的所有存储单元中储存一相同的选取数据值。
在一实施例中，该些存储单元包含一已编程存储单元，其具有该第二阈值电压分布。
其它的实施例用不同方式在每一与非门串行储存单一选取数据位。
在一实施例中，该多个存储单元包括：
(i)该多个存储单元中的至少一选取存储单元。该控制电路在所有该至少一选取存储单元中储存一相同的选取数据值。
(ii)与该至少一选取存储单元不同的其它存储单元，其中该其它存储单元储存该第一数据值。且与该第一数据值相关的该第一阈值电压分布相较于与该第二数据值相关的该第二阈值电压分布是一较小的电压分布。
响应该控制电路施加至该多条字线的该读取偏压配置，自该多个存储单元中读取该相同的选取数据值。
在一实施例中，上述储存是响应一编程指令而由该控制电路执行。
本发明的第二方式为提供一种存储器，具有存储单元、字线及控制电路。
该控制电路具有多组指令，包括一第一组指令及一第二组指令。
此第一组指令包括一第一读取指令，其施加一第一读取偏压配置至该多条字线以通过测量流经介于该串联的该第一端与该第二端之间的电流而读取储存于该多个存储单元中的一选取数据值，其中该第一读取偏压配置施加至该多条字线的字线是施加(i)大于该第一阈值电压分布的该第一最大值且小于该第二阈值电压分布的该第二最小值的字线电压(ii)大于该第二阈值电压分布的该第二最大值的字线电压。
此第二组指令包括一第二读取指令，其施加一第二读取偏压配置至该多条字线以通过测量流经介于该串联的该第一端与该第二端之间的电流而读取储存于该多个存储单元中的一选取数据值，其中该第二读取偏压配置施加至该多条字线的字线仅施加大于该第一阈值电压分布的该第一最大值且小于该第二阈值电压分布的该第二最大值的字线电压。
在一实施例中，该第一组指令与该多个存储单元中具有与不同数据值对应的至少四个阈值电压分布的一该阈值电压的存储单元对应，包括至少该第一阈值电压分布与该第一数据值对应、该第二阈值电压分布与该第二数据值对应、一第三阈值电压分布与一第三数据值对应，及一第四阈值电压分布与一第四数据值对应。
该第二组指令与该多个存储单元中具有与不同数据值对应的仅有两个阈值电压分布的一该阈值电压的存储单元对应，包括至少该第一阈值电压分布与该第一数据值对应及该第二阈值电压分布与该第二数据值对应。
在另一实施例中，不同组指令中包括一读取指令及一编程指令。
在一实施例中，与该第二组指令对应，该控制电路在该多个存储单元的所有存储单元中储存一相同的选取数据值。
在一实施例中，该第二组指令包括一编程指令，其在该多个存储单元的所有存储单元中储存一相同的选取数据值。
其它的实施例用不同方式在每一与非门串行储存单一选取数据位。
在一实施例中，与该第二组指令对应，该多个存储单元包括：
(i)该多个存储单元中的至少一选取存储单元，其中该控制电路在所有该至少一选取存储单元中储存一相同的选取数据值。
(ii)与该至少一选取存储单元不同的其它存储单元，其中该其它存储单元储存该第一数据值，且与该第一数据值相关的该第一阈值电压分布相较于与该第二数据值相关的该第二阈值电压分布是一较小的电压分布。
响应该控制电路施加至该多条字线的该读取偏压配置，自该多个存储单元中读取该相同的选取数据值。
在一实施例中，上述储存是响应一编程指令而由该控制电路执行。
在一实施例中，该第一组指令对应于与该第二数据值相关的该第二阈值电压分布的一第一版本，该第二阈值电压分布的该第一版本具有一第一版本分布最小值。
该第二组指令对应于与该第二数据值相关的该第二阈值电压分布的一第二版本，该第二阈值电压分布的该第二版本具有一第二版本分布最小值。
该第一版本分布最小值小于该第二版本分布最小值。
本发明的第三方式为提供一种存储器，具有存储单元、字线、指令缓存器及控制电路。
该指令缓存器储存一第一值与一第二值之一。
该控制电路响应该指令缓存器中所储存的值。
响应该指令缓存器中所储存的该第一值，该读取指令施加一第一读取偏压配置至该多条字线以通过测量流经介于该串联的该第一端与该第二端之间的电流而读取储存于该多个存储单元中的一选取数据值，其中该第一读取偏压配置施加至该多条字线的字线是施加(i)大于该第一阈值电压分布的该第一最大值且小于该第二阈值电压分布的该第二最小值的字线电压(ii)大于该第二阈值电压分布的该第二最大值的字线电压。
响应该指令缓存器中所储存的该第二值，该读取指令施加一第二读取偏压配置至该多条字线以通过测量流经介于该串联的该第一端与该第二端之间的电流而读取储存于该多个存储单元中的一选取数据值，其中该第二读取偏压配置施加至该多条字线的字线仅施加大于该第一阈值电压分布的该第一最大值且小于该第二阈值电压分布的该第二最大值的字线电压。
在一实施例中，该指令缓存器中所储存的该第一值，与该多个存储单元中具有与不同数据值对应的至少四个阈值电压分布的一该阈值电压的存储单元对应，包括至少该第一阈值电压分布与该第一数据值对应、该第二阈值电压分布与该第二数据值对应、一第三阈值电压分布与一第三数据值对应，及一第四阈值电压分布与一第四数据值对应。
该指令缓存器中所储存的该第二值，与该多个存储单元中具有与不同数据值对应的仅有两个阈值电压分布的一该阈值电压的存储单元对应，包括至少该第一阈值电压分布与该第一数据值对应及该第二阈值电压分布与该第二数据值对应。
在一实施例中，与该指令缓存器中所储存的该第二值对应，该控制电路在该多个存储单元的所有存储单元中储存一相同的选取数据值。
在一实施例中，与该指令缓存器中所储存的该第二值对应，该控制电路包括一编程指令在该多个存储单元的所有存储单元中储存一相同的选取数据值。
其它的实施例用不同方式在每一与非门串行储存单一选取数据位。
在一实施例中，与该指令缓存器中所储存的该第二值对应，该多个存储单元包括：
(i)该多个存储单元中的至少一选取存储单元，其中响应一编程指令，该控制电路在所有该至少一选取存储单元中储存一相同的选取数据值。
(ii)与该至少一选取存储单元不同的其它存储单元，其中该其它存储单元储存该第一数据值，且与该第一数据值相关的该第一阈值电压分布相较于与该第二数据值相关的该第二阈值电压分布是一较小的电压分布。
响应该控制电路施加至该多条字线的该读取偏压配置，自该多个存储单元中读取该相同的选取数据值。
在一实施例中，上述储存是响应一编程指令而由该控制电路执行。
在一实施例中，该指令缓存器储存该第一值对应于与该第二数据值相关的该第二阈值电压分布的一第一版本，该第二阈值电压分布的该第一版本具有一第一版本分布最小值。
该指令缓存器储存该第二值对应于与该第二数据值相关的该第二阈值电压分布的一第二版本，该第二阈值电压分布的该第二版本具有一第二版本分布最小值。
该第一版本分布最小值小于该第二版本分布最小值。
本发明的另一目的为提供一种使用存储器的方法，该存储器包含多个存储单元串联安排于一半导体主体中，该串联的存储单元具有一第一端及一第二端，该多个存储单元中的存储单元具有一阈值电压，该阈值电压是与一第一数据值相关的一第一阈值电压分布及与一第二数据值相关的一第二阈值电压分布两者之一，该第一阈值电压分布是较该第二阈值电压分布为低的阈值电压分布该第一阈值电压分布具有一第一最小值及一第一最大值，且该第二阈值电压分布具有一第二最小值及一第二最大值。该方法包含：
施加一读取偏压配置至该多条字线以通过测量流经介于该串联的该第一端与该第二端之间的电流而读取储存于该多个存储单元中的一选取数据值，其中该读取偏压配置施加至该多条字线的字线仅施加小于该第二阈值电压分布的该第二最大值的字线电压。
附图说明
本发明是由权利要求范围所界定。这些和其它目的，特征，和实施例，会在下列实施方式的章节中搭配图式被描述，其中：
图1为阈值电压分布的图式，显示高阈值电压(HVt)和低阈值电压(LVt)的分布、字线读取电压区间及字线导通电压区间。
图2是一阈值电压分布的图标，其显示高阈值电压(HVt)、低阈值电压(LVt)分布、字线读取电压区间及改善的字线导通电压区间。
图3是一非易失存储单元中与非门串行的示意图，其是在施加改良的字线导通电压。
图4为是一非易失存储单元中与非门串行的示意图，其是在每一与非门串行储存单一数据位。
图5为是一非易失存储单元中与非门串行的示意图，其是在每一与非门串行储存单一数据位。
图6显示对一具有典型字线导通电压典型字线导通电压及改良字线导通电压的不同指令的流程图。
图7显示对一具有典型字线导通电压及改良字线导通电压的不同指令缓存器值的流程图。
图8显示阈值电压分布的示意图，显示调整的高阈值电压(HVt)分布、及低阈值电压(LVt)分布、字线读取电压区间和改良的字线导通电压区间。
图9显示阈值电压分布的示意图，显示调整数目的分布，其是根据指令或是指令缓存器值而决定。
图10显示阈值电压分布的示意图，显示调整数目的分布，其是根据指令或是指令缓存器值，以及调整的高阈值电压(HVt)分布而决定。
图11系可应用本发明所描述改良之集成电路的方块示意图。
【主要元件符号说明】
1150：集成电路
1100：非易失存储单元阵列
1101：列译码器
1102：字线
1103：行译码器
1104：位线
1105、1107：总线
1106：感测放大器/数据输入结构
1109：具有改良Vpass/Vth分布的编程、擦除及读取的偏压配置状态机构
1108：偏压调整供应电压
1111：数据输入线
1115：数据输出线
具体实施方式
图2是一阈值电压分布的图标，其显示高阈值电压(HVt)、低阈值电压(LVt)分布、字线读取电压区间及改善的字线导通电压区间。
Vpass区间不再是足以开启此与非门串行中未选取存储单元之下的通道而不管储存于此未选取存储单元中的数据值，因为此Vpass区间并没有延伸通过最高阈值电压分布的最大值。然而，Vpass保证足以开启储存与最低阈值电压(LVt)分布相关的数据值的一存储单元之下的通道。Vread足以开启此与非门串行中一选取存储单元之下的通道，其具有与一低于Vread(例如LVt)的阈值电压分布相关的数据值，且足够低而可以关闭此与非门串行中一选取存储单元之下的通道，其具有与一高于Vread(例如HVt)的阈值电压分布相关的数据值。
因为Vpass被降低而解决了读取干扰问题。假如此与非门串行中储存多重位，则此降低的Vpass电压可能会产生问题，因为此与非门串行中未选取存储单元之下的通道或许并未开启。
然而，在每一与非门串行储存单一数据位实施例中，此与非门串行中其它未选取存储单元并没有储存使用者选取数据，而自一低阈值电压分布储存一阈值电压，所以此降低的Vpass电压开启此与非门串行中的未选取存储单元。
图3是一非易失存储单元中与非门串行的示意图，其是在施加改良的字线导通电压。
此与非门串行介于位线BL与源极线SRC之间，其具有一系列的非易失存储单元于通过晶体管之间。一扩散区域介于邻接的晶体管/存储单元结构之间。替代地，可以移除此扩散区域，而用通过施加合适电压的一额外栅极结构所具有一反转区域来取代。
施加至选取存储单元的字线的Vread是作为读取之用。而Vpass是施加于存储单元中未选择读取的其它字线上。一般而言，Vpass足以开启之下的通道而不管特定数据值及其储存相关的阈值电压分布，且Vpass因此而设定在足够高的电压可以开启与储存高阈值电压分布相关数据值之下的通道。然而，因为实施例中是在每一与非门串行储存单一数据位，未选取存储单元的Vpass并不需要如此的高。VSLG施加至端点选择栅极SLG1和SLG2。
图4为是一非易失存储单元中与非门串行的示意图，其是在每一与非门串行储存单一数据位。
在所示的数据串行中，所有的阈值电压分布不是高阈值电压(HVt)就是低阈值电压(LVt)分布。在两种情况下，使用降低的Vpass电压。在使用Vpass电压于一储存高阈值电压(HVt)的存储串行的情况下，Vpass电压或许不足以开启底下的通道。然而，这并不是一个问题，因为底下的通道的存储单元具有一栅极其所接收的Vread电压本来也就无法开启。
在一实施例中，所示的数据储存图案是执行专用编程及读取指令。
在另一实施例中，所示的数据储存图案是执行多重正常编程及读取指令。
图5为是一非易失存储单元中与非门串行的示意图，其是在每一与非门串行储存单一数据位。
在所示的数据串行中，所有的阈值电压分布并不是高阈值电压(HVt)或是低阈值电压(LVt)分布，而是预设的分布是低阈值电压(LVt)分布，且一个或多个存储单元的某些子集储存高阈值电压(HVt)或是低阈值电压(LVt)分布。这些子集储存相同的数据位。在此子集的存储单元可以是位于与非门串行的两端的任一端、中间部分、为相邻存储单元或是非相邻存储单元。
在所示的范例中，存储串行的位线BL1e具有多重存储单元在至少WL0和WL29之下具有高阈值电压(HVt)。Vread电压至少施加至WL0或WL29以读取记忆串行的位线BL1e中所储存的数据位。
在使用Vpass电压于此存储串行的子集中具有储存高阈值电压(HVt)存储单元的情况下，Vpass电压或许不足以开启底下的通道。然而，这并不是一个问题，因为底下的通道的存储单元具有一栅极其所接收的Vread电压本来也就无法开启。
在一实施例中，所示的数据储存图案是执行专用编程及读取指令。
在另一实施例中，所示的数据储存图案是执行多重正常编程及读取指令。
图6显示对一具有典型字线导通电压及改良字线导通电压的不同指令的流程图。
在步骤12，是开启电源。在步骤14接收一具有指令码的指令，其具有一典型的Vpass电压是大于最高阈值电压分布的最大值，通常是跟随着存储单元的地址一起被接收。在步骤16对此指令进行处理。此指令可以是读取或编程指令。
在步骤18接收一具有指令码的指令，其具有一降低的Vpass电压是小于最高阈值电压分布的最大值，通常也是跟随着存储单元的地址一起被接收。在步骤20对此指令进行处理。此指令可以是读取或编程指令。
图7显示对一具有典型字线导通电压及改良字线导通电压的不同指令缓存器值的流程图。
在步骤42，发生待命模式。在步骤43，假如未接收到一个修改指令缓存器内容的指令码，此流程继续至步骤44。否则，此流程继续至步骤52。
在步骤44，输入预设指令缓存器内容以指示控制电路是在一个使用一典型Vpass电压是大于最高阈值电压分布的最大值的模式下，且通常是跟随着存储单元的地址一起被接收。在步骤46接收一具有指令码的指令，其具有一典型的Vpass电压是大于最高阈值电压分布的最大值，通常是跟随着存储单元的地址一起被接收。在步骤48，对此指令进行处理。此指令可以是读取或编程指令。
在步骤50，假如没有接收到一个修改指令缓存器内容的指令码，此流程回到步骤46。否则，此流程继续至步骤52。
在步骤52，输入非预设指令缓存器内容以指示控制电路示在一个使用一降低的Vpass电压是小于最高阈值电压分布的最大值的模式下，且通常是跟随着存储单元的地址一起被接收。在步骤54接收一具有指令码的指令，其具有降低的Vpass电压是小于最高阈值电压分布的最大值，通常是跟随着存储单元的地址一起被接收。在步骤56，对此指令进行处理。此指令可以是读取或编程指令。
在步骤58，假如没有接收到一个修改指令缓存器内容的指令码，此流程回到步骤54。否则，此流程继续至步骤44。
图8显示阈值电压分布的示意图，显示调整的高阈值电压(HVt)分布、及低阈值电压(LVt)分布、字线读取电压区间和改良的字线导通电压区间。
因为实施例中所使用降低的Vpass电压会小于最高阈值电压分布的最大值，一个增加的高阈值电压(HVt)分布并不会产生任何读取干扰问题。虽然高阈值电压(HVt)分布的向上偏移，此Vpass电压也不会增加，因此保持了增加高阈值电压(HVt)分布的优点而不会具有更差读取干扰的缺点。
在具有不同的读取和编程模式的实施例中，其选择性地使用正常的Vpass电压或是降低的Vpass电压，此上移的高阈值电压(HVt)分布是用于降低Vpass电压的与非门串行，而正常的高阈值电压(HVt)分布是用于正常Vpass电压的与非门串行。
图9显示阈值电压分布的示意图，显示调整数目的分布，其是根据指令或是指令缓存器值而决定。
在具有不同的读取和编程模式的实施例中，其选择性地使用正常的Vpass电压或是降低的Vpass电压，此两阶级的分布是用于降低Vpass电压的与非门串行，而多阶存储单元(MLC)分布是用于正常Vpass电压的与非门串行。
图10显示阈值电压分布的示意图，显示调整数目的分布，其是根据指令或是指令缓存器值，以及调整的高阈值电压(HVt)分布而决定。
在具有不同的读取和编程模式的实施例中，其选择性地使用正常的Vpass电压或是降低的Vpass电压，此两阶级的分布是用于降低Vpass电压的与非门串行，而多阶存储单元(MLC)分布是用于正常Vpass电压的与非门串行。此两阶级的分布使用一上移的高阈值电压(HVt)分布如同图8中所示。
图11是可应用本发明所描述改良的集成电路的方块示意图。
图11是包含一存储器阵列1100的集成电路1150的简要方块示意图。一字线(或列)及区块选取译码器1101被耦接至，且与其有着电性沟通，多条字线1102及字符串选择线，其间是沿着存储器阵列1100的列方向排列。一位线(行)译码器及驱动器1103被耦接至多条沿着存储器阵列1100的行排列的位线1104，且与其有着电性沟通，以自存储单元阵列1100的存储单元中读取数据，或是写入数据至其中。地址是透过总线1105提供至字线译码器及驱动器1101及位线译码器1103。方块1106中的感应放大器与数据输入结构，包含作为读取、编程和擦除模式的电流源，是透过总线11011耦接至位线译码器1103。数据是由集成电路1150上的输入/输出端口透过数据输入线1111传送至方块1106的数据输入结构。数据是由方块1106中的感应放大器，透过数据输出线1115，传送至集成电路1150上的输入/输出端或其它集成电路1150内或外的数据目的地。应用此改良的Vpass电压和阈值电压分布及多模操作(具有降低Vpass和未降低Vpass)的编程、擦除及读取偏压调整状态机构电路1109，及控制偏压调整供应电压1108。替代地实施例中也包括其它的指令码或是指令缓存器。
虽然本发明已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，且其它替换方式及修改样式将为本领域技术人员所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式是意欲落在本发明于随附权利要求范围及其均等物所界定的范畴之中。
Claims (14)
1.一种存储器，其特征在于，包含：
多个存储单元串联安排于一半导体主体中，该串联的存储单元具有一第一端及一第二端，该多个存储单元中的存储单元具有一阈值电压，该阈值电压是与一第一数据值相关的一第一阈值电压分布及与一第二数据值相关的一第二阈值电压分布两者之一，该第一阈值电压分布具有一第一最小值及一第一最大值，且该第二阈值电压分布具有一第二最小值及一第二最大值，该第一阈值电压分布是较该第二阈值电压分布为低的阈值电压分布；
多条字线，该多条字线中的字线与该多个存储单元中对应的存储单元耦接；
控制电路，与该多条字线耦接，
其中该控制电路施加一读取偏压配置至该多条字线以通过测量流经介于该串联的该第一端与该第二端之间的电流而读取储存于该多个存储单元中的一选取数据值，其中该读取偏压配置施加至该多条字线的字线仅施加小于该第二阈值电压分布的该第二最大值的字线电压；且通过每一与非门串行储存单一选取数据位来达成此目标；在此与非门串行中的其它未选取存储单元并没有储存使用者选取数据，自一较低阈值电压分布储存一阈值电压，使得降低的读取偏压配置Vpass开启一与非门串行未选取存储单元。
2.根据权利要求1所述的存储器，其特征在于，该读取偏压配置通过该控制电路施加至该多条字线的字线仅施加大于该第一阈值电压分布的该第一最大值的字线电压。
3.根据权利要求1所述的存储器，其特征在于，该控制电路在该多个存储单元的所有存储单元中储存一相同的选取数据值。
4.根据权利要求1所述的存储器，其特征在于：
该多个存储单元包括：
该多个存储单元中的至少一选取存储单元，其中响应一编程指令，该控制电路在所有该至少一选取存储单元中储存一相同的选取数据 值；以及
与该至少一选取存储单元不同的其它存储单元，其中该其它存储单元储存该第一数据值，且与该第一数据值相关的该第一阈值电压分布相较于与该第二数据值相关的该第二阈值电压分布是一较小的电压分布；
如此响应该控制电路施加至该多条字线的该读取偏压配置，自该多个存储单元中读取该相同的选取数据值。
5.根据权利要求1所述的存储器，其特征在于：
该多个存储单元包括：一个具有该第二阈值电压分布的已编程存储单元。
6.根据权利要求1所述的存储器，其特征在于，该控制电路具有多组存储指令模块，包含：
一第一组存储指令模块存储有一第一读取指令，其施加一第一读取偏压配置至该多条字线以通过测量流经介于该串联的该第一端与该第二端之间的电流而读取储存于该多个存储单元中的一选取数据值，其中该第一读取偏压配置施加至该多条字线的字线是施加(i)小于该第二阈值电压分布的该第二最小值的字线电压(ii)大于该第二阈值电压分布的该第二最大值的字线电压；以及
一第二组存储指令模块存储有一第二读取指令，其施加一第二读取偏压配置至该多条字线以通过测量流经介于该串联的该第一端与该第二端之间的电流而读取储存于该多个存储单元中的一选取数据值，其中该第二读取偏压配置施加至该多条字线的字线仅施加小于该第二阈值电压分布的该第二最大值的字线电压。
7.根据权利要求6所述的存储器，其特征在于，该第一组存储指令模块与该多个存储单元中具有与不同数据值对应的至少四个阈值电压分布的一该阈值电压的存储单元对应，包括至少该第一阈值电压分布与该第一数据值对应、该第二阈值电压分布与该第二数据值对应、一第三阈值电压分布与一第三数据值对应，及一第四阈值电压分布与一第四数据值对应，以及
其中该第二组存储指令模块与该多个存储单元中具有与不同数据值 对应的仅有两个阈值电压分布的一该阈值电压的存储单元对应，包括至少该第一阈值电压分布与该第一数据值对应及该第二阈值电压分布与该第二数据值对应。
8.根据权利要求6所述的存储器，其特征在于，与该第二组存储指令模块对应，该多个存储单元包括：
该多个存储单元中的至少一选取存储单元，其中该控制电路在所有该至少一选取存储单元中储存一相同的选取数据值；以及
与该至少一选取存储单元不同的其它存储单元，其中该其它存储单元储存该第一数据值，且与该第一数据值相关的该第一阈值电压分布相较于与该第二数据值相关的该第二阈值电压分布是一较小的电压分布；
如此响应该控制电路施加至该多条字线的该读取偏压配置，自该多个存储单元中读取该相同的选取数据值。
9.根据权利要求6所述的存储器，其特征在于：
该第一组存储指令模块对应于与该第二数据值相关的该第二阈值电压分布的一第一版本，该第二阈值电压分布的该第一版本具有一第一版本分布最小值；以及
该第二组存储指令模块对应于与该第二数据值相关的该第二阈值电压分布的一第二版本，该第二阈值电压分布的该第二版本具有一第二版本分布最小值，
其中该第一版本分布最小值小于该第二版本分布最小值。
10.根据权利要求1所述的存储器，其特征在于，包含：
一指令缓存器，储存一第一值与一第二值之一；
其中该控制电路响应该指令缓存器中所储存的该第一值，一读取指令施加一第一读取偏压配置至该多条字线以通过测量流经介于该串联的该第一端与该第二端之间的电流而读取储存于该多个存储单元中的一选取数据值，其中该第一读取偏压配置施加至该多条字线的字线是施加(i)小于该第二阈值电压分布的该第二最小值的字线电压(ii)大于该第二阈值电压分布的该第二最大值的字线电压；以及
其中该控制电路响应该指令缓存器中所储存的该第二值，一读取指令施加一第二读取偏压配置至该多条字线以通过测量流经介于该串联的该 第一端与该第二端之间的电流而读取储存于该多个存储单元中的一选取数据值，其中该第二读取偏压配置施加至该多条字线的字线仅施加小于该第二阈值电压分布的该第二最大值的字线电压。
11.根据权利要求10所述的存储器，其特征在于，该指令缓存器中所储存的该第一值，与该多个存储单元中具有与不同数据值对应的至少四个阈值电压分布之一该阈值电压的存储单元对应，包括至少该第一阈值电压分布与该第一数据值对应、该第二阈值电压分布与该第二数据值对应、一第三阈值电压分布与一第三数据值对应，及一第四阈值电压分布与一第四数据值对应，以及
其中该指令缓存器中所储存的该第二值，与该多个存储单元中具有与不同数据值对应的仅有两个阈值电压分布的一该阈值电压的存储单元对应，包括至少该第一阈值电压分布与该第一数据值对应及该第二阈值电压分布与该第二数据值对应。
12.根据权利要求10所述的存储器，其特征在于，与该指令缓存器中所储存的该第二值对应，该控制电路在该多个存储单元的所有存储单元中储存一相同的选取数据值。
13.根据权利要求10所述的存储器，其特征在于，与该指令缓存器中所储存的该第二值对应，该多个存储单元包括：
该多个存储单元中的至少一选取存储单元，其中响应一编程指令，该控制电路在所有该至少一选取存储单元中储存一相同的选取数据值；以及
与该至少一选取存储单元不同的其它存储单元，其中该其它存储单元储存该第一数据值，且与该第一数据值相关的该第一阈值电压分布相较于与该第二数据值相关的该第二阈值电压分布是一较小的电压分布；
如此响应该控制电路施加至该多条字线的该读取偏压配置，自该多个存储单元中读取该相同的选取数据值。
14.一种使用存储器的方法，其特征在于，该存储器包含多个存储单元串联安排于一半导体主体中，该串联的存储单元具有一第一端及一第二端，该多个存储单元中的存储单元具有一阈值电压，该阈值电压是与一第一数据值相关的一第一阈值电压分布及与一第二数据值相关的一第二阈值电压分布两者之一，该第一阈值电压分布是较该第二阈值电压分布为低 的阈值电压分布,该第一阈值电压分布具有一第一最小值及一第一最大值，且该第二阈值电压分布具有一第二最小值及一第二最大值，包含：
施加一读取偏压配置至多条字线以通过测量流经介于该串联的该第一端与该第二端之间的电流而读取储存于该多个存储单元中的一选取数据值，其中该读取偏压配置施加至该多条字线的字线仅施加小于该第二阈值电压分布的该第二最大值的字线电压；且通过每一与非门串行储存单一选取数据位来达成此目标；在此与非门串行中的其它未选取存储单元并没有储存使用者选取数据，自一较低阈值电压分布储存一阈值电压，使得降低的读取偏压配置Vpass开启一与非门串行未选取存储单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010512864.3A CN102446556B (zh) | 2010-10-08 | 2010-10-08 | 一种存储器及使用该存储器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010512864.3A CN102446556B (zh) | 2010-10-08 | 2010-10-08 | 一种存储器及使用该存储器的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446556A CN102446556A (zh) | 2012-05-09 |
| CN102446556B true CN102446556B (zh) | 2015-02-11 |
Family
ID=46008977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010512864.3A Active CN102446556B (zh) | 2010-10-08 | 2010-10-08 | 一种存储器及使用该存储器的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102446556B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4222745A4 (en) | 2021-12-14 | 2024-02-21 | Yangtze Memory Tech Co Ltd | MEMORY DEVICE AND ITS OPERATION |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1926635A (zh) * | 2004-01-26 | 2007-03-07 | 桑迪士克股份有限公司 | 读取nand存储器以补偿存储元件之间的耦合效应的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7764544B2 (en) * | 2008-11-25 | 2010-07-27 | Sandisk Corporation | All-bit-line erase verify and soft program verify |
-
2010
- 2010-10-08 CN CN201010512864.3A patent/CN102446556B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1926635A (zh) * | 2004-01-26 | 2007-03-07 | 桑迪士克股份有限公司 | 读取nand存储器以补偿存储元件之间的耦合效应的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102446556A (zh) | 2012-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101506900B (zh) | 具有经选择以最小化信号耦合的位状态指派的非易失性存储器装置和方法 | |
| EP1854102B1 (en) | Multiple level programming in a non-volatile memory device | |
| US8111572B2 (en) | Disturb control circuits and methods to control memory disturbs among multiple layers of memory | |
| US10418072B2 (en) | Memories having select devices between access lines and in memory cells | |
| CN101000802B (zh) | 存储器的操作方法及存储装置 | |
| CN103165170A (zh) | 一种集成电路及其操作方法 | |
| US9595335B2 (en) | Memory device and systems and methods for selecting memory cells in the memory device | |
| US20140313828A1 (en) | Sharing support circuitry in a memory | |
| US8976593B2 (en) | Nonvolatile semiconductor device | |
| CN100573719C (zh) | 半导体器件及写入方法 | |
| CN102341862B (zh) | 半导体存储器装置及其控制方法 | |
| US8787078B2 (en) | Method and apparatus for reducing read disturb in memory | |
| CN102446556B (zh) | 一种存储器及使用该存储器的方法 | |
| CN102446555B (zh) | 一种存储器及其使用方法 | |
| CN103426476B (zh) | 通过部分预编程来减少存储器擦除时间的方法与装置 | |
| CN102376367B (zh) | 于一存储集成电路上进行擦除操作的方法与装置 | |
| KR102384309B1 (ko) | 상-변화 랜덤 액세스 메모리 쓰기 교란 완화 | |
| US11756645B2 (en) | Control circuit, memory system and control method | |
| CN113900581B (zh) | 存储器装置及其读取方法 | |
| CN103390426A (zh) | 通过使用回复偏压来减少存储器中擦除干扰的方法与装置 | |
| TWI541804B (zh) | 具有定址及相鄰位元之記憶胞的汲極偏壓調整方法與裝置 | |
| CN101350221B (zh) | 防止非挥发性存储器阵列产生位线干扰的方法 | |
| KR20110078733A (ko) | 불휘발성 메모리 장치의 프로그램 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |