TWI541804B

TWI541804B - 具有定址及相鄰位元之記憶胞的汲極偏壓調整方法與裝置

Info

Publication number: TWI541804B
Application number: TW103136995A
Authority: TW
Inventors: 陳漢松; 陳重光; 洪俊雄
Original assignee: 旺宏電子股份有限公司
Priority date: 2012-03-21
Filing date: 2012-03-21
Publication date: 2016-07-11
Also published as: TW201506930A

Description

具有定址及相鄰位元之記憶胞的汲極偏壓調整方法與裝置

本發明係關於非揮發記憶體，特別是關於具有定址及相鄰位元之記憶胞的汲極偏壓調整方法與裝置。

例如氮化矽唯讀記憶體(NROM)的電荷捕捉記憶胞是可以藉由例如是通道熱電子注入(CHE)的機制被程式化至此氮化矽儲存層中的不同區域部分內。一單一記憶胞可以分別儲存不同地址的資料於此氮化矽儲存層中靠近源極及靠近汲極的不同部分內。記憶胞的臨界電壓範圍是與可以儲存於此記憶胞中每一部分的不同資料值相關。舉例而言，在多階記憶胞的每一部分中，四個臨界電壓範圍可以代表儲存兩個位元的四個不同資料值。在一個三個階級記憶胞中，八個臨界電壓範圍可以代表儲存三個位元中的八個不同資料值。

然而，因為儲存在氮化矽儲存層中的不同部分內之資料會彼此影響之第二位元效應，而限制了一記憶胞可用的臨界電壓區間。這些不同部分在此處稱為相同記憶胞的”定址位元”及”鄰近位元”。在此說明書中，”位元”並不限於儲存單一資料位元的資料，而是指可以儲存1、2、3或更多位元資料的電荷儲存層的不同實體位置。此定址位元是指在一例如是程式化或讀取的命令中可以被定址的實體資料位置，而鄰近位元則是指在一相同記憶胞中與定址位元鄰近的實體資料位置。

美國專利US6011725描述執行一反向讀取操作而讀取此記憶胞的一定址部分，在此引為參考資料，在其中施加至源極和汲極的電壓極性是與在通道熱電子程式化操作時所施加至此記憶胞之定址位元的電壓極性相反。於此記憶胞之定址位元所執行的反向讀取操作必須”擊穿”位於相同記憶胞的鄰近位元底下的通道。當此記憶胞的鄰近位元所儲存的資料值與一高臨界電壓相關，則此反向讀取電流減少。在Lue Hang-Ting等人的論文”Studies of the reverse read method and second-bit effect of 2 bit/cell nitride-trapping device by quesi-two-dimensional model”,IEEE Transactions on Electron Devices,Vol.43,No.1,page 119,January 2006中描述如此之第二位元效應會縮小可用的臨界電壓區間，在此亦引為參考資料。

此第二位元效應可以藉由在此反向讀取操作時增加所施加的電壓大小來解決。然而，如此增加電壓大小又會遇到與在讀取定址位元時會錯誤地程式化鄰近位元的讀取干擾效應問題。

因此，希望能夠藉由改善第二位元效應來提供較寬的臨界電壓區間，而同時減少所伴隨之例如讀取干擾程式化等缺點。

此處所描述之技術係關於一記憶電路其具有一非揮發記憶胞及一控制電路。此非揮發記憶胞包括一第一電流負載終端(源極或汲極)、一第二電流負載終端(汲極或源極)及一閘極。此非揮發記憶胞具有多個儲存部分其可以分別儲存資料。一第一儲存部分鄰近該第一電流負載終端並且儲存第一資料。一第二儲存部分鄰近該第二電流負載終端並且儲存第二資料。該第一儲存部分及該第二儲存部分可以是一氮化矽儲存層中的不同部分。

此控制電路施加一讀取編排偏壓至該非揮發記憶胞的該第一電流負載終端，該第二電流負載終端及該閘極，所施加的該讀取編排偏壓係讀取該第一資料及該第二資料的其中之一者，該讀取編排偏壓根據該第一資料及該第二資料的其中之另一者。舉例而言，該第一資料決定在該讀取編排偏壓中施加至該第一電流負載終端的一第一電壓資料以讀取該第二資料。在該第二資料所執行的反向讀取操作，電子自該第二電流負載終端流動至該第一電流負載終端。為了減少第二位元效應，藉由增加施加至該第一電流負載終端的電壓來增加反向讀取電流。而為了避免讀取干擾(第一資料不欲之程式化)，假如由該第一儲存部分的一第一臨界電壓所代表的該第一資料超過一最小臨界電壓，則增加施加至該第一電流負載終端的電壓。假如由該第一儲存部分的一第一臨界電壓所代表的該第一資料沒有超過一最小臨界電壓，則施加一較小的電壓至該第一電流負載終端。此技術的某些實施例中包括，一記憶體儲存資料位元由代表該第一資料的一臨界電壓是否超過一最小臨界電壓來決定，其中該控制電路自該記憶體讀取該資料位元以控制該程式化驗證編排偏壓中是否施加該第一電壓或該第二電壓至該第一電流負載終端以程式化驗證該第二資料。

類似地，該第二資料決定在該讀取編排偏壓操作中施加至該第二電流負載終端的一電壓以讀取該第一資料。如同對該第一電流負載終端所描述的，為了避免讀取干擾(第一資料不欲之程式化)，假如由該第二儲存部分的一第二臨界電壓所代表的該第二資料超過一最小臨界電壓，則增加施加至該第二電流負載終端的電壓。假如由該第二儲存部分的一第二臨界電壓所代表的該第二資料沒有超過一最小臨界電壓，則施加一較小的電壓至該第二電流負載終端。

是否將該第一電流負載終端或是將該第二電流負載終端的電壓增加，此被增加電壓的電流終端稱為汲極電壓終端，因為汲極終端是一較高電壓的電流負載終端，其是電子流的目的地(與電流的方向相反)。此外，是否讀取在第一儲存部分的第一資料，或是讀取在第二儲存部分的第二資料，被讀取的儲存部分稱為定址位元，而沒有被讀取的儲存部分稱為鄰近位元。如同之前所描述的，”位元”在此說明書中是指一記憶胞中的一特定儲存位置且並不限於儲存單一資料位元的資料。每一個定址位元及鄰近位元可以儲存1、2、3或更多位元資料的電荷儲存層的不同實體位置。

當汲極電壓被增加時，因為第二位元效應減少而會造成感測臨界電壓範圍的偏移。因此，可以有多重的程式化臨界電壓範圍與相同的感測臨界電壓範圍對應。對一定址的位元，儲存在鄰近位元的資料決定特定程式化臨界電壓範圍所對應的感測臨界電壓範圍。此外，程式化臨界電壓範圍的整體數目超過感測臨界電壓範圍的整體數目。

如同之前所描述的，讀取編排偏壓係讀取儲存於記憶胞中該第一資料及該第二資料的其中之一者，且該讀取編排偏壓根據該第一資料及該第二資料的其中之另一者。此技術的某些實施例中，於施加該讀取編排偏壓之前，此資料決定該第一資料及該第二資料的其中之另一者。此技術的某些實施例中，一讀取操作決定該第一資料及該第二資料的其中之另一者。

此處亦描述此技術的其他實施例。這些實施例是關於將讀取利用程式化驗證取代。

本發明之另一實施例是施加程式化驗證編排偏壓而不是加一讀取編排偏壓。一程式化驗證操作決定一記憶胞中是否進行一最小數量的程式化，其中一讀取操作決定一記憶胞的臨界電壓是否高於或低於與不同資料值相關兩個最小臨界電壓範圍間的一中間臨界電壓。

此程式化驗證編排偏壓是施加來程式化驗證該記憶胞所儲存之該第一資料及該第二資料的其中之一者，且該程式化驗證編排偏壓根據該第一資料及該第二資料的其中之另一者。於施加程式化驗證編排偏壓之前，此資料決定該第一資料及該第二資料的其中之另一者。此技術的某些實施例中，一讀取操作決定該第一資料及該第二資料的其中之另一者。此技術的另一些實施例中，一程式化命令的輸入資料決定該第一資料及該第二資料的其中之另一者。

本發明之另一實施例是關於一種記憶方法，包括：施加一讀取編排偏壓至一非揮發記憶胞的一第一電流負載終端、一第二電流負載終端及一閘極，所施加的該讀取編排偏壓係讀取第一資料及第二資料的其中之一者，該讀取編排偏壓根據該第一資料及該第二資料的其中之另一者，該第一資料儲存於一第一儲存部分鄰近該第一電流負載終端及該第二資料儲存於一第二儲存部分鄰近該第二電流負載終端。

本發明之另一實施例是關於一種記憶方法，包括：施加一程式化驗證編排偏壓至一非揮發記憶胞的一第一電流負載終端、一第二電流負載終端及一閘極，所施加的該程式化驗證編排偏壓係讀取第一資料及第二資料的其中之一者，該讀取編排偏壓根據該第一資料及該第二資料的其中之另一者，該第一資料儲存於一第一儲存部分鄰近該第一電流負載終端及該第二資料儲存於一第二儲存部分鄰近該第二電流負載終端。

3450‧‧‧積體電路

3400‧‧‧非揮發記憶胞陣列

3401‧‧‧列解碼器

3402‧‧‧字元線

3403‧‧‧行解碼器

3404‧‧‧位元線

3405‧‧‧匯流排

3407‧‧‧資料匯流排

3406‧‧‧感測放大器/資料輸入結構/汲極線電路

3409‧‧‧程式化驗證及讀取編排偏壓狀態機構根據鄰近位元決定汲極電壓及程式化VT

3408‧‧‧偏壓調整供應電壓

3411‧‧‧資料輸入線

3415‧‧‧資料輸出線

第1~2圖一個非揮發記憶胞的示意圖，其具有分別儲存資料的定址位元及鄰近位元。

第3~5圖是臨界電壓的圖示，顯示一"定址位元"之"鄰近位元"所造成之第二位元效應。

第6~7圖是臨界電壓的圖示，顯示增加汲極電壓其可以減少一"定址位元"之"鄰近位元"所造成之第二位元效應。

第8~23圖是一"定址位元"和一"鄰近位元"的臨界電壓圖示，顯示不同的"定址位元"和"鄰近位元"的資料排列，及許多種資料排列中的第二位元效應的減少。

第24和25圖是臨界電壓的圖示，顯示不同的"定址位元" 和"鄰近位元"的資料排列之程式化臨界電壓範圍與感測臨界電壓範圍。

第26圖顯示不同汲極偏壓的臨界電壓分佈，其根據一鄰近位元中的資料值會調整會不調整此汲極偏壓。

第27圖是汲極線驅動電路區塊的方塊示意圖，其具有由儲存在一靜態隨機存取記憶體SRAM中的資料所決定的汲極電壓。

第28圖是通常靜態隨機存取記憶體SRAM區塊，其自一汲極線驅動電路區塊產生信號以控制汲極電壓。

第29圖是一汲極線驅動電路的一範例電路圖。

第30圖為根據鄰近位元的值而具有調整汲極偏壓之一讀取操作的流程圖。

第31~33圖為根據鄰近位元的值而具有調整汲極偏壓之程式化操作的流程圖。

第34圖顯示根據本發明一實施例具有此處所描述之改良及記憶陣列的積體電路的簡化方塊示意圖。

此處所示的範例為一記憶胞中具有四個可能資料值。其他的範例可以是具有兩個可能資料值、具有八個可能資料值或是具有其他數目的可能資料值。

第1圖顯示一非揮發記憶胞具有資料儲存於氮化矽儲存層的不同部分之中。此處將同一記憶胞中的這些不同部分稱為"定址位元"及"鄰近位元"。在此描述中，"位元"一詞是指電荷儲存層中不同的實體位置其可以儲存1、2、3或是更多位元的資料。此記憶胞具有一閘極終端，兩個電流負載終端-汲極終端和源極終端。汲極終端電壓會根據靠近源極終端的資料值而變動。因為此特定電流負載終端是作為汲入電流的終端會變動，而造成是汲極終端的此特定電流負載終端也會隨著變動。在第1圖中，定址位元是在此記憶胞電荷儲存層的左側部分且靠近左邊的電流負載終端，而鄰近位元是在此記憶胞電荷儲存層的右側部分且靠近右邊的電流負載終端。此右邊和左邊的電流負載終端設定為較低電壓的源極和較高電壓的汲極，且電子流的方向是流動至汲極，顯示不同"定址位元"及"鄰近位元"的程式化和反向讀取操作中的情況。

第2圖顯示一非揮發記憶胞具有資料儲存於氮化矽儲存層的不同部分之中，其類似於第1圖。但是與第1圖不同的是，定址位元是在此記憶胞電荷儲存層的右側部分且靠近右邊的電流負載終端，而鄰近位元是在此記憶胞電荷儲存層的左側部分且靠近左邊的電流負載終端。因為在第2圖中"定址位元"和"鄰近位元"的位置對調，其源極和汲極的位置以及電子流的方向也是和第1圖是相反的。

第3~5圖是臨界電壓的圖示，顯示一"定址位元"之"鄰近位元"所造成之第二位元效應。當感測此定址位元時一個低汲極電壓VBLR_1施加至汲極終端。此定址位元的感測臨界電壓(VT)分佈及此定址位元在此記憶胞中的實際位置顯示於圖中的實線。此鄰近位元的感測VT分佈及此鄰近位元在此記憶胞中的實際位置顯示於圖中的虛線。

在第3圖中，定址位元具有一初始感測VT分佈。所附的圖式中顯示定址位元是在此記憶胞之電荷儲存層的左側部分。鄰近位元尚未被程式化至一高VT分佈，所以並未有第二位元效應。

在第4圖中，鄰近位元被程式化至一高VT分佈。所附的圖式中顯示鄰近位元是在此記憶胞之電荷儲存層的右側部分。

在第5圖中，定址位元自此初始感測VT分佈偏移至一個較高的感測VT分佈。此"感測VT分佈"的偏移並未反應在"程式化VT分佈"中的改變，因為並沒有電荷被程式化至此定址位元。而是，定址位元的感測VT分佈偏移是由第二位元效應所導致。定址位元的感測VT分佈之更高偏移，是因為鄰近位元之下的通道部分具有較高的臨界電壓，而減少感測電流及增加定址位元的感測VT分佈所致。

第6~7圖是臨界電壓的圖示，顯示增加汲極電壓其可以減少一"定址位元"之"鄰近位元"所造成之第二位元效應。此定址位元的感測VT分佈顯示於圖中的實線。此鄰近位元的感測VT分佈顯示於圖中的虛線。

在第6圖中，鄰近位元的值被感測，以決定感測此定址位元的汲極電壓。施加鄰近位元的字元線讀取電壓以感測此鄰近位元。假如此鄰近位元的感測VT超過字元線讀取電壓的臨界電壓VT，則其結果是資料0，Nb_h(鄰近位元高準位)=1，Nb_l(鄰近位元低準位)=0。假如此鄰近位元的感測VT沒有超過字元線讀取電壓的臨界電壓VT，則其結果是資料1，Nb_h=0，Nb_l=1。在此範例中，鄰近位元的感測VT沒有超過字元線讀取電壓的臨界電壓VT，則其結果是資料1，Nb_h=0，Nb_l=1。

在第7圖中，因為第6圖的結果，施加高汲極電壓VBLR_h以感測此定址位元。此高汲極電壓傾向會增加感測電流，而且傾向反制第二位元效應。因為第二位元效應的減少，此定址位元的VT分佈偏移亦減少。此VT分佈偏移的減少使得可用的VT區間變寬。

第8~23圖是一"定址位元"和一"鄰近位元"的臨界電壓圖示，顯示不同的"定址位元"和"鄰近位元"的資料排列，及許多種資料排列中的第二位元效應的減少。分別在定址位元資料值和鄰近位元資料值上方的"H"或"L"指示在感測一特定位元時是施加高汲極電壓VBLR_h或是低汲極電壓VBLR_l。假如此鄰近位元的感測VT沒有超過最小臨界值VGN，則施加低汲極電壓VBLR_l來感測定址位元資料值。假如此鄰近位元的感測VT超過最小臨界值VGN，則施加高汲極電壓VBLR_h來感測定址位元資料值。假如此定址位元的感測VT沒有超過最小臨界值VGN，則施加低汲極電壓VBLR_l來感測鄰近位元資料值。假如此定址位元的感測VT超過最小臨界值VGN，則施加高汲極電壓VBLR_h來感測鄰近位元資料值。圖中所示的最小臨界值是介於資料值"3"和"4"的程式化臨界分佈之間。其他的實施例可以施加其他的最小臨界值。

第8~11圖是當定址位元的資料值是"1"時(自最低到最高VT值1到4中)的臨界電壓的圖示。在第8圖中，鄰近位元具有資料值"1"。在第9圖中，鄰近位元具有資料值"2"。在第10圖中，鄰近位元具有資料值"3"。在第11圖中，鄰近位元具有資料值"4"。因為鄰近位元的感測VT超過最小臨界值VGN，所以施加高汲極電壓VBLR_h來感測定址位元資料值。因為減少的VT"0A"此定址位元的程式化VT"1"被感測到。雖然顯示不同的程式化VT分佈，此"1"及"0A"的VT可以被認為是相同的，因為兩者皆是小於用來感測最低VT資料值和任何較高VT資料值之間差值的VG1臨界值。

第12~15圖是當定址位元的資料值是"2"時(自最低到最高VT值1到4中)的臨界電壓的圖示。在第12圖中，鄰近位元具有資料值"1"。在第13圖中，鄰近位元具有資料值"2"。在第14圖中，鄰近位元具有資料值"3"。在第15圖中，鄰近位元具有資料值"4"。因為鄰近位元的感測VT超過最小臨界值VGN，所以施加高汲極電壓VBLR_h來感測定址位元資料值。此定址位元的程式化VT"2A"被感測到為減少的VT"2"。此定址位元被程式化至VT"2A"使得感測到VT是"2"。

第16~19圖是當定址位元的資料值是"3"時(自最低到最高VT值1到4中)的臨界電壓的圖示。在第16圖中，鄰近位元具有資料值"1"。在第17圖中，鄰近位元具有資料值"2"。在第18圖中，鄰近位元具有資料值"3"。在第19圖中，鄰近位元具有資料值"4"。因為鄰近位元的感測VT超過最小臨界值VGN，所以施加高汲極電壓VBLR_h來感測定址位元資料值。此定址位元的程式化VT"3A"被感測到為減少的VT"3"。此定址位元被程式化至VT"3A"使得感測到VT是"3"。因為此定址位元"3A"也是超過最小臨界值VGN，鄰近位元也是感測到具有高汲極電壓VBLR_h。此鄰近位元VT被程式化至VT"4A"使得鄰近位元VT被感測到為減少的VT"4"。否則，假如鄰近位元VT被保持在VT"4"而沒有被程式化至VT"4A"的話，則此鄰近位元VT被感測到為較VT"4"減少的VT"4B"。

第20~23圖是當定址位元的資料值是"4"時(自最低到最高VT值1到4中)的臨界電壓的圖示。在第20圖中，鄰近位元具有資料值"1"。在第21圖中，鄰近位元具有資料值"2"。在第22圖中，鄰近位元具有資料值"3"。在第23圖中，鄰近位元具有資料值"4"。如第19圖中所示，其是與第22圖中相反的安排，其定址位元與鄰近位元對調，此鄰近位元VT的程式化VT是"3A"，其被感測到為減少的VT"3"。因為鄰近位元的感測VT"3A"超過最小臨界值VGN，所以鄰近位元感測為具有高汲極電壓VBLR_h。此定址位元被程式化至VT"4A"使得定址位元VT被感測到為減少的VT"4"。假如定址位元VT被保持在VT"4"而沒有被程式化至VT"4A"的話，則此定址位元VT被感測到為較VT"4"減少的VT"4B"。在第23圖中，鄰近位元具有資料值"4"。因為鄰近位元超過最小臨界值VGN，施加高汲極電壓VBLR_h來感測定址位元。此定址位元被程式化至 VT"4A"使得定址位元VT被感測為VT"4"。因為定址位元"4A"也是超過最小臨界值VGN，鄰近位元也是感測到具有高汲極電壓VBLR_h。此鄰近位元被程式化至VT"4A"使得鄰近位元VT被感測為VT"4"。否則，假如鄰近位元VT被保持在VT"4"而沒有被程式化至VT"4A"的話，則此鄰近位元VT被感測到為較VT"4"減少的VT"4B"。

第24和25圖是臨界電壓的圖示，顯示不同的"定址位元"和"鄰近位元"的資料排列之程式化臨界電壓範圍與感測臨界電壓範圍。"定址位元"是具有底線的而"鄰近位元"是不具有底線的。

第24圖顯示由在程式化此記憶胞時所增加電荷定義之程式化VT分佈。因為於感測時一記憶胞底下所儲存的電荷通常不會改變(除了讀取干擾效應之外)，此程式化VT分佈在讀取偏壓改變時通常也不會改變。

第25圖顯示由在感測VT分佈，其在感測所施加汲極電壓時變動。在第25圖中的感測VT直接決定儲存於一記憶胞中的感測資料值，且感測VT分佈的數目與由定址位元或是鄰近位元所代表的資料值的數目相等。

如同第15、19、22和23圖中所討論的，此程式化VT分佈預期由高汲極電壓和感測VT分佈導致的VT偏移。所以第24圖的程式化VT分佈並不包括高汲極偏壓將VT分佈偏移至較小值的效應。而第25圖的感測VT分佈則包括高汲極偏壓將VT分佈偏移至較小值的效應。因此，第24圖中的<定址位元><鄰近位元>程式化VT分佈<2><4>偏移至第25圖中的較低感測VT分佈。一個類似的自程式化VT分佈偏移至較低VT大小的感測VT分佈也顯示於<定址位元><鄰近位元>結合中的<3><4>、<4><3>和<4><4>。

將第24圖的程式化VT分佈與第25圖的感測VT分佈指示一特定感測資料值可以由多重程式化VT範圍代表。此外，感測VT範圍的數目與可以由定址位元或是鄰近位元所儲存的資料值的數目相等，程式化VT範圍的數目則是超過可以由定址位元或是鄰近位元所儲存的資料值的數目。

第26圖顯示不同汲極偏壓的臨界電壓分佈，其根據一鄰近位元中的資料值會調整或不調整此汲極偏壓。

此縱軸是以對數方式表示顯示此模擬測試記憶陣列中的位元數目具有一特定感測VT於橫軸上。虛線軌跡與沒有根據鄰近位元中的資料值調整汲極偏壓之感測程序對應。而實線軌跡則是與會根據鄰近位元中的資料值調整汲極偏壓之感測程序對應。此圖示顯示調整汲極偏壓會將VT區間變寬，特別是在兩個最低的VT分佈間，其具有一個變寬的約為0.5V之VT間距。

第27圖是汲極線驅動電路區塊的方塊示意圖，其具有由儲存在一靜態隨機存取記憶體SRAM中的資料所決定的汲極電壓。自上到下，此區塊包含一鄰近位元靜態隨機存取記憶體SRAM區塊、SENAMP感測放大器、YMUX行多工器及ARRAY記憶陣列。

第28圖是通常靜態隨機存取記憶體SRAM區塊，其自一汲極線驅動電路區塊產生信號以控制汲極電壓。一SRAM記憶體如同第6圖般產生Nb_h、Nb_l信號。假如此鄰近位元的感測VT超過字元線讀取電壓的臨界電壓VT，使得高汲極電壓可以被施加以感測此定址位元，Nb_h(鄰近位元高準位)=1，Nb_l(鄰近位元低準位)=0。假如此鄰近位元的感測VT並沒有超過字元線讀取電壓的臨界電壓VT，使得低汲極電壓可以被施加以感測此定址位元，Nb_h(鄰近位元高準位)=0，Nb_l(鄰近位元低準位)=1。

第29圖是一汲極線驅動電路的一範例電路圖。兩個平行的反及閘串列與Vdd供應電壓和DL汲極線連接。左側的反及閘串列接收閘極電壓Vblr_h和Nb_h。右側的反及閘串列接收閘極電壓Vblr_l和Nb_l。假如Nb_h(鄰近位元高準位)=1，Nb_l(鄰近位元低準位)=0，則左側的反及閘串列開啟而右側的反及閘串列關閉。DL汲極線則具有Vblr_h的值(小於一電晶體VT)。假如Nb_h(鄰近位元高準位)=0，Nb_l(鄰近位元低準位)=1，則左側的反及閘串列關閉而右側的反及閘串列開啟。DL汲極線則具有Vblr_l的值(小於一電晶體VT)。

第30圖為根據鄰近位元的值而具有調整汲極偏壓之一讀取操作的流程圖。在步驟12，接收一"讀取命令"及一記憶胞"定址位元的位址"。在步驟14，儲存定址位元的位址，且根據此定址位元，取得鄰近位元的位址。一個表格可以同時對定址位元的地址和鄰近位元的位址產生索引，允許定址位元重新映射至鄰近位元。在步驟16，使用鄰近位元的位址來感測鄰近位元。其預設值是使用低汲極電壓。如第6圖中所示，儲存此資料其指示鄰近位元值具有足夠高的VT以允許高汲極電壓來感測定址位元。如第28圖中所示的一範例記憶體儲存此資料。在步驟18，重新取得在步驟14中所儲存的定址位元的輸入位址。在步驟20，檢查鄰近位元SRAM且根據在步驟16中所儲存的資料，決定鄰近位元的感測VT是否超過臨界VT。在步驟22，假如鄰近位元的感測VT超過臨界VT，則汲極電壓是vblr_h。在步驟24，假如鄰近位元的感測VT沒有超過臨界VT，則汲極電壓是vblr_l。在步驟26，利用vbrl_h或是vblr_l汲極電壓來感測定址位元。在步驟28，結束此讀取命令。

第31~33圖為根據鄰近位元的值而具有調整汲極偏壓之程式化操作的流程圖。在第31圖中，汲極電壓是根據感測資料初始地決定。在第32和33圖中，汲極電壓是根據與程式化命令一起之輸入資料初始地決定。

在第31圖中，在步驟30，接收具有程式化位址的"程式化命令"及"欲被程式化的資料"。在步驟32，根據在步驟30所接收之欲被程式化的資料，欲被程式化至定址位元的內容被處理以決定對應的VT是否超過第6圖中所示的臨界VT，且其結果儲存至SRAM1，且欲被程式化至鄰近位元的內容被處理以決定對應的VT是否超過第6圖中所示的臨界VT，且其結果儲存至SRAM2。在步驟34，讀取鄰近位元，其預設值是使用低汲極電壓。如第6圖中所示，儲存此資料其指示鄰近位元值具有足夠高的VT以允許高汲極電壓來感測定址位元。如第28圖中所示的一範例記憶體儲存此資料。在步驟36，根據在步驟34中所儲存的資料，程式化驗證此定址位元具有高或低汲極偏壓。在步驟38，讀取定址位元，其預設值是使用低汲極電壓。儲存此資料其指示定址位元是否具有足夠高的VT以允許高汲極電壓來感測鄰近位元。在步驟40，根據在步驟38中所儲存的資料，程式化驗證此鄰近位元具有高或低汲極偏壓。在步驟42，決定在步驟36及40的程式化驗證操作是否通過。在步驟44，假如在步驟36及40的程式化驗證操作一者失敗，則程式化鄰近位元及/或定址位元，而且此流程自步驟34開始重複。在步驟46，假如在步驟36及40的程式化驗證操作通過的話，則結束此程式化命令。

在第32圖中，在步驟50，接收具有程式化位址的"程式化命令"及"欲被程式化的資料"。在步驟52，根據在步驟50所接收之欲被程式化的資料，欲被程式化至定址位元的內容被處理以決定對應的VT是否超過第6圖中所示的臨界VT，且其結果儲存至SRAM1，且欲被程式化至鄰近位元的內容被處理以決定對應的VT是否超過第6圖中所示的臨界VT，且其結果儲存至SRAM2。在步驟54，檢查儲存於SRAM1及SRAM2中的資料以決定是否施加較高的汲極電壓來對鄰近位元進行程式化驗證。對SRAM1及SRAM2中的資料進行檢查是因為定址位元及鄰近位元兩者的內容會決定此VT，如第24~25圖中所示。在步驟56，使用根據SRAM1中地址位元的資料之汲極電壓，程式化驗證鄰近位元。在步驟58，檢查儲存於SRAM1及SRAM2中的資料以決定是否施加較高的汲極電壓來對定址位元進行程式化驗證。對SRAM1及SRAM2中的資料進行檢查是因為定址位元及鄰近位元兩者的內容會決定此VT，如第24~25圖中所示。在步驟60，如第28圖中所示的一般儲存SRAM2中鄰近位元的資料於鄰近位元SRAM中，對定址位元設定程式化驗證的汲極電壓。在步驟62，決定在步驟56及60的程式化驗證操作是否通過。在步驟64，假如在步驟56及60的程式化驗證操作一者或兩者失敗，則程式化鄰近位元及/或定址位元，而且此流程自步驟54開始重複。在步驟66，假如在步驟56及60的程式化驗證操作通過的話，則結束此程式化命令。

在第33圖中，在步驟70，接收具有程式化位址的"程式化命令"及"欲被程式化的資料"。在步驟72，根據在步驟70所接收之欲被程式化的資料，欲被程式化至定址位元的內容被處理以決定對應的VT是否超過第6圖中所示的臨界VT，且其結果儲存至SRAM1，且欲被程式化至鄰近位元的內容被處理以決定對應的VT是否超過第6圖中所示的臨界VT，且其結果儲存至SRAM2。在步驟74，檢查儲存於SRAM1及SRAM2中的資料以決定是否施加較高的汲極電壓來對定址位元及鄰近位元進行程式化驗證。對SRAM1及SRAM2中的資料進行檢查是因為定址位元及鄰近位元兩者的內容會決定此VT，如第24~25圖中所示。在步驟76，使用根據SRAM1中定址位元的資料之汲極電壓，程式化驗證鄰近位元，且使用根據SRAM2中鄰近位元的資料之汲極電壓，程式化驗證定址位元。在步驟78，決定在步驟76的程式化驗證操作是否通過。在步驟80，假如在步驟76的程式化驗證操作失敗，則程式化鄰近位元及/或定址位元，而且此流程自步驟74開始重複。在步驟82，假如在步驟76的程式化驗證操作通過的話，則結束此程式化命令。

第34圖顯示根據本發明一實施例具有此處所描述之改良及記憶陣列的積體電路的簡化方塊示意圖。其中積體電路3450包括記憶陣列3400。一字元線(列)解碼器與區塊選擇解碼器3401與沿著記憶陣列3400列方向安排之複數條字元線3402 及串列選擇線耦接及電性溝通。一位元線(行)解碼器與驅動器3403與沿著記憶陣列3400行方向安排之複數條位元線3404耦接及電性溝通，以自該記憶陣列3400的記憶胞讀取資料及寫入資料。位址係由匯流排3405提供給字元線解碼器與區塊選擇解碼器3401及位元線解碼器3403。方塊3406中的感測放大器與資料輸入結構，包括如第28圖中所示的汲極線電路及SRAM記憶體，經由匯流排3407與位元線解碼器3403耦接。資料由積體電路3450上的輸入/輸出埠提供給資料輸入線3434輸入至方塊3406中的資料輸入結構。資料由方塊3406中的感測放大器，經由資料輸出線3415，提供至積體電路上的輸入/輸出埠，或者至積體電路3450其他內部/外部的資料源。程式化驗證及讀取編排偏壓狀態機構3409根據一相同記憶胞中定址位元的鄰近位元來決定此汲極電壓與程式化VT，及控制偏壓調整供應電壓3408的應用。

本發明之較佳實施例與範例詳細揭露如上，惟應瞭解為上述範例僅作為範例，非用以限制專利之範圍。就熟知技藝之人而言，自可輕易依據下列申請專利範圍對相關技術進行修改與組合。

Claims

一種積體電路，包含：一非揮發記憶胞，包括：一第一電流負載終端、一第二電流負載終端及一閘極；一第一儲存部分鄰近該第一電流負載終端，並且儲存第一資料；一第二儲存部分鄰近該第二電流負載終端，並且儲存第二資料；控制電路施加一程式化驗證編排偏壓至該第一電流負載終端、該第二電流負載終端及該閘極；所施加的該程式化驗證編排偏壓係根據該第一資料及該第二資料的其中之一者，以程式化驗證該第一資料及該第二資料的其中之另一者。
如申請專利範圍第1項之積體電路，其中該第一資料決定一施加至該程式化驗證編排偏壓中之該第一電流負載終端之第一電壓資料，且所施加之該程式化驗證編排偏壓係用以程式化驗證該第二資料；其中該第二資料決定一施加至該程式化驗證編排偏壓中之該第二電流負載終端之一第二電壓資料，且所施加之該程式化驗證編排偏壓係用以程式化驗證該第一資料。
如申請專利範圍第1項之積體電路，其中響應由該第一儲存部分的一第一臨界電壓所代表的該第一資料超過一最小臨界電壓，在該程式化驗證編排偏壓中施加一第一電壓至該第一電流負載終端以程式化驗證該第二資料；響應由該第一儲存部分的一第二臨界電壓所代表的該第一資料沒有超過一最小臨界電壓，在該程式化驗證編排偏壓中施加一第二電壓至該第一電流負載終端以程式化驗證該第二資料；該第一電壓較該第二電壓大。
如申請專利範圍第3項之積體電路，更包括：一記憶體儲存資料位元由代表該第一資料的一臨界電壓是否超過一最小臨界電壓來決定，其中該控制電路自該記憶體讀取該資料位元以控制該讀取編排偏壓中是否要施加該第一電壓或該第二電壓至該第一電流負載終端來讀取該第二資料。
如申請專利範圍第1項之積體電路，其中該第一資料及該第二資料的每一者是複數個資料值之一者，該複數個資料值具有一第一總數的資料值，該複數個資料值由複數個程式化臨界電壓範圍代表，該複數個程式化臨界電壓範圍具有一第二總數的程式化臨界電壓範圍，該第二總數大於該第一總數。
如申請專利範圍第1項之積體電路，其中該第一資料及該第二資料的每一者是複數個資料值之一者，該複數個資料值由複數個程式化臨界電壓範圍代表，該複數個資料值之一資料值由該複數個程式化臨界電壓範圍中的多個程式化臨界電壓範圍代表。
如申請專利範圍第1項之積體電路，其中該第一資料及該第二資料的每一者是複數個資料值之一者，該複數個資料值由複數個程式化臨界電壓範圍代表，該複數個資料值之一資料值由該複數個程式化臨界電壓範圍中的多個程式化臨界電壓範圍代表，該第一資料由根據該第二資料的該多個程式化臨界電壓範圍之一特定者代表。
如申請專利範圍第1項之積體電路，其中該第一儲存部分及該第二儲存部分是一氮化矽儲存層中的不同部分。
如申請專利範圍第1項之積體電路，其中該第一資料及該第二資料的每一者是多重位元。
如申請專利範圍第1項之積體電路，其中於根據該第一資料及該第二資料之另一者施加該程式化驗證編排偏壓之前，一程式化命令的輸入資料決定該第一資料及該第二資料之另一者。
如申請專利範圍第1項之積體電路，其中於根據該第一資料及該第二資料之另一者施加該程式化驗證編排偏壓之前，一讀取操作決定該第一資料及該第二資料之另一者。
一種記憶體操作方法，包括：施加一程式化驗證編排偏壓至一非揮發記憶胞的一第一電流負載終端、一第二電流負載終端及一閘極；儲存一第一資料於一第一儲存部分鄰近該第一電流負載終端；以及儲存一第二資料於一第二儲存部分鄰近該第二電流負載終端；其中所施加的該程式化驗證編排偏壓係根據該第一資料及該第二資料的其中之一者，以讀取該第一資料及該第二資料的其中之另一者。