CN102237136A - 使用在一存储装置的存储子单元抹除方法 - Google Patents

Abstract

本发明揭露一种使用在一存储装置的存储子单元抹除方法，该方法包含当此抹除程序被暂停时程序化存储子单元。此抹除程序可以包含于一被选取存储单元中的存储子单元进行预程序化、抹除及软程序化。当接收一暂停命令时，举例而言以允许另一存储单元中存储子单元的读取操作，该抹除程序中断预程序化、抹除或软程序化操作，且执行该存储单元中已被抹除的一个或多个存储子单元的重新程序化操作。

Description

使用在一存储装置的存储子单元抹除方法

技术领域

本发明关于电子存储装置，特别是关于适用作为存储装置的半导体存储装置。

背景技术

半导体存储装置已经被广泛使用，而且可以在今日所使用的几乎所有电子设备的中发现。大部分的半导体存储装置可以区分为挥发或非挥发型态。一个挥发存储装置需要电源以保存所储存的数据，而一个非挥发存储装置则可以在没有电源时仍能保存所储存的数据。

闪存是一种熟知的非挥发存储器。一个典型的闪存包括一个存储阵列其中的存储子单元为成行成列地安排。每一个存储子单元包括一浮动栅极场效晶体管。一存储子单元的逻辑状态是根据此晶体管的临界电压决定，其是根据此晶体管浮动栅极中的电子数目而决定。浮动栅极中的电子会部分抵消自控制栅极产生的电场，因此而调整此晶体管的临界电压。故，一闪存的逻辑状态可以通过控制晶体管浮动栅极中的电子数目而控制。

一个快闪存储子单元可以被程序化及抹除以写入各自的逻辑状态至此存储子单元中。此程序化及抹除操作与所写入的各自的逻辑对应，其是对应于各自的临界电压。为了简化起见，临界电压仅会称为高及低临界电压，其理解为高临界电压是相对高于低临界电压数个可检测的电压边界。储存于此晶体管浮动栅极中的电子数目可以通过施加一个强的电场于控制栅极与此晶体管的源极、漏极和基板至少一者之间而改变，以移除或堆积电子于此浮动栅极中。一个“抹除”操作是电子自此浮动栅极移除的操作，因此降低此存储子单元晶体管的临界电压至低临界电压，而一个”程序化”操作是将电子堆积在此浮动栅极中的操作，因此增加此存储子单元晶体管的临界电压至高临界电压。因为被程序化及抹除的存储子单元可以由其临界电压的不同而轻易地辨认，程序化及抹除的存储子单元可以用来代表不同的逻辑状态。举例而言，抹除的存储子单元可以用来代表逻辑状态”1”，而程序化的存储子单元可以用来代表逻辑状态”0”。

图1显示使用在快闪存储装置中的传统抹除操作的流程图。在快闪存储装置中，称为区块的存储子单元通常是以群组方式一起被抹除。一个区块代表一定数目的存储子单元其可以在一抹除操作时同时被抹除。抹除一个区块中的存储子单元的传统抹除操作，通常包括一预程序化循环110、一抹除循环120及一软程序化循环130。

于预程序化循环110时，在所选取区块中的所有存储子单元的浮动栅极被程序化以具有大约相等数目的电子，使得所选取区块中的所有存储子单元具有大约相同的临界电压。此预程序化循环110包括一预程序化程序112及一预程序化验证程序114。于此预程序化程序112中是施加一个预程序化脉冲至所选取区块中的所有存储子单元。于此预程序化验证程序114中，此区块段中的所有存储子单元被检查以验证其各自的临界电压在施加预程序化脉冲之后是大致相同的。假如没有足够的存储子单元具有所预期的临界电压时，则可以重新进行预程序化程序112。否则，此操作继续至抹除循环120。

于抹除循环120时，所选取区块中的所有存储子单元通过施加抹除脉冲至此区块中所有存储子单元的控制栅极使得电子自此区块中所有存储子单元的浮动栅极中移除。此抹除循环120包括一抹除程序122及一抹除验证程序124。于此抹除程序122中是施加一个抹除脉冲至所选取区块中的所有存储子单元。于此抹除验证程序124中，此区块段中的所有存储子单元被检查以验证其是否已被抹除。假如有足够的存储子单元被抹除的话，则此区块被视为成功地抹除。假如此区块没有通过抹除验证程序124的话，则此区块中的所有存储子单元可以重新施加另一个抹除脉冲而重新进行抹除。在某些系统中，可以使用一电压步进程序，其中电压在每一次抹除循环120后递增。在其它的系统中，可以使用一时间步进程序，其中脉冲宽度在每一次抹除循环120后递增。

因为在实际的应用中，任一给定区块段内存储子单元的临界电压常常有所变动，如此不同存储子单元之间抹除所需的抹除脉冲的电压可以变动。在抹除循环120之后段中，施加相对大或是较长的抹除脉冲可以导致某些存储子单元的过度抹除。一个过度抹除的存储子单元可以导致耦接至相同行的其它存储子单元也被视为是抹除的存储子单元，即使其可能已被程序化了。因此，过度抹除的存储子单元通常需要使用软程序化循环130加以修复。

于软程序化循环130中，此区块中的过度抹除存储子单元被检测及修复。于软程序化循环130中包括一软程序化程序132及一软程序化验证程序134。于此软程序化程序132中，此区块中的所有存储子单元皆被检查以决定是否有任何存储子单元被过度抹除。假如检测到一个过度抹除存储子单元的话，则施加一个软程序化脉冲而将其修复。此软程序化脉冲是与正常的程序化脉冲不同，在软程序化脉冲中字符线和位线电压是低于正常程序化脉冲中的字符线和位线电压。此外，并不像是程序化脉冲的执行是程序化一存储子单元，软程序化脉冲的执行是抹除一个过度抹除的存储子单元。举例而言，一个正常的程序化脉冲可以使用3.0～4.0V的字符线电压及3.0～4.0V的位线电压。一个软程序化脉冲使用约为2.5V的字符线电压及约为3.0V的位线电压。于软程序化验证程序134中，此区块中的所有存储子单元被检查以决定在软程序化脉冲后是否仍有任何过度抹除的存储子单元。假如此区块中的过度抹除存储子单元的数目是小于或等于一个预设的数目，例如0，此区块被视为通过软程序化验证程序134。假如此区块没有通过软程序化验证程序134的话，则重新进行软程序化程序132。此软程序化循环130可以被连续执行直到此区块通过软程序化验证程序134为止。

在步骤140中，假如有另一个区块需要被抹除，传统区块抹除操作的预程序化循环110、一抹除循环120及一软程序化循环130依序执行以抹除下一个区块。在此情况下，传统的”软程序化”操作被执行以更正此闪存中所有被抹除区块中的过度抹除存储子单元。

当执行传统的“软程序化”操作时，使用传统的软程序化循环需要大量的时间以更正被过度抹除的存储子单元。

发明内容

本发明的目的是提出一种使用在一存储装置的存储子单元抹除方法。

为达成所述目的，本发明的第一方面是提供一种使用在一存储器的抹除方法，该存储器包含多个存储子单元且被分割成多个区段的该这些存储子单元，该方法包含：对一存储单元的存储子单元进行一抹除程序；当执行该抹除程序时接收一暂停命令；以及响应该暂停命令，而中断该抹除程序且执行一程序化操作于该存储单元的至少一存储子单元中。

其中，该存储单元是该多个区段之一的一部分。

其中，该程序化操作包括一富勒-诺德汉(F-N)程序化操作。

其中，该至少一存储子单元包括一晶体管形成于一基板之上，且其中该程序化操作包括施加一正电压至该晶体管的一栅极及施加一负电压至该基板。

其中，该抹除程序包括施加一预程序化脉冲至该存储单元的该这些存储子单元。

其中，该抹除程序包括施加一抹除脉冲至该存储单元的该这些存储子单元。

其中，该抹除程序包括施加一软程序化(soft-program)脉冲至该存储单元的该些存储子单元。

为达成所述目的，本发明的第二方面是提供一种非挥发存储器装置，包含：一存储阵列，包含多个存储子单元且被分割成多个存储区块，每一个存储区块分割成多个存储区段的存储子单元；以及一存储控制器，组态成：对该存储阵列的一存储单元的存储子单元进行一抹除程序；当执行该抹除程序时暂停该这些存储子单元的抹除，以进行一中断操作；以及于该暂停命令之后及执行该中断操作之前，执行一程序化操作于该存储单元的至少一存储子单元中。

其中，该存储单元是该多个区段之一的一部分。

其中，该存储单元是一区段。

其中，该程序化操作包括一富勒-诺德汉(F-N)程序化操作。

其中，该至少一存储子单元包括一晶体管形成于一基板的之上，且其中该程序化操作包括施加一正电压至该晶体管的一栅极及施加一负电压至该基板。

其中，该抹除程序包括施加一预程序化脉冲至该存储单元的该这些存储子单元。

其中，该抹除程序包括施加一抹除脉冲至该存储单元的该这些存储子单元。

其中，该抹除程序包括施加一软程序化脉冲至该存储单元的该这些存储子单元。

因此需要一种新的区块抹除方法可以使用于非挥发存储器中，以减少抹除此非挥发存储器中的区块所需的时间及/或步骤。

本发明的有益效果：本发明提供一种新的区块抹除方法可以使用于非挥发存储器中，以减少抹除此非挥发存储器中的区块所需的时间及/或步骤。

附图说明

本发明由申请专利范围所界定。这些和其它目的，特征，和实施例，会在下列实施方式的章节中搭配图式被描述，其中：

图1显示使用在快闪存储装置中的传统抹除操作的流程图。

图2显示根据本发明一实施例的存储装置的方块图。

图3显示图2所示的存储装置的存储区块的方块图。

图4显示图2所示的存储装置的存储区块的详细方块示意图。

图5显示在快闪存储装置中所使用的区段抹除操作的流程图。

图6显示图2所示的存储装置的存储子单元的详细方块示意图。

【主要元件符号说明】

200：存储装置

202：存储阵列

204：行解码器

206：感测放大器

208：列解码器

209：存储器控制器

210：存储区块

212：存储区段

214：快闪存储子单元

具体实施方式

请参阅图2显示根据本发明一实施例的存储装置200的方块示意图，此存储装置200包含一存储阵列202、行解码器204、感测放大器206、列解码器208及一存储器控制器209。此存储阵列202可以包括多个存储区块210。

此存储装置200可以组态为如此存储阵列202包括安排于存储区块210中的或非门(NOR)快闪存储子单元214，这些存储区块210标示为区块0至区块i，其中”i”可以是任何根据特定应用的设计规范所期望的自然数。地址及控制信号可以自控制器209经由行解码器204、感测放大器206、列解码器208输入至存储阵列202的地址/信号线以进行读和写以及其它的操作。此存储器控制器209可以包括地址和控制电路，且可以组态为与存储装置200外的其它装置，例如一个或多个处理器，进行沟通。此存储器控制器209也可以组态为对存储阵列202中的抹除操作中断发出一暂停命令以允许例如是读取或程序化操作的另一操作在存储阵列202中进行。

如图3中所示，每一个存储区块210包括安排于存储区段212中的或非门(NOR)快闪存储子单元214，这些存储区段标示为区块0至区块j，其中”j”可以是任何根据特定应用的设计规范所期望的自然数。举例而言，存储区块210或是共享基板的存储子单元可以形成64kB或是128kB的存储器，其可以安排成每一个为4kB的存储区段212。

请参阅图4显示根据本发明一实施例的存储区块210的详细方块示意图，此存储区块210包含多个存储区段212，其包含例示的存储区段212a和212b。存储区段212a和212b各自包括安排于一或非门(NOR)快闪存储架构中的快闪存储子单元214群组。此存储区块210也包含多条位线BL0-BLm，多条字符线WL0-WLn，及多条源极线SL0-SLm，其允许存储子单元214与存储装置200中存储区块210外的其它组件，例如行解码器204、感测放大器206、列解码器208及存储器控制器209，进行沟通。

在此例示实施例中，第一存储区段212a包括字符线WL0-WLs，其中”s”可以是任何根据特定应用的设计规范所期望的自然数。

此存储区块210可以构成支持暂停-重新开始功能的快闪存储装置200的一部分。举例而言，快闪存储装置200的存储器控制器209可以组态为于抹除操作进行时发出一暂停命令以允许抹除操作被中断而进行另一操作。举例而言，此抹除程序可以被中断使得数据可以自快闪存储装置200的其它区段212或是区块210中的存储子单元214读取/或是程序化至其中。

图5显示在快闪存储装置200中所使用的区段抹除操作的流程图。在快闪存储装置200中，存储子单元214是以区段为单位进行群组抹除，如此一给定区段212中的存储子单元214是以群组方式一起被抹除。举例而言，为了抹除存储区段212a中的一个存储子单元214，根据图5中的抹除操作会对存储区段212a中的所有存储子单元214进行抹除，而其它区段中的存储子单元，例如是存储区段212b会保持不变。因为只有存储区段212a中的存储子单元214被抹除，相较于对整个存储区块210中的所有存储子单元214进行抹除，此抹除程序仅需要较少的时间。

此区段抹除操作包括一预程序化程序于方块302之中，一抹除(ERS脉冲)程序于方块308之中，一软程序化程序于方块312之中，及一抹除/软程序化验证程序于方块316之中。图5中所示的区段抹除操作描述是与图4中所示的存储区段212a相关。然而，图5中所示的区段抹除操作也可以类似地在存储阵列202的其它存储区段212执行抹除。

于方块302的预程序化程序中，存储区段212a中的所有存储子单元214的浮动栅极被程序化以具有大约相等的电子，使得存储区段212a中的所有存储子单元214具有大约相同的临界电压。于此预程序化程序中，是施加一个预程序化脉冲至存储区段212a中的所有存储子单元214。在某些实施例中，此预程序化程序中可以包含一预程序化验证程序，其中存储区段212a中的所有存储子单元214被检查以验证其各自的临界电压在施加预程序化脉冲之后是大致相同的。在如此的实施例中，假如没有足够的存储子单元214具有所预期的临界电压时，则可以重新施加预程序化脉冲。

于方块308的抹除程序中，存储区段212a中的所有存储子单元214通过施加抹除脉冲至存储区段212a中的存储子单元214被抹除，使得电子自存储区段212a中的所有存储子单元214中被移除。于方块308的抹除程序中，可以施加一个抹除脉冲至存储区段212a中的存储子单元214，使得在每一存储子单元晶体管的源极、漏极及/或基板的电压是较每一存储子单元晶体管的栅极电压为更大(正)的，因此强迫电子自晶体管的浮动栅极中移出。

在某些实施例中，于方块308的抹除程序中可以包含一抹除验证程序，其中存储区段212a中的所有存储子单元214被检查以验证其是否被抹除。在如此的实施例中，假如有足够的存储子单元被抹除的话，则此存储区段212a被视为成功地抹除。在如此的实施例中，假如存储区段212a没有通过抹除验证程序的话，则此存储区段212a中的所有存储子单元可以重新施加另一个抹除脉冲而重新进行抹除。在某些如此的实施例中，可以使用一电压步进程序，其中电压在每一次方块308的抹除/抹除验证程序后递增。在其它的如此实施例中，可以使用一时间步进程序，其中脉冲宽度在每一次方块308的抹除/抹除验证程序后递增。

在实际的应用中，存储子单元214的临界电压可以在存储区段212a内变动，如此不同存储子单元214之间，举例而言因为制程所产生在浮动栅极晶体管之间的变动，抹除所需的抹除脉冲的电压可以变动。在方块308的抹除程序中，施加抹除脉冲可以导致某些存储子单元214的过度抹除。一个过度抹除的存储子单元可以导致耦接至相同行的其它存储子单元也被视为过度抹除的存储子单元，即使其可能已被程序化了。因此，过度抹除的存储子单元需要使用包括方块312和316的软程序化循环加以修复。

于方块312的软程序化程序中，存储区段212a中的过度抹除存储子单元被检测及修复。于方块312的软程序化程序中，存储区段212a中的所有存储子单元214皆被检查以决定是否有任何存储子单元214被过度抹除。假如检测到一个过度抹除的存储子单元的话，则施加一个软程序化脉冲至此被过度抹除存储子单元的浮动栅极晶体管。

此软程序化脉冲是与正常的程序化脉冲不同，在软程序化脉冲中字符线和位线电压是低于正常程序化脉冲中的字符线和位线电压。此外，并不像是程序化脉冲的执行是程序化一存储子单元，软程序化脉冲的执行是抹除一个过度抹除的存储子单元。举例而言，在某些实施例中，一个抹除的存储子单元可以代表逻辑状态”1”及一个程序化的存储子单元可以代表逻辑状态”0”。在如此的实施例中，软程序化脉冲可以导致写入逻辑状态”1”，而程序化脉冲可以导致写入逻辑状态”0”。

于方块316的软程序化验证程序中，其中存储区段212a中的所有存储子单元214被检查以决定在软程序化脉冲后是否仍有任何过度抹除的存储子单元。假如此存储区段212a的过度抹除存储子单元的数目是小于或等于一个预设的数目，例如0，则此存储区段212a被视为通过方块316的软程序化验证程序。假如存储区段212a没有通过方块316的软程序化验证程序的话，则重新进行方块312的软程序化程序。此软程序化循环包含方块312的软程序化程序及方块316的软程序化验证程序可以被连续执行直到此存储区段212a通过方块316的软程序化验证程序。

因为此存储装置200支持暂停命令以执行一中断程序，举例而言读取或程序化程序，此抹除程序可以在其完成之前被一暂停命令所中断，如同方块304、310、314中所表示的一般。因为效能的原因，在存储器控制器209发出暂停命令与控制器交出中断命令，例如是读取或程序化命令，之间的时间希望是很短的。举例而言，在某些实施例中，一旦发出暂停命令，此控制器209应该在20微秒的内切换至中断命令。

根据此暂停的命令在何处中断此抹除程序，假如控制器交出之后并没有进一步动作的话可能会产生一些问题。在快闪存储阵列202中，每一个区块210包含多个存储区段212其分享一共同基板。举例而言，在存储区块210中，存储区段212a中的存储子单元214与存储区段212b中的存储子单元214分享位线BL0-BLn及源极线SL0-SLn。因此，当此抹除程序，举例而言，在方块308的抹除程序或是方块312的软程序化程序被中断时，此存储区段212a中的存储子单元214潜在地会产生漏电，其可以在后续地其它存储区段212的读取或程序化命令时影响了其它存储区段212的分享位线的存储子单元214。

在图5所示的程序中，假如一暂停命令在程序中的任何时点接收到的话，则此抹除操作会切换至方块306，其中会执行富勒-诺德汉(F-N)程序化脉冲程序。在某些实施例中，方块306的富勒-诺德汉(F-N)程序化可以施加至存储区段212a中的所有存储子单元214。在替代实施例中，方块306的富勒-诺德汉(F-N)程序化仅施加至存储区段212a中尚未完成方块302、308、312和316抹除程序的存储子单元214。于方块306的富勒-诺德汉(F-N)程序化程序中，一个正电压被施加至正在进行抹除程序的存储区段212a的字符线WL0-WLs上，及一个负电压被施加至正在进行富勒-诺德汉(F-N)程序化的存储区段212a每一个存储子单元214的基板上。

图6显示一正在进行富勒-诺德汉(F-N)程序化的存储子单元214，其中正电压施加在晶体管的栅极而负电压施加在形成晶体管的基板上。因为此此富勒-诺德汉(F-N)程序化驱动电子进入各自存储子单元晶体管的浮动栅极的中而不是如抹除程序一般将其赶出浮动栅极，所以此富勒-诺德汉(F-N)程序化会导致程序化存储子单元而不是抹除存储子单元。然而，由方块306导致的被程序化存储子单元并不会在中断程序中如同过度抹除的存储子单元一般产生漏电。因为存储区段212a的面积是相对小的，此富勒-诺德汉(F-N)程序化并不会影响到其它区段，如区段212b，的存储子单元214。在方块306中的富勒-诺德汉(F-N)程序化可以具有在极短时间内完成暂停命令的优点，以符合暂停命令的时序需求而可以避免漏电的问题。

在某些实施例中，一旦完成中断程序，图5中的抹除程序可以重新执行或恢复以至少将在方块306中被程序化的存储子单元加以抹除。

虽然本发明是已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式是已于先前描述中所建议，且其它替换方式及修改样式将为熟习此项技艺的人士所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式是意欲落在本发明于随附申请专利范围及其均等物所界定的范畴之中。

Claims (15)

1.一种使用在一存储器的抹除方法，其特征在于，该存储器包含多个存储子单元且被分割成多个区段的该这些存储子单元，该方法包含：

对一存储单元的存储子单元进行一抹除程序；

当执行该抹除程序时接收一暂停命令；以及

响应该暂停命令，而中断该抹除程序且执行一程序化操作于该存储单元的至少一存储子单元中。

2.如权利要求1所述的方法，其特征在于，该存储单元是该多个区段之一的一部分。

3.如权利要求1所述的方法，其特征在于，该程序化操作包括一富勒-诺德汉(F-N)程序化操作。

4.如权利要求3所述的方法，其特征在于，该至少一存储子单元包括一晶体管形成于一基板之上，且其中该程序化操作包括施加一正电压至该晶体管的一栅极及施加一负电压至该基板。

5.如权利要求1所述的方法，其特征在于，该抹除程序包括施加一预程序化脉冲至该存储单元的该这些存储子单元。

6.如权利要求1所述的方法，其特征在于，该抹除程序包括施加一抹除脉冲至该存储单元的该这些存储子单元。

7.如权利要求1所述的方法，其特征在于，该抹除程序包括施加一软程序化(soft-program)脉冲至该存储单元的该些存储子单元。

8.一种非挥发存储器装置，其特征在于，包含：

一存储阵列，包含多个存储子单元且被分割成多个存储区块，每一个存储区块分割成多个存储区段的存储子单元；以及

一存储控制器，组态成：

对该存储阵列的一存储单元的存储子单元进行一抹除程序；

当执行该抹除程序时暂停该这些存储子单元的抹除，以进行一中断操作；以及

于该暂停命令之后及执行该中断操作之前，执行一程序化操作于该存储单元的至少一存储子单元中。

9.如权利要求8所述的非挥发存储器装置，其特征在于，该存储单元是该多个区段之一的一部分。

10.如权利要求8所述的非挥发存储器装置，其特征在于，该存储单元是一区段。

11.如权利要求8所述的非挥发存储器装置，其特征在于，该程序化操作包括一富勒-诺德汉(F-N)程序化操作。

12.如权利要求11所述的非挥发存储器装置，其特征在于，该至少一存储子单元包括一晶体管形成于一基板的之上，且其中该程序化操作包括施加一正电压至该晶体管的一栅极及施加一负电压至该基板。

13.如权利要求8所述的非挥发存储器装置，其特征在于，该抹除程序包括施加一预程序化脉冲至该存储单元的该这些存储子单元。

14.如权利要求8所述的非挥发存储器装置，其特征在于，该抹除程序包括施加一抹除脉冲至该存储单元的该这些存储子单元。

15.如权利要求8所述的非挥发存储器装置，其特征在于，该抹除程序包括施加一软程序化脉冲至该存储单元的该这些存储子单元。

Images