CN102446555A - 一种存储器及其使用方法 - Google Patents
一种存储器及其使用方法 Download PDFInfo
- Publication number
- CN102446555A CN102446555A CN2010105051656A CN201010505165A CN102446555A CN 102446555 A CN102446555 A CN 102446555A CN 2010105051656 A CN2010105051656 A CN 2010105051656A CN 201010505165 A CN201010505165 A CN 201010505165A CN 102446555 A CN102446555 A CN 102446555A
- Authority
- CN
- China
- Prior art keywords
- version
- threshold voltage
- programming
- instruction
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种存储器及其使用方法，该存储器是关于许多与非门存储器，其包括具有许多不同版本的高阈值电压分布-一版本具有降低的最大值及另一版本，具有降低最大值的版本具有一降低的字线导通电压。利用本发明，有效地解决了与非门非易失性存储器中读取干扰的问题。
Description
技术领域
本发明涉及存储器技术领域，尤其涉及一种存储器及其使用方法。
背景技术
读取干扰是例如浮动栅极和电荷捕捉存储单元等非易失存储单元操作中的一个严重问题。读取干扰会在非易失存储单元进行读取操作时发生；虽然是施加读取偏压而不是编程偏压，某种程度的编程仍会在施加一读取偏压时发生。在经过许多次读取操作之后，读取干扰会提升此受影响的非易失存储单元的阈值电压。
读取干扰会因为读取偏压配置Vpass足够高可以导致编程而发生于与非门串行中。在一串联安排的非易失存储单元的与非门串行中，读取电压Vread被施加至此与非门串行中所选取存储单元的字线上，及一导通电压Vpass被施加至此与非门串行中未选取存储单元的字线上。
图1为阈值电压分布的图式，显示高阈值电压(HVt)和低阈值电压(LVt)的分布、字线读取电压区间及字线导通电压区间。Vpass足够高可以开启此与非门串行中未选取存储单元之下的通道而不管储存于此未选取存储单元中的数据值。特别是，Vpass足以开启储存与最高阈值电压(HVt)分布相关的数据值的一存储单元之下的通道。Vread足以开启此与非门串行中一选取存储单元之下的通道，其具有与一低于Vread的阈值电压分布相关的数据值，且足够低而可以关闭此与非门串行中一选取存储单元之下的通道，其具有与一高于Vread的阈值电压分布相关的数据值。
发明内容
本发明是关于许多通过降低Vpass电压来解决读取干扰的方案。一般而言，此Vpass电压超过最高阈值电压分布，所以无论储存于此未选取存储单元中的数据值为何，在一与非门串行未选取存储单元之下的通道总是开启。然而，在不同的实施例中通过降低最高阈值电压分布的最大值来降低Vpass电压。
本发明的第一方式的高阈值电压分布具有许多不同版本-一版本具有降低的最大值及另一版本，其特定版本是取决于指令。本发明的第二方式的高阈值电压分布具有许多不同版本-一版本具有降低的最大值及另一版本，其特定版本是取决于指令及指令缓存器。本发明的第三方式为对应的方法。不同的方案会于底下描述。
本发明的第一方式为提供一种存储器，具有存储单元、字线及控制电路。
多个存储单元串联安排于一半导体主体中，该串联的存储单元具有一第一端及一第二端。该多个存储单元中的存储单元具有一阈值电压，该阈值电压是与一第一数据值相关的一第一阈值电压分布及与一第二数据值相关的一第二阈值电压分布两者之一，该第一阈值电压分布是较该第二阈值电压分布为低的阈值电压分布。
该多条字线中的字线与该多个存储单元中对应的存储单元耦接。
控制电路与该多条字线耦接，该控制电路具有多组的指令，包括第一组指令及第二组指令。
此第一组指令包括编程与读取指令，该第一组指令对应于与该第二数据值相关的该第二阈值电压分布的一第一版本，该第二阈值电压分布的该第一版本具有一第一版本分布最大值。
此第二组指令包括编程与读取指令，该第二组指令对应于与该第二数据值相关的该第二阈值电压分布的一第二版本，该第二阈值电压分布的该第二版本具有一第二版本分布最大值。
该第一版本分布最大值大于该第二版本分布最大值。
在一实施例中，该第二阈值电压分布的该第一版本宽于该第二阈值电压分布的该第二版本。
在一实施例中，该控制电路执行具有一递增幅的递增步进脉冲编程，其中在该第一组指令中编程指令的该递增幅大于在该第二组指令中编程指令的该递增幅。
在一实施例中，该第一组指令中的编程指令较在该第二组指令中的编程指令更快。
在一实施例中，在该第一组指令中的读取指令施加一第一读取偏压配置至该多条字线中的字线，且该第一读取偏压配置施加一第一导通电压至该多条字线中的未选取字线。
在该第二组指令中的读取指令施加一第二读取偏压配置至该多条字线中的字线，且该第二读取偏压配置施加一第二导通电压至该多条字线中的未选取字线。该第一导通电压大于该第二导通电压。
在一实施例中，该存储器包括多个存储单元及一额外的多个存储单元，其中该控制电路使用该第一组指令于该多个存储单元，及该控制电路使用该第二组指令于该额外的多个存储单元，且储存于该额外的多个存储单元中的数据与储存于该多个存储单元中的数据相比较不易产生错误。
本发明的第二方式为提供一种存储器，具有存储单元、字线、指令缓存器及控制电路。
该指令缓存器储存一第一值与一第二值之一。
响应该指令缓存器中所储存的该第一值，该编程及读取指令对应于与该第二数据值相关的该第二阈值电压分布的一第一版本，该第二阈值电压分布的该第一版本具有一第一版本分布最大值。
响应该指令缓存器中所储存的该第二值，该编程及读取指令对应于与该第二数据值相关的该第二阈值电压分布的一第二版本，该第二阈值电压分布的该第二版本具有一第二版本分布最大值。
该第一版本分布最大值大于该第二版本分布最大值。
在一实施例中，该第二阈值电压分布的该第一版本宽于该第二阈值电压分布的该第二版本。
在一实施例中，该控制电路执行具有一递增幅的递增步进脉冲编程，其中在该第一组指令中编程指令的该递增幅大于在该第二组指令中编程指令的该递增幅。
在一实施例中，在该第一组指令中的编程指令较在该第二组指令中的编程指令更快。
在一实施例中，响应该指令缓存器中所储存的该第一值，该读取指令施加一第一读取偏压配置至该多条字线中的字线，且该第一读取偏压配置施加一第一导通电压至该多条字线中的未选取字线。
响应该指令缓存器中所储存的该第二值，该读取指令施加一第二读取偏压配置至该多条字线中的字线，且该第二读取偏压配置施加一第二导通电压至该多条字线中的未选取字线。
该第一导通电压大于该第二导通电压。
在一实施例中，该存储器包括多个存储单元及一额外的多个存储单元，该控制电路使用具有该指令缓存器中所储存的该第一值的该编程及读取指令于该多个存储单元，及该控制电路使用具有该指令缓存器中所储存的该第二值的该编程及读取指令于该额外的多个存储单元，且储存于该额外的多个存储单元中的数据与储存于该多个存储单元中的数据相比较不易产生错误。
本发明的第三方式为提供一种使用一存储器的方法，该存储器包含多个存储单元串联安排于一半导体主体中，该串联的存储单元具有一第一端及一第二端，该多个存储单元中的存储单元具有一阈值电压，该阈值电压是与一第一数据值相关的一第一阈值电压分布及与一第二数据值相关的一第二阈值电压分布两者之一，该第一阈值电压分布是较该第二阈值电压分布为低的阈值电压分布，该方法包含：
使用编程与读取指令的一第一版本，该编程与读取指令的第一版本对应于与该第二数据值相关的该第二阈值电压分布的一第一版本，该第二阈值电压分布的该第一版本具有一第一版本分布最大值；以及
使用编程与读取指令的一第二版本，该编程与读取指令的第二版本对应于与该第二数据值相关的该第二阈值电压分布的一第二版本，该第二阈值电压分布的该第二版本具有一第二版本分布最大值，
其中该第一版本分布最大值大于该第二版本分布最大值。
在一实施例中，该第二阈值电压分布的该第一版本宽于该第二阈值电压分布的该第二版本。
在一实施例中，更包含：
执行具有一递增幅的递增步进脉冲编程，其中在该编程指令的该第一版本的该递增幅大于在该编程指令的该第二版本的该递增幅。
在一实施例中，该编程指令的该第一版本较该编程指令的该第二版本更快。
在一实施例中，该读取指令的该第一版本施加一第一读取偏压配置至该多条字线中存取该多个存储单元的字线，且该第一读取偏压配置施加一第一导通电压至该多条字线中的未选取字线。
其中该读取指令的该第二版本施加一第二读取偏压配置至该多条字线中的字线，且该第二读取偏压配置施加一第二导通电压至该多条字线中的未选取字线。
其中该第一导通电压大于该第二导通电压。
在一实施例中，使用该编程及读取指令的该第二版本所编程及读取的数据与使用该编程及读取指令的该第一版本所编程及读取的数据相比较不易产生错误。
在一实施例中，该编程及读取指令的该第一版本与该编程及读取指令的该第二版本是使用不同的程序代码。
在一实施例中，该编程及读取指令的该第一版本与该编程及读取指令的该第二版本分享共享的程序代码，且一指令缓存器中的内容区分该编程及读取指令的该第一版本与该编程及读取指令的该第二版本。
附图说明
本发明是由权利要求范围所界定。这些和其它目的，特征，和实施例，会在下列实施方式的章节中搭配图式被描述，其中：
图1为阈值电压分布的图式，显示高阈值电压(HVt)和低阈值电压(LVt)的分布、字线读取电压区间及字线导通电压区间。
图2是一阈值电压分布的图标，其显示具有最大值降低的改良高阈值电压(HVt)分布。
图3是一非易失存储单元中与非门串行的示意图，其是在施加与最大值降低的改良高阈值电压(HVt)分布对应的一改良的位线导通电压情况下。
图4是显示对一具有典型字线导通电压的一典型阈值电压(HVt)分布，及具有最大值降低的改良高阈值电压(HVt)分布与降低位线导通电压的不同指令的流程图。
图5是显示对一具有典型字线导通电压的一典型阈值电压(HVt)分布，及具有最大值降低的改良高阈值电压(HVt)分布与降低位线导通电压的不同指令缓存器值的流程图。
图6是显示不同步进递增脉冲编程(ISPP)的脉冲波形图，其具有根据特定对阈值电压(HVt)分布一典型、或是具有最大值降低而改变的步进脉冲。
图7是可应用本发明所描述改良的集成电路的方块示意图。
【主要元件符号说明】
750：集成电路
700：非易失存储单元阵列
701：列译码器
702：字线
703：行译码器
704：位线
705、707：总线
706：感测放大器/数据输入结构
709：具有Vpass/Vpass′分布的编程、擦除及读取的偏压配置状态机构
708：偏压调整供应电压
711：数据输入线
715：数据输出线
具体实施方式
图2是一阈值电压分布的图标，其显示具有最大值降低的改良高阈值电压(HVt)分布。
Vpass足以开启此与非门串行中未选取存储单元之下的通道而不管储存于此未选取存储单元中的数据值。特别是，Vpass足以开启储存与最高阈值电压分布相关的数据值的一存储单元之下的通道，此最高阈值电压(HVt)分布的极值自B4降低至B4′。Vread足以开启此与非门串行中一选取存储单元之下的通道，其具有与一低于Vread的阈值电压分布相关的数据值，且足够低而可以关闭此与非门串行中一选取存储单元之下的通道，其具有与一高于Vread的阈值电压分布相关的数据值。
因为Vpass被降低而解决了读取干扰问题。
图3是一非易失存储单元中与非门串行的示意图，其是在施加与最大值降低的改良高阈值电压(HVt)分布对应的一改良的位线导通电压情况下。
此与非门串行介于位线BL与源极线SRC之间，其具有一系列的非易失存储单元于通过晶体管之间。一扩散区域介于邻接的晶体管/存储单元结构之间。替代地，可以移除此扩散区域，而用通过施加合适电压的一额外栅极结构所具有一反转区域来取代。
施加至选取存储单元的字线的Vread是作为读取之用。而Vpass′是施加于存储单元中未选择读取的其它字线上。一般而言，Vpass′足以开启之下的通道而不管特定数据值及其储存相关的阈值电压分布，且Vpass′因此而设定在足够高的电压可以开启与储存高阈值电压分布相关数据值之下的通道。
图4显示对一具有典型字线导通电压的一典型阈值电压(HVt)分布，及具有最大值降低的改良高阈值电压(HVt)分布与降低位线导通电压的不同指令的流程图。
在步骤12，是开启电源。在步骤14接收一具有指令码的指令，其具有一典型的Vpass电压是大于最大值未降低的最高阈值电压分布，通常是跟随着存储单元的地址一起被接收。在步骤16对此指令进行处理。此指令可以是读取或编程指令。
在步骤18接收一具有指令码的指令，其具有一降低的Vpass′电压是大于最大值降低后的最高阈值电压分布，通常也是跟随着存储单元的地址一起被接收。在步骤20对此指令进行处理。此指令可以是读取或编程指令。
图5显示对一具有典型字线导通电压的一典型阈值电压(HVt)分布，及具有最大值降低的改良高阈值电压(HVt)分布与降低位线导通电压的不同指令缓存器值的流程图。
在步骤42，是待命模式。在步骤43，假如未接收到一个修改指令缓存器内容的指令码，此流程继续至步骤44。否则，此流程继续至步骤52。
在步骤44，输入预设指令缓存器内容以指示控制电路示在一个使用一典型Vpass电压是大于最大值未降低的最高阈值电压分布的模式下，且通常是跟随着存储单元的地址一起被接收。在步骤46接收一具有指令码的指令，其具有一典型的Vpass电压是大于最大值未降低的最高阈值电压分布，通常是跟随着存储单元的地址一起被接收。在步骤48，对此指令进行处理。此指令可以是读取或编程指令。
在步骤50，假如没有接收到一个修改指令缓存器内容的指令码，此流程回到步骤46。否则，此流程继续至步骤52。
在步骤52，输入非预设指令缓存器内容以指示控制电路是在一个使用一降低的Vpass′电压是大于最大值降低后的最高阈值电压分布的模式下，且通常是跟随着存储单元的地址一起被接收。在步骤54接收一具有指令码的指令，其具有降低的Vpass′电压是大于最大值降低后的最高阈值电压分布，通常是跟随着存储单元的地址一起被接收。在步骤56，对此指令进行处理。此指令可以是读取或编程指令。
在步骤58，假如没有接收到一个修改指令缓存器内容的指令码，此流程回到步骤54。否则，此流程继续至步骤44。
图6显示不同递增步进脉冲编程(ISPP)的脉冲波形图，其具有根据特定对阈值电压(HVt)分布一典型、或是具有最大值降低而改变的步进脉冲。
在具有不同读取和编程模式的实施例中，其选择性地使用具有未降低的最高阈值电压分布的未降低Vpass电压，或是具有降低的最高阈值电压分布的降低Vpass′电压，此具有较大递增幅的递增步进脉冲编程(ISPP)使用具有未降低的最高阈值电压分布的未降低Vpass电压，而具有较小递增幅的递增步进脉冲编程(ISPP)则使用具有降低的最高阈值电压分布的降低Vpass′电压。
图7是可应用本发明所描述改良的集成电路的方块示意图。
图7是包含一存储器阵列700的集成电路750的简要方块示意图。一字线(或列)及区块选取译码器701被耦接至，且与其有着电性沟通，多条字线702及字符串选择线，其间是沿着存储器阵列700的列方向排列。一位线(行)译码器及驱动器703被耦接至多条沿着存储器阵列700的行排列的位线704，且与其有着电性沟通，以自存储单元阵列700的存储单元中读取数据，或是写入数据至其中。地址是透过总线705提供至字线译码器及驱动器701及位线译码器703。方块706中的感应放大器与数据输入结构，包含作为读取、编程和擦除模式的电流源，是透过总线707耦接至位线译码器703。数据是由集成电路750上的输入/输出端口透过数据输入线711传送至方块706的数据输入结构。数据是由方块706中的感应放大器，透过数据输出线715，传送至集成电路750上的输入/输出端或其它集成电路750内或外的数据目的地。应用此改良及降低Vpass′电压和多模操作(具有Vpass或Vpass′)的编程、擦除及读取偏压调整状态机构电路709，及控制偏压调整供应电压708。替代地实施例中也包括其它不同的指令码或是指令缓存器。
虽然本发明已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，且其它替换方式及修改样式将为本领域技术人员所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式意欲落在本发明于随附权利要求范围及其均等物所界定的范畴之中。
Claims (19)
1.一种存储器，其特征在于，包含：
多个存储单元串联安排于一半导体主体中，该串联的存储单元具有一第一端及一第二端，该多个存储单元中的存储单元具有一阈值电压，该阈值电压是与一第一数据值相关的一第一阈值电压分布及与一第二数据值相关的一第二阈值电压分布两者之一，该第一阈值电压分布是较该第二阈值电压分布为低的阈值电压分布；
多条字线，该多条字线中的字线与该多个存储单元中对应的存储单元耦接；
控制电路，与该多条字线耦接，该控制电路具有多组的指令，包括：
第一组指令包括编程与读取指令，该第一组指令对应于与该第二数据值相关的该第二阈值电压分布的一第一版本，该第二阈值电压分布的该第一版本具有一第一版本分布最大值；以及
第二组指令包括编程与读取指令，该第二组指令对应于与该第二数据值相关的该第二阈值电压分布的一第二版本，该第二阈值电压分布的该第二版本具有一第二版本分布最大值，
其中该第一版本分布最大值大于该第二版本分布最大值。
2.根据权利要求1所述的存储器，其特征在于，该第二阈值电压分布的该第一版本宽于该第二阈值电压分布的该第二版本。
3.根据权利要求1所述的存储器，其特征在于，该控制电路执行具有一递增幅的递增步进脉冲编程，其中在该第一组指令中编程指令的该递增幅大于在该第二组指令中编程指令的该递增幅。
4.根据权利要求1所述的存储器，其特征在于，在该第一组指令中的编程指令较在该第二组指令中的编程指令更快。
5.根据权利要求1所述的存储器，其特征在于，在该第一组指令中的读取指令施加一第一读取偏压配置至该多条字线中的字线，且该第一读取偏压配置施加一第一导通电压至该多条字线中的未选取字线，
其中在该第二组指令中的读取指令施加一第二读取偏压配置至该多条字线中的字线，且该第二读取偏压配置施加一第二导通电压至该多条字线中的未选取字线，
其中该第一导通电压大于该第二导通电压。
6.根据权利要求1所述的存储器，其特征在于，该存储器包括多个存储单元及一额外的多个存储单元，
其中该控制电路使用该第一组指令于该多个存储单元，及该控制电路使用该第二组指令于该额外的多个存储单元，且储存于该额外的多个存储单元中的数据与储存于该多个存储单元中的数据相比较不易产生错误。
7.根据权利要求1所述的存储器，其特征在于，包含：
一指令缓存器，储存一第一值与一第二值之一；
其中响应该指令缓存器中所储存的该第一值，该编程及读取指令对应于与该第二数据值相关的该第二阈值电压分布的一第一版本，该第二阈值电压分布的该第一版本具有一第一版本分布最大值；以及
其中响应该指令缓存器中所储存的该第二值，该编程及读取指令对应于与该第二数据值相关的该第二阈值电压分布的一第二版本，该第二阈值电压分布的该第二版本具有一第二版本分布最大值，
其中该第一版本分布最大值大于该第二版本分布最大值。
8.根据权利要求7所述的存储器，其特征在于，该第二阈值电压分布的该第一版本宽于该第二阈值电压分布的该第二版本。
9.根据权利要求7所述的存储器，其特征在于，该控制电路执行具有一递增幅的递增步进脉冲编程，其中在该第一组指令中编程指令的该递增幅大于在该第二组指令中编程指令的该递增幅。
10.根据权利要求7所述的存储器，其特征在于，在该第一组指令中的编程指令较在该第二组指令中的编程指令更快。
11.根据权利要求7所述的存储器，其特征在于，响应该指令缓存器中所储存的该第一值，该读取指令施加一第一读取偏压配置至该多条字线中的字线，且该第一读取偏压配置施加一第一导通电压至该多条字线中的未选取字线，
其中响应该指令缓存器中所储存的该第二值，该读取指令施加一第二读取偏压配置至该多条字线中的字线，且该第二读取偏压配置施加一第二导通电压至该多条字线中的未选取字线，
其中该第一导通电压大于该第二导通电压。
12.根据权利要求7所述的存储器，其特征在于，该存储器包括多个存储单元及一额外的多个存储单元，
其中该控制电路使用具有该指令缓存器中所储存的该第一值的该编程及读取指令于该多个存储单元，及该控制电路使用具有该指令缓存器中所储存的该第二值的该编程及读取指令于该额外的多个存储单元，且储存于该额外的多个存储单元中的数据与储存于该多个存储单元中的数据相比较不易产生错误。
13.一种使用一存储器的方法，其特征在于，该存储器包含多个存储单元串联安排于一半导体主体中，该串联的存储单元具有一第一端及一第二端，该多个存储单元中的存储单元具有一阈值电压，该阈值电压是与一第一数据值相关的一第一阈值电压分布及与一第二数据值相关的一第二阈值电压分布两者之一，该第一阈值电压分布是较该第二阈值电压分布为低的阈值电压分布，该方法包含：
使用编程与读取指令的一第一版本，该编程与读取指令的第一版本对应于与该第二数据值相关的该第二阈值电压分布的一第一版本，该第二阈值电压分布的该第一版本具有一第一版本分布最大值；以及
使用编程与读取指令的一第二版本，该编程与读取指令的第二版本对应于与该第二数据值相关的该第二阈值电压分布的一第二版本，该第二阈值电压分布的该第二版本具有一第二版本分布最大值，
其中该第一版本分布最大值大于该第二版本分布最大值。
14.根据权利要求13所述的方法，其特征在于，该第二阈值电压分布的该第一版本宽于该第二阈值电压分布的该第二版本。
15.根据权利要求13所述的方法，其特征在于，更包含：
执行具有一递增幅的递增步进脉冲编程，其中在该编程指令的该第一版本的该递增幅大于在该编程指令的该第二版本的该递增幅。
16.根据权利要求13所述的方法，其特征在于，该编程指令的该第一版本较该编程指令的该第二版本更快。
17.根据权利要求13所述的方法，其特征在于，该读取指令的该第一版本施加一第一读取偏压配置至该多条字线中存取该多个存储单元的字线，且该第一读取偏压配置施加一第一导通电压至该多条字线中的未选取字线，
其中该读取指令的该第二版本施加一第二读取偏压配置至该多条字线中的字线，且该第二读取偏压配置施加一第二导通电压至该多条字线中的未选取字线，
其中该第一导通电压大于该第二导通电压。
18.根据权利要求13所述的方法，其特征在于，该编程及读取指令的该第一版本与该编程及读取指令的该第二版本是使用不同的程序代码。
19.根据权利要求13所述的方法，其特征在于，该编程及读取指令的该第一版本与该编程及读取指令的该第二版本分享共享的程序代码，且一指令缓存器中的内容区分该编程及读取指令的该第一版本与该编程及读取指令的该第二版本。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010505165.6A CN102446555B (zh) | 2010-10-09 | 2010-10-09 | 一种存储器及其使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010505165.6A CN102446555B (zh) | 2010-10-09 | 2010-10-09 | 一种存储器及其使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446555A true CN102446555A (zh) | 2012-05-09 |
| CN102446555B CN102446555B (zh) | 2016-01-06 |
Family
ID=46008976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010505165.6A Active CN102446555B (zh) | 2010-10-09 | 2010-10-09 | 一种存储器及其使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102446555B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411002A (zh) * | 2017-08-15 | 2019-03-01 | 华为技术有限公司 | 一种数据读取的方法及闪存控制器 |
| CN112614530A (zh) * | 2021-01-04 | 2021-04-06 | 长江存储科技有限责任公司 | 三维存储器及其控制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1835402A (zh) * | 2005-03-15 | 2006-09-20 | 凌阳科技股份有限公司 | 自偏压式高频逻辑门与应用其的或非门、与非门 |
| CN1848438A (zh) * | 2005-04-11 | 2006-10-18 | 海力士半导体有限公司 | 与非门快闪存储装置的回复方法 |
| US20070236994A1 (en) * | 2006-04-06 | 2007-10-11 | Macronix International Co., Ltd. | Program and Erase Methods with Substrate Transient Hot Carrier Injections in a Non-Volatile Memory |
| CN101262223A (zh) * | 2008-03-05 | 2008-09-10 | 钰创科技股份有限公司 | 可调整翻转点的反相器、或非门以及与非门 |
-
2010
- 2010-10-09 CN CN201010505165.6A patent/CN102446555B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1835402A (zh) * | 2005-03-15 | 2006-09-20 | 凌阳科技股份有限公司 | 自偏压式高频逻辑门与应用其的或非门、与非门 |
| CN1848438A (zh) * | 2005-04-11 | 2006-10-18 | 海力士半导体有限公司 | 与非门快闪存储装置的回复方法 |
| US20070236994A1 (en) * | 2006-04-06 | 2007-10-11 | Macronix International Co., Ltd. | Program and Erase Methods with Substrate Transient Hot Carrier Injections in a Non-Volatile Memory |
| CN101262223A (zh) * | 2008-03-05 | 2008-09-10 | 钰创科技股份有限公司 | 可调整翻转点的反相器、或非门以及与非门 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411002A (zh) * | 2017-08-15 | 2019-03-01 | 华为技术有限公司 | 一种数据读取的方法及闪存控制器 |
| CN109411002B (zh) * | 2017-08-15 | 2021-01-29 | 华为技术有限公司 | 一种数据读取的方法及闪存控制器 |
| CN112614530A (zh) * | 2021-01-04 | 2021-04-06 | 长江存储科技有限责任公司 | 三维存储器及其控制方法 |
| CN112614530B (zh) * | 2021-01-04 | 2022-04-01 | 长江存储科技有限责任公司 | 三维存储器及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102446555B (zh) | 2016-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101000802B (zh) | 存储器的操作方法及存储装置 | |
| CN101506900B (zh) | 具有经选择以最小化信号耦合的位状态指派的非易失性存储器装置和方法 | |
| CN101595528B (zh) | 存储器装置架构和操作 | |
| US7567462B2 (en) | Method and system for selectively limiting peak power consumption during programming or erase of non-volatile memory devices | |
| US8547755B2 (en) | Method and apparatus of performing an erase operation on a memory integrated circuit | |
| CN103310839B (zh) | 缩短擦除操作的方法与装置 | |
| CN103794250A (zh) | 一种存储单元的操作方法及具有该存储单元的集成电路 | |
| CN100461301C (zh) | 闪存阵列系统及程序化电流稳定方法 | |
| JPH065823A (ja) | 不揮発性半導体記憶装置及びその使用方法 | |
| US9245644B2 (en) | Method and apparatus for reducing erase disturb of memory by using recovery bias | |
| CN117253516A (zh) | 半导体存储装置及用于控制半导体存储装置的方法 | |
| CN101796498B (zh) | 存储器系统 | |
| KR960005355B1 (ko) | 불휘발성 반도체기억장치 및 이를 이용한 기억시스템 | |
| CN102110474B (zh) | 在存储集成电路上进行擦除操作的装置与方法 | |
| US8787078B2 (en) | Method and apparatus for reducing read disturb in memory | |
| CN102446555B (zh) | 一种存储器及其使用方法 | |
| US8081520B2 (en) | Over erase correction method of flash memory apparatus | |
| JP2009080884A (ja) | 不揮発性半導体記憶装置 | |
| CN100449646C (zh) | 非易失性记忆体的编程方法及装置 | |
| CN107799146B (zh) | 存储器阵列及其读、编程、擦除操作方法 | |
| CN103426476B (zh) | 通过部分预编程来减少存储器擦除时间的方法与装置 | |
| JP5792476B2 (ja) | 半導体記憶装置及びその高電圧制御方法 | |
| CN102446556B (zh) | 一种存储器及使用该存储器的方法 | |
| CN102332304A (zh) | 非易失性存储器件及其编程方法 | |
| CN102376367A (zh) | 于一存储集成电路上进行擦除操作的方法与装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |