CN111651950A - 一种跨时钟域时序约束文件的生成方法、设备及介质 - Google Patents

一种跨时钟域时序约束文件的生成方法、设备及介质 Download PDF

Info

Publication number
CN111651950A
CN111651950A CN202010387378.7A CN202010387378A CN111651950A CN 111651950 A CN111651950 A CN 111651950A CN 202010387378 A CN202010387378 A CN 202010387378A CN 111651950 A CN111651950 A CN 111651950A
Authority
CN
China
Prior art keywords
cross
clock domain
timing constraint
clock
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010387378.7A
Other languages
English (en)
Other versions
CN111651950B (zh
Inventor
赵鑫鑫
李朋
金长新
秦刚
姜凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Inspur Science Research Institute Co Ltd
Original Assignee
Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Inspur Hi Tech Investment and Development Co Ltd filed Critical Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority to CN202010387378.7A priority Critical patent/CN111651950B/zh
Publication of CN111651950A publication Critical patent/CN111651950A/zh
Application granted granted Critical
Publication of CN111651950B publication Critical patent/CN111651950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/35—Delay-insensitive circuit design, e.g. asynchronous or self-timed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种跨时钟域时序约束文件的生成方法、设备及介质，应用在现场可编程逻辑门阵列FPGA中，方法包括：确定预先编写的跨时钟域同步处理模块和跨时钟域时序约束命令；根据所述跨时钟域时序约束命令生成脚本；运行所述脚本，对所述FPGA所包含的各模块进行检索，以根据所述跨时钟域同步处理模块确定需要跨时钟域处理的信号，并将所述信号对应的跨时钟时序约束命令输出生成时序约束文件。针对现有FPGA设计流程中的人工编写跨时钟域时序信号时序约束文件的方法，本申请通过脚本语言，完成高度自动化生成跨时钟域信号时序约束文件的方法。不仅实施方便，流程简单，高效稳定，而且可以大幅缩短人工时序约束文件的时间，提高FPGA研发开发效率。

Description

一种跨时钟域时序约束文件的生成方法、设备及介质
技术领域
本申请涉及FPGA设计领域，具体涉及一种跨时钟域时序约束文件的生成方法、设备及介质。
背景技术
目前，电子信息技术产业发展迅速，对于专用芯片的性能要求越来越高，在集成电路制技术迅速进步的同时，集成电路的复杂度呈指数增加，研发生产周期大幅延长，不能很好的适应多变的市场需求。现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)提供了一种可以灵活实现电路的方法，平衡了产品研发周期和产品性能之间的矛盾。
现有技术中，一方面，FPGA设计规模越来越大，信号数量增长迅速。另一方面，随着设计功能的复杂度上升，信号所属时钟域越来越多。因此，不同时钟域信号的同步对于设计的功能正确变得非常重要，而人工编写对应的跨时钟域信号的约束文件是一项非常繁琐耗时且容易出错的工作。
发明内容
为了解决上述问题，本申请提出了一种跨时钟域时序约束文件的生成方法，应用在现场可编程逻辑门阵列FPGA中，所述方法包括：确定预先编写的跨时钟域同步处理模块和跨时钟域时序约束命令；根据所述跨时钟域时序约束命令生成脚本；运行所述脚本，对所述FPGA所包含的各模块进行检索，以根据所述跨时钟域同步处理模块确定需要跨时钟域处理的信号，并将所述信号对应的跨时钟时序约束命令输出生成时序约束文件。
在一个示例中，所述跨时钟域同步处理模块包括：快时钟域向慢时钟域信号同步模块F2S模块，以及慢时钟域向快时钟域信号同步模块S2F模块。
在一个示例中，在设计所述FPGA时，所述方法还包括：通过所述F2S模块和所述S2F模块完成跨时钟域信号的同步。
在一个示例中，运行所述脚本，对所述FPGA所包含的各模块进行检索，包括：确定在设计所述FPGA时，设计文件对应的索引列表；运行所述脚本，对所述索引列表中所包含的各模块进行逐个检索。
在一个示例中，确定在设计所述FPGA时，设计文件对应的索引列表，包括：设计所述FPGA时，将设计工程中除了所述跨时钟域同步处理模块之外的所有模块的文件名，按照特定的格式编写生成设计文件对应的索引列表。
在一个示例中，将所述信号对应的跨时钟时序约束命令输出生成时序约束文件，包括：根据所述FPGA对应的厂商所要求的时序约束命令格式，将所述信号对应的跨时钟域时序约束命令输出生成时序约束文件。
在一个示例中，根据所述跨时钟域同步处理模块确定需要跨时钟域处理的信号，包括：以所述各模块中使用的跨时钟域同步处理模块的实例化为锚点，确定需要跨时钟域处理的信号。
在一个示例中，所述方法还包括：确定需要跨时钟域处理的信号已修改；重新运行所述脚本，以生成新的时序约束文件。
另一方面，本申请还提出了一种跨时钟域时序约束文件的生成设备，应用在FPGA中，所述设备包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够：确定预先编写的跨时钟域同步处理模块和跨时钟域时序约束命令；根据所述跨时钟域时序约束命令生成脚本；运行所述脚本，对所述FPGA所包含的各模块进行检索，以根据所述跨时钟域同步处理模块确定需要跨时钟域处理的信号，并将所述信号对应的跨时钟时序约束命令输出生成时序约束文件。
另一方面，本申请还提出了一种跨时钟域时序约束文件的生成的非易失性计算机存储介质，存储有计算机可执行指令，应用在FPGA中，所述计算机可执行指令设置为：确定预先编写的跨时钟域同步处理模块和跨时钟域时序约束命令；根据所述跨时钟域时序约束命令生成脚本；运行所述脚本，对所述FPGA所包含的各模块进行检索，以根据所述跨时钟域同步处理模块确定需要跨时钟域处理的信号，并将所述信号对应的跨时钟时序约束命令输出生成时序约束文件。
通过本申请提出跨时钟域时序约束文件的生成方法能够带来如下有益效果：
针对现有FPGA设计流程中的人工编写跨时钟域时序信号时序约束文件的方法，本申请通过脚本语言，完成高度自动化生成跨时钟域信号时序约束文件的方法。不仅实施方便，流程简单，高效稳定，而且可以大幅缩短人工时序约束文件的时间，提高FPGA研发开发效率。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例中跨时钟域时序约束文件的生成方法的流程示意图；
图2为本申请实施例中跨时钟域时序约束文件的生成设备的示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
以下结合附图，详细说明本申请各实施例提供的技术方案。
本申请实施例提供一种跨时钟域时序约束文件的生成方法，应用在现场可编程逻辑门阵列FPGA中，FPGA是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
如图1所示，所述包括：
S101、确定预先编写的跨时钟域同步处理模块和跨时钟域时序约束命令。
S102、根据所述跨时钟域时序约束命令生成脚本。
为了能够有效的生成脚本，需要首先确定预先编写的跨时钟域同步处理模块和跨时钟域时序约束命令，然后根据跨时钟域时序约束命令来生成脚本。通常情况下，跨时钟域同步处理模块和跨时钟域时序约束命令都由用户进行编写。
具体地，跨时钟域通俗地讲，就是模块之间有数据交互，但是模块用的不是同一个时钟进行驱动，而跨时钟域同步处理模块的作用则是将这多个模块之间进行同步处理。例如，存在两个进行信息交互的模块，可以将这两个模块称作第一模块和第二模块，第一模块由clk1驱动，属于clk1的时钟域；而第二模块由clk2驱动，属于clk2的时钟域。当clk1比clk2的频率高时，则对于第一模块与第二模块两者来说，第一模块为快时钟域，第二模块为慢时钟域。而此时跨时钟域同步处理模块则可以包括，快时钟域向慢时钟域信号同步模块F2S模块，以及慢时钟域向快时钟域信号同步模块S2F模块。在设计FPGA时，即可通过F2S模块和S2F模块来完成跨时钟域信号的同步。而时序约束命令，则是指的在FPGA中，各模块、电路在工作时的先后顺序，对其进行相应的约束。在此不再对如何编写跨时钟域同步处理模块和跨时钟域时序约束命令进行限定。
S103、运行所述脚本，对所述FPGA所包含的各模块进行检索，以根据所述跨时钟域同步处理模块确定需要跨时钟域处理的信号，并将所述信号对应的跨时钟时序约束命令输出生成时序约束文件。
在生成了脚本以后，即可以运行该脚本。脚本即可进行自动化处理，对FPGA所包含的各模块进行检索。在检索过程中，可以根据跨时钟域同步处理模块来确定出需要跨时钟域处理的信号，然后根据该信号对应的跨时钟域时序约束命令输出生成时序约束文件，即完成了时序约束文件的生成。
具体地，在脚本的运行过程中，对FPGA所包含的各模块进行检索时，可以先确定设计文件对应的索引列表。通常情况下，在对FPGA进行编程设计时，需要先构建设计工程，然后在设计工程中会存在多个设计文件，而设计文件对应的索引列表，指的就是在各个设计文件中所包含的各模块的索引。通过该索引列表，可以准确的对索引列表中所包含的各模块进行逐个检索。
进一步地，在设计FPGA的过程中，需要构件设计工程以及多个设计文件，此时可以将设计工程中，除了跨时钟域同步处理模块之外的所有模块的文件名，按照特定的格式编写，即可生成设计文件对应的索引列表。
另外，在将信号对应的跨时钟时序约束命令输出生成时序约束文件时，由于不同的FPGA生产厂商所要求的时序约束命令格式不同，因此可以先确定本申请实施例中的FPGA对应的厂商所要求的的时序约束命令格式，然后再将该信号对应的跨时钟域约束命令，根据该时序约束命令格式来生成时序约束文件。
而在运行脚本后，根据跨时钟域同步处理模块确定需要跨时钟域处理的信号时，可以以各模块中使用的跨时钟域同步处理模块的实例化为锚点，来确定需要跨时钟域处理的信号。
在一个实施例中，当设计修改前端设计代码后，确定了需要修改跨时钟域信号，此时无需进行人工编辑生成时序约束文件，只需要重新运行已经生成了的脚本，即可自动生成新的时序约束文件，不仅实施方便，流程简单，高效稳定，而且可以大幅缩短人工时序约束文件的时间，提高FPGA研发开发效率。
如图2所示，本申请实施例还提供了一种跨时钟域时序约束文件的生成设备，应用在FPGA中，所述设备包括：
至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够：
确定预先编写的跨时钟域同步处理模块和跨时钟域时序约束命令；
根据所述跨时钟域时序约束命令生成脚本；
运行所述脚本，对所述FPGA所包含的各模块进行检索，以根据所述跨时钟域同步处理模块确定需要跨时钟域处理的信号，并将所述信号对应的跨时钟时序约束命令输出生成时序约束文件。
本申请实施例还提供了一种跨时钟域时序约束文件的生成的非易失性计算机存储介质，存储有计算机可执行指令，应用在FPGA中，所述计算机可执行指令设置为：
确定预先编写的跨时钟域同步处理模块和跨时钟域时序约束命令；
根据所述跨时钟域时序约束命令生成脚本；
运行所述脚本，对所述FPGA所包含的各模块进行检索，以根据所述跨时钟域同步处理模块确定需要跨时钟域处理的信号，并将所述信号对应的跨时钟时序约束命令输出生成时序约束文件。
本申请中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备和介质实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本申请实施例提供的设备和介质与方法是一一对应的，因此，设备和介质也具有与其对应的方法类似的有益技术效果，由于上面已经对方法的有益技术效果进行了详细说明，因此，这里不再赘述设备和介质的有益技术效果。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种跨时钟域时序约束文件的生成方法，其特征在于，应用在现场可编程逻辑门阵列FPGA中，所述方法包括：
确定预先编写的跨时钟域同步处理模块和跨时钟域时序约束命令；
根据所述跨时钟域时序约束命令生成脚本；
运行所述脚本，对所述FPGA所包含的各模块进行检索，以根据所述跨时钟域同步处理模块确定需要跨时钟域处理的信号，并将所述信号对应的跨时钟时序约束命令输出生成时序约束文件。
2.根据权利要求1所述的方法，其特征在于，所述跨时钟域同步处理模块包括：
快时钟域向慢时钟域信号同步模块F2S模块，以及慢时钟域向快时钟域信号同步模块S2F模块。
3.根据权利要求2所述的方法，其特征在于，在设计所述FPGA时，所述方法还包括：
通过所述F2S模块和所述S2F模块完成跨时钟域信号的同步。
4.根据权利要求1所述的方法，其特征在于，运行所述脚本，对所述FPGA所包含的各模块进行检索，包括：
确定在设计所述FPGA时，设计文件对应的索引列表；
运行所述脚本，对所述索引列表中所包含的各模块进行逐个检索。
5.根据权利要求4所述的方法，其特征在于，确定在设计所述FPGA时，设计文件对应的索引列表，包括：
设计所述FPGA时，将设计工程中除了所述跨时钟域同步处理模块之外的所有模块的文件名，按照特定的格式编写生成设计文件对应的索引列表。
6.根据权利要求1所述的方法，其特征在于，将所述信号对应的跨时钟时序约束命令输出生成时序约束文件，包括：
根据所述FPGA对应的厂商所要求的时序约束命令格式，将所述信号对应的跨时钟域时序约束命令输出生成时序约束文件。
7.根据权利要求1所述的方法，其特征在于，根据所述跨时钟域同步处理模块确定需要跨时钟域处理的信号，包括：
以所述各模块中使用的跨时钟域同步处理模块的实例化为锚点，确定需要跨时钟域处理的信号。
8.根据权利要求1所述的方法，其特征在于，所述方法还包括：
确定需要跨时钟域处理的信号已修改；
重新运行所述脚本，以生成新的时序约束文件。
9.一种跨时钟域时序约束文件的生成设备，其特征在于，应用在FPGA中，所述设备包括：
至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够：
确定预先编写的跨时钟域同步处理模块和跨时钟域时序约束命令；
根据所述跨时钟域时序约束命令生成脚本；
运行所述脚本，对所述FPGA所包含的各模块进行检索，以根据所述跨时钟域同步处理模块确定需要跨时钟域处理的信号，并将所述信号对应的跨时钟时序约束命令输出生成时序约束文件。
10.一种跨时钟域时序约束文件的生成的非易失性计算机存储介质，存储有计算机可执行指令，其特征在于，应用在FPGA中，所述计算机可执行指令设置为：
确定预先编写的跨时钟域同步处理模块和跨时钟域时序约束命令；
根据所述跨时钟域时序约束命令生成脚本；
运行所述脚本，对所述FPGA所包含的各模块进行检索，以根据所述跨时钟域同步处理模块确定需要跨时钟域处理的信号，并将所述信号对应的跨时钟时序约束命令输出生成时序约束文件。
CN202010387378.7A 2020-05-09 2020-05-09 一种跨时钟域时序约束文件的生成方法、设备及介质 Active CN111651950B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010387378.7A CN111651950B (zh) 2020-05-09 2020-05-09 一种跨时钟域时序约束文件的生成方法、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010387378.7A CN111651950B (zh) 2020-05-09 2020-05-09 一种跨时钟域时序约束文件的生成方法、设备及介质

Publications (2)

Publication Number Publication Date
CN111651950A true CN111651950A (zh) 2020-09-11
CN111651950B CN111651950B (zh) 2024-02-13

Family

ID=72343813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010387378.7A Active CN111651950B (zh) 2020-05-09 2020-05-09 一种跨时钟域时序约束文件的生成方法、设备及介质

Country Status (1)

Country Link
CN (1) CN111651950B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112131807A (zh) * 2020-09-18 2020-12-25 山东云海国创云计算装备产业创新中心有限公司 一种跨时钟域验证方法、装置、设备及介质
CN114297972A (zh) * 2021-03-25 2022-04-08 井芯微电子技术(天津)有限公司 时钟路径信息生成方法、生成装置、电子设备及介质
CN114546030A (zh) * 2022-02-15 2022-05-27 海光信息技术股份有限公司 芯片的时钟设计方法、芯片、装置及相关设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020199173A1 (en) * 2001-01-29 2002-12-26 Matt Bowen System, method and article of manufacture for a debugger capable of operating across multiple threads and lock domains
US20110116337A1 (en) * 2009-11-16 2011-05-19 Timothy Nicholas Hay Synchronising between clock domains
CN102411556A (zh) * 2011-07-28 2012-04-11 中国人民解放军国防科学技术大学 用于ip核的处理器接口及其自动生成方法
CN103576738A (zh) * 2012-08-01 2014-02-12 中兴通讯股份有限公司 一种异步信号跨时钟域处理方法及装置
CN104699473A (zh) * 2013-12-10 2015-06-10 展讯通信（上海）有限公司 时序约束文件的生成方法、装置以及rtl仿真设备
CN105183423A (zh) * 2015-09-02 2015-12-23 青岛中星微电子有限公司 一种跨时钟域异步数据处理方法和装置
US20160103943A1 (en) * 2014-10-10 2016-04-14 Oracle International Corporation Unified tool for automatic design constraints generation and verification
CN107966645A (zh) * 2017-11-15 2018-04-27 北京物芯科技有限责任公司 一种集成电路的扫描测试的时序约束方法及装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020199173A1 (en) * 2001-01-29 2002-12-26 Matt Bowen System, method and article of manufacture for a debugger capable of operating across multiple threads and lock domains
US20110116337A1 (en) * 2009-11-16 2011-05-19 Timothy Nicholas Hay Synchronising between clock domains
CN102411556A (zh) * 2011-07-28 2012-04-11 中国人民解放军国防科学技术大学 用于ip核的处理器接口及其自动生成方法
CN103576738A (zh) * 2012-08-01 2014-02-12 中兴通讯股份有限公司 一种异步信号跨时钟域处理方法及装置
CN104699473A (zh) * 2013-12-10 2015-06-10 展讯通信（上海）有限公司 时序约束文件的生成方法、装置以及rtl仿真设备
US20160103943A1 (en) * 2014-10-10 2016-04-14 Oracle International Corporation Unified tool for automatic design constraints generation and verification
CN105183423A (zh) * 2015-09-02 2015-12-23 青岛中星微电子有限公司 一种跨时钟域异步数据处理方法和装置
CN107966645A (zh) * 2017-11-15 2018-04-27 北京物芯科技有限责任公司 一种集成电路的扫描测试的时序约束方法及装置

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
乐大珩: "抗功耗攻击的密码芯片电路级防护关键技术研究", vol. 2021, no. 03, pages 5 *
宋文强;胡毅;: "FPGA跨时钟域信号同步设计方法研究", no. 09 *
许天一: "FPGA静态时序分析的研究与实现", pages 3 *
金大超;冷建伟;: "异步时钟域信号同步的实现", 天津理工大学学报, no. 03 *
黄琳;王新;胡成辉;: "基于FPGA的异步跨时钟域设计", 山西电子技术, no. 01 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112131807A (zh) * 2020-09-18 2020-12-25 山东云海国创云计算装备产业创新中心有限公司 一种跨时钟域验证方法、装置、设备及介质
CN114297972A (zh) * 2021-03-25 2022-04-08 井芯微电子技术(天津)有限公司 时钟路径信息生成方法、生成装置、电子设备及介质
CN114546030A (zh) * 2022-02-15 2022-05-27 海光信息技术股份有限公司 芯片的时钟设计方法、芯片、装置及相关设备

Also Published As

Publication number Publication date
CN111651950B (zh) 2024-02-13

Similar Documents

Publication Publication Date Title
CN111651950B (zh) 一种跨时钟域时序约束文件的生成方法、设备及介质
CN108984652B (zh) 一种可配置数据清洗系统和方法
CN112083897A (zh) 一种数字逻辑设计中信号声明系统、方法、设备及介质
CN106897342B (zh) 一种数据校验方法和设备
CN104298588A (zh) 一种持续集成的实现方法及装置
CN110471754A (zh) 作业调度中的数据展示方法、装置、设备及存储介质
CN106844369B (zh) 对象化sql语句构造方法及装置
CN104714957B (zh) 一种表结构的变更方法及装置
CN110895544B (zh) 一种接口数据处理方法、装置、系统及存储介质
CN108062323B (zh) 一种日志读取方法及装置
CN112231531A (zh) 一种基于opentsdb的数据展示方法、设备及介质
CN114138745A (zh) 数据的集成方法、装置、存储介质及处理器
CN107291439B (zh) 一种目标增量数据构建方法及装置
CN115048083A (zh) 组件的可视化方法、装置、存储介质及电子设备
CN110019507B (zh) 数据同步的方法及装置
CN112860542A (zh) 一种ui自动化测试方法
CN106815355A (zh) 一种用于NANDflash阵列的文件系统实现方法
CN109299125B (zh) 数据库更新方法及装置
CN112860234A (zh) 一种前端页面代码生成方法及系统
CN110795421A (zh) 一种防止脏数据产生的方法
CN108121719B (zh) 一种实现数据抽取转换加载etl的方法及装置
CN107229564B (zh) 一种压力模拟方法及装置
CN112685553A (zh) 一种在线文档查找替换的方法、装置、设备及介质
CN111367462B (zh) 一种数据处理方法及装置
CN110634527B (zh) 一种非易失存储器处理方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20240117

Address after: 250101 building S02, 1036 Chaochao Road, high tech Zone, Jinan City, Shandong Province

Applicant after: Shandong Inspur Scientific Research Institute Co.,Ltd.

Address before: Floor 6, Chaochao Road, Shandong Province

Applicant before: JINAN INSPUR HIGH-TECH TECHNOLOGY DEVELOPMENT Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant