KR102620349B1 - 반도체 기억장치 및 이의 동작 방법 - Google Patents

반도체 기억장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR102620349B1
KR102620349B1 KR1020210107653A KR20210107653A KR102620349B1 KR 102620349 B1 KR102620349 B1 KR 102620349B1 KR 1020210107653 A KR1020210107653 A KR 1020210107653A KR 20210107653 A KR20210107653 A KR 20210107653A KR 102620349 B1 KR102620349 B1 KR 102620349B1
Authority
KR
South Korea
Prior art keywords
setting information
read
reading
memory device
reached
Prior art date
Application number
KR1020210107653A
Other languages
English (en)
Other versions
KR20220022104A (ko
Inventor
나오아키 스도
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Publication of KR20220022104A publication Critical patent/KR20220022104A/ko
Application granted granted Critical
Publication of KR102620349B1 publication Critical patent/KR102620349B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

[과제] 파워 온 동작 시에 설정 정보의 판독이 올바르게 완료되었는지의 여부를 알 수 있는 반도체 기억장치를 제공한다.
[해결 수단] 본 발명의 플래시 메모리는, 전원전압이 파워 온 검출 수준이 된 것을 검출했을 때, 퓨즈 메모리의 판독을 행하고, 퓨즈 메모리의 판독이 올바르게 완료되었는지의 여부를 판정하고, 판독이 올바르게 완료되지 않았다고 판정했을 경우에는, 규정 횟수의 범위 내에서 퓨즈 메모리의 재판독을 행하고, 퓨즈 메모리로부터 판독한 설정 정보를 CF 레지스터에 세트한다. 또한, 퓨즈 메모리의 판독이 규정 횟수까지 행해진 것인지의 여부를 식별하는 식별 정보를 레지스터에 격납한다.

Description

반도체 기억장치 및 이의 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATION METHOD THEREOF}
본 발명은, 플래시 메모리 등의 반도체 기억장치에 관한 것으로, 특히, 전원투입 시의 파워 온(power on) 동작에 관한 것이다.
NAND형 플래시 메모리는, 판독, 프로그램, 소거 등을 위한 동작 전압, 타이밍, 내부전압 등을 설정하기 위한 파라미터(이하, 이러한 동작의 설정에 관한 정보를 설정 정보라 칭함)를 격납하기 위하여 퓨즈 메모리를 사용하고 있다. 예를 들면, 메모리 셀 어레이 내의 사용자에 의해서 액세스할 수 없는 퓨즈 메모리 영역이 제공된다. 플래시 메모리는, 전원 투입 시, 파워 온 동작으로서, 퓨즈 메모리에 격납된 설정 정보를 판독하고, 설정 정보를 주변회로의 레지스터(이하, 이러한 설정 정보를 기억하는 레지스터를 편의상 구성(configuration)(CF) 레지스터라 칭함)에 기입한다. 파워 온 동작 후, 컨트롤러는, CF 레지스터에 기억된 설정 정보에 의거해서 각종 동작을 제어할 수 있다.
도 1은 플래시 메모리에 전원이 투입되었을 때의 파워 온 동작을 설명하는 도면이다. 일례로서, 외부로부터 공급되는 전원전압(VCC)이 3.0V, 내부회로의 동작 보증 전압이 2.7 내지 3.3V, 파워 온 검출 수준이 2.2V로 한다. 전원 투입 후의 시각 t1에서, 전원전압(VCC)이 파워 온 검출 수준까지 상승하면, 컨트롤러는, 파워 온 검출에 응답해서 퓨즈 메모리로부터 설정 정보를 판독하고, 판독한 설정 정보를 CF 레지스터에 기입한다. 그 후, 시각 t2에서 전원전압(VCC)이 동작 보증 전압까지 상승하면, 통상 동작이 개시 가능하게 된다.
파워 온 동작에 있어서, 퓨즈 메모리의 판독은, 전원전압(VCC)이 동작 보증 전압까지 상승하기 전에 실행되었기 때문에 퓨즈 메모리로부터의 설정 정보의 판독이, 보다 낮은 전압 수준에서 행해지므로 퓨즈 메모리의 판독이 불안정해지는 것을 의미한다. 만약에 사용자측의 전력공급능력이 부족하거나 하면, 전원전압의 변동이나 노이즈에 의해 퓨즈 메모리의 판독이 올바르게 행해지지 않고, 잘못된 설정 정보가 CF 레지스터에 기입될 우려가 있다.
그래서, 신뢰성을 향상시키기 위하여 퓨즈 메모리의 판독이 올바르게 완료되었는지의 여부를 판정하고, 올바르게 판독되지 않았을 경우에는, 퓨즈 메모리의 재판독을 행하고 있다.
도 2는 종래의 파워 온 동작 시의 퓨즈 메모리의 판독 동작을 나타내는 플로우 챠트이다. 전원전압(VCC)이 파워 온 검출 수준이 되면, 파워 온이 검출되고(S100), 내부의 컨트롤러는, 퓨즈 메모리의 판독을 행한다(S110). 퓨즈 메모리에는, 설정 정보에 부가해서 특정 어드레스에 시그니처 데이터가 기억되어 있고, 이들 정보가 판독된다.
컨트롤러는, 시그니처 데이터가 올바른지의 여부를 체크한다(S120). 시그니처 데이터는, 예를 들어, "AAh" 또는 "55h"와 같은 "0"과 "1"의 데이터 패턴이다. 컨트롤러는, 시그니처 데이터가 올바르다면, 퓨즈 메모리의 판독이 올바르게 완료되었다고 판정하고, 설정 정보를 CF 레지스터에 세트하고, 퓨즈 메모리의 판독을 종료한다(S130).
다른 한편, 시그니처 데이터가 잘못되어 있으면, 컨트롤러는, 판독 횟수가 최대값에 도달했는지의 여부를 확인한다(S140). 도달하지 않았을 경우, 퓨즈 메모리의 판독을 재시도한다(S110). 판독 횟수가 최대값에 도달했을 경우에는, 컨트롤러는, 설정 정보를 CF 레지스터에 기입하고, 퓨즈 메모리의 판독을 종료한다(S150).
퓨즈 메모리로부터 판독한 시그니처 데이터가 올바르지 않을 경우에는, S150에서 종료한 경우에는, 퓨즈 메모리로부터 판독해서 CF 레지스터에 기입한 설정 정보는, 틀린 설정 정보가 포함되어 있을 가능성이 있는 것을 나타내는, 판독 동작, 프로그램 동작, 소거 동작 등의 시에 올바르지 않은 설정 정보를 사용해서(예를 들어, 이상한 전압 수준이 인가되고, 혹은 부적절한 타이밍으로 전압이 인가되는 등), 오동작을 야기하게 된다. 또한, 오동작의 원인을 해석할 때에, 설정 정보가 오동작의 원인인 것을 모르고, 원인 구명(究明)을 위하여 대량의 시간 및 리소스를 허비할 가능성이 있다.
본 발명은, 이러한 종래의 과제를 해결하고, 파워 온 동작 시에 설정 정보의 판독이 올바르게 완료되었는지의 여부를 알 수 있는 반도체 기억장치를 제공하는 것을 목적으로 한다. 또한, 본 발명은 파워 온 동작 후에 설정 정보의 재판독을 행하는 기능을 구비한 반도체 기억장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 기억장치는, 메모리 셀 어레이와, 동작의 설정에 관한 설정 정보를 불휘발성 기억 영역에 기억하는 기억 수단과, 전원전압이 파워 온 검출 수준이 된 것을 검출했을 때, 기억 수단으로부터 설정 정보를 판독하고, 판독한 설정 정보를 데이터 보유부에 로딩하고, 그리고 설정 정보의 판독이 올바르게 완료되었는지의 여부를 식별하는 식별 정보를, 외부로부터의 커맨드에 응해서 판독 가능한 레지스터에 격납하는 파워 온 동작 수단을 포함한다.
본 발명에 따른 반도체 기억장치의 동작 방법은, 동작의 설정에 관한 설정 정보를 불휘발성 기억 영역에 미리 기억하는 단계, 전원전압이 파워 온 검출 수준이 된 것을 검출했을 때, 기억 영역으로부터 설정 정보를 판독하고, 설정 정보의 판독이 올바르게 완료되었는지의 여부를 판정하고, 판독이 올바르게 완료되지 않았다고 판정했을 경우에는, 설정 정보의 재판독을 행하고, 기억 영역으로부터 판독한 설정 정보를 데이터 보유부에 로딩하는 단계와, 설정 정보의 판독이 최대값까지 도달했는지의 여부를 식별하는 식별 정보를, 판독 가능한 레지스터에 격납하는 단계를 포함한다.
본 발명에 따르면, 설정 정보의 판독이 규정 횟수까지 행해진 것인지의 여부를 식별하는 식별 정보를 외부로부터의 커맨드에 응해서 판독 가능한 레지스터에 격납하도록 했으므로, 사용자는, 파워 온 동작 시에 설정 정보의 판독이 올바르게 행해졌는지의 여부를 알 수 있다. 또한, 커맨드 동작을 행할 때, 설정 정보의 판독이 올바르게 행해지지 않은 상태에서 설정 정보가 세트되었을 경우에는, 설정 정보의 재판독을 행하고, 재판독된 설정 정보를 레지스터에 세트하도록 했으므로 설정 정보의 잘못에 의한 오동작을 방지할 수 있다.
도 1은 플래시 메모리의 파워 온 동작을 설명하는 도면이다.
도 2는 종래의 파워 온 동작 시의 퓨즈 메모리의 판독 동작을 나타내는 플로우 챠트이다.
도 3은 본 발명의 실시예에 따른 플래시 메모리의 구성을 나타내는 블록 도다.
도 4는 본 발명의 실시예에 따른 파워 온 동작 시의 퓨즈 메모리의 판독 동작을 나타내는 플로우 챠트이다.
도 5는 종래의 플래시 메모리의 리셋 동작을 나타내는 플로우 챠트이다.
도 6은 본 발명의 제2 실시예에 따른 플래시 메모리의 리셋 동작을 나타내는 플로우 챠트이다.
도 7은 본 발명의 제3 실시예에 따른 플래시 메모리의 퓨즈 메모리의 판독 동작을 나타내는 플로우 챠트이다.
도 8은 본 발명의 제4 실시예에 따른 플래시 메모리의 퓨즈 메모리의 판독 동작을 나타내는 플로우 챠트이다.
도 9는 본 발명의 제5 실시예에 따른 플래시 메모리의 퓨즈 메모리의 판독 동작을 나타내는 플로우 챠트이다.
다음에, 본 발명에 따른 반도체 기억장치에 대해서 설명한다. 반도체 기억장치의 실시형태로서 NAND형 플래시 메모리를 예시하지만, 이것으로 한정되지 않고, 반도체 기억장치는, 파워 온 동작에 있어서 설정 정보를 불휘발성 메모리로부터 판독하는 스킴(scheme)을 구비한 메모리 디바이스이어도 된다.
도 3은 본 발명의 실시예에 따른 NAND형 플래시 메모리의 구성을 나타내는 블록도이다. 도 3을 참조하면, 플래시 메모리(100)는, 복수의 메모리 셀이 형성된 메모리 셀 어레이(110)와, 외부 입출력 단자(I/O)에 접속된 입출력 버퍼(120)와, 입출력 버퍼(120)로부터 어드레스 데이터를 수취하는 어드레스 레지스터(130)와, 입출력 버퍼(120)로부터 커맨드 데이터를 수취하고, 각 부를 제어하는 컨트롤러(140)와, 어드레스 레지스터(130)로부터의 행 어드레스 정보(Ax)에 의거해서 블록의 선택 및 워드선의 선택 등을 행하는 워드선 선택회로(150)와, 워드선 선택회로(150)에 의해서 선택된 페이지의 판독 데이터를 보유하거나, 선택된 페이지에 프로그램해야 할 프로그램 데이터를 보유하는 페이지 버퍼/감지회로(160)와, 어드레스 레지스터(130)로부터의 열 어드레스 정보(Ay)에 의거해서 페이지 버퍼/감지회로(160)의 열 등을 선택하는 열선택 회로(170)와, 예를 들어, 휘발성의 레지스터(180)와, 외부로부터 공급된 전원전압(VCC)이 파워 온 검출 수준에 도달한 것을 검출하고, 그 검출 신호(DET)를 컨트롤러(140) 등에 공급하는 전압검출부(190)와, 판독, 프로그램 및 소거 등을 위하여 필요한 각종 전압(프로그램 전압(Vpgm), 판독 전압(Vread), 소거 전압(Vers), 패스 전압(Vpass) 등)을 생성하는 내부전압 발생회로(200)를 포함해서 구성된다.
메모리 어레이(110)는, m의 블록(BLK(0), BLK(1), …, BLK(m-1))을 구비하고, 1개의 블록에는 복수의 NAND 스트링이 형성되고, 1개의 NAND 스트링에는 복수의 메모리 셀이 직렬로 접속된다. 또한, 메모리 셀 어레이(110)에는, 사용자에 의해서 사용되지 않는 영역(또는 액세스할 수 없는 영역)에 플래시 메모리의 동작 전압이나 타이밍 등을 설정하기 위한 설정 정보를 격납하는 퓨즈 메모리가 포함되어 있다. 또한, 퓨즈 메모리에는, 이러한 설정 정보에 부가해서 특정 어드레스에 시그니처 데이터도 격납된다. 시그니처 데이터는, 파워 온 동작 시에 퓨즈 메모리가 올바르게 판독되었는지의 여부를 검증하기 위한 데이터이며, 소정의 실시예에서, "AAh" 또는 "55h" 등의 데이터이다.
컨트롤러(140)는, 입출력 버퍼(120)로부터 커맨드 데이터를 수신하는 것에 부가해서, 플래시 메모리의 동작 전압 또는 타이밍을 설정하기 위한 상기 설정 정보를 플래시 메모리로부터 수신하고, 이들의 컨트롤러(140)의 CF 레지스터(도시 생략)에 기입되고, CF 레지스터에 격납된 설정 정보에 따라서, 플래시 메모리가 실행되는 여러 가지 동작을 제어한다.
레지스터(180)는, 플래시 메모리(100)의 각종 상태를 나타내는 데이터를 기억한다. 본 실시예에서는, 레지스터(180)의 일부에는, 파워 온 동작 시에 퓨즈 메모리의 판독이 올바르게 완료되었는지의 여부를 식별하기 위한 식별 데이터(POFAIL)가 격납된다. 소정의 실시예에서는, 컨트롤러(140)는, 외부로부터 레지스터(180)를 판독하기 위한 커맨드를 수취하면, 레지스터(180)에 격납된 식별 데이터를 판독하고, 판독한 데이터를 외부에 출력한다.
전압검출부(190)는, 전원전압(VCC)이 파워 온 검출 수준이 된 것을 검출한다. 전원전압(VCC)은, 예를 들어, 3.0V이며, 전원 투입 시에 전원전압(VCC)이 파워 온 검출 수준(예를 들어, 2.2V)에 도달했을 때, 전압검출부(190)는 검출 신호(DET)를 컨트롤러(140)에 출력한다. 파워 온 검출 수준은, 플래시 메모리의 통상 동작 시의 동작 보증 전압(예를 들어, 2.7V 내지 3.3V)보다도 낮다.
컨트롤러(140)는, 예를 들어, CPU나 ROM/RAM 등의 마이크로컨트롤러 혹은 스테이트 머신을 포함해서 구성된다. 예를 들면, ROM에는, 파워 온 동작, 판독 동작, 프로그램 동작, 소거 동작 등을 실행하기 위한 프로그램이 격납되고, 컨트롤러(140)는, 그들의 프로그램을 실행함으로써 각 동작을 제어한다.
컨트롤러(140)는, 전압검출부(190)로부터 검출 신호(DET)를 수취하면, 파워 온 동작을 실행한다. 또, 컨트롤러(140)는, 외부로부터 판독 커맨드, 프로그램 커맨드 또는 소거 커맨드를 수취하면, 그들의 동작을 실행한다. 판독 동작에서는, 비트선에 양의 전압을 인가하고, 선택 워드선에 예를 들면 0V를 인가하고, 비선택 워드선에 패스 전압을 인가하고, 비트선측 선택 트랜지스터 및 소스선측 선택 트랜지스터를 온(on) 상태로 하고, 공통 소스선에 0V를 인가한다. 프로그램 동작에서는, 선택 워드선에 고전압의 프로그램 전압(Vpgm)을 인가하고, 비선택의 워드선에 중간전위를 인가하고, 비트선측 선택 트랜지스터를 온시키고, 소스선측 선택 트랜지스터를 오프시켜, "0" 또는 "1"의 데이터에 따른 전압을 비트선에 공급한다. 소거 동작에서는, 블록 내의 선택된 워드선에 0V를 인가하고, P웰에 고전압을 인가하고, 블록 단위로 데이터를 소거한다.
도 4는 본 실시예의 파워 온 동작을 나타내는 플로우 챠트이다. 전원이 투입되었을 때, 전압검출부(190)는, 전원전압(VCC)이 파워 온 검출 수준(2.2V)에 도달한 것을 검출 후, 검출 신호(DET)를 컨트롤러(140)에 제공한다(S200). 컨트롤러(140)는, 검출 신호(DET)에 응답해서, 메모리 셀 어레이 내의 퓨즈 메모리를 판독하고, 거기에 격납된 설정 정보 및 시그니처 데이터를 판독한다(S210).
컨트롤러(140)는, 판독된 시그니처 데이터와 미리 준비된 기대값과 일치하고 있는지의 여부를 비교하고, 시그니처 데이터가 올바른지의 여부를 판정한다(S220). 시그니처 데이터가 기대값과 일치할 때, 컨트롤러(140)는, 스테이터스 레지스터(180)에 식별 데이터 POFAIL=0을 기입하고, 퓨즈 메모리로부터 판독한 설정 정보를 CF 레지스터에 기입한 후(S230), 퓨즈 메모리의 판독이 종료된다(S240).
다른 한편, S220에서 시그니처 데이터가 기대값과 일치하지 않을 때, 퓨즈 메모리의 판독이 올바르게 행해지지 않았다고 나타낸다. 컨트롤러(140)는, 우선, 플래시 메모리의 판독 횟수가 최대값에 도달했는지의 여부를 확인한다. 최대값에 도달하지 않은 경우, 컨트롤러(140)는 S210 내지 S220으로 되돌리고, 플래시 메모리의 재판독 및 시그니처 데이터의 재판정을 행한다. 플래시 메모리의 판독 횟수가 최대값에 도달했을 경우, 레지스터(180)에 식별 데이터 FOFAIL=1을 기입하고, 플래시 메모리로부터 판독한 설정 정보를 CF 레지스터에 기입하고(S260), 퓨즈 메모리의 판독이 종료된다(S270). 불합격 상태에서 파워 온 동작이 종료했을 경우에는, 설정 정보에 잘못이 포함되어 있을 가능성이 있다.
여기서 유의해야 할 점은, 본 실시예에서는, 식별 데이터(POFAIL)는 최대값에 도달하기 전에 퓨즈 메모리의 판독이 올바르게 완료되었는지의 여부를 나타내기 위한 것이다. 구체적으로, 식별 데이터 POFAIL=0은, 최대값에 도달하기 전에 퓨즈 메모리의 판독이 올바르게 완료되었음을 나타내는, CF 레지스터에 기입된 설정 정보를 신뢰할 수 있음을 의미한다. 이것에 대해서, FAIL=1은, 최대값에 도달하기 전에 퓨즈 메모리의 판독이 올바르게 완료되고 있지 않은 것을 나타낸다(특성 데이터가 기대값과 다르다). 그 때문에, CF 레지스터에 기입된 설정 정보에 에러가 있을 가능성이 있다.
파워 온 동작 후, 전원전압(VCC)이 동작 보증 전압이 되면, 플래시 메모리(100)는, 외부로부터의 커맨드에 응답해서 동작을 행할 수 있는 레디 상태가 된다. 사용자는, 임의의 타이밍으로, 레지스터(180)를 판독하는 커맨드를 입력하면, 컨트롤러(140)는, 해당 판독 커맨드에 응답해서 레지스터(180)의 데이터를 판독하고, 판독한 데이터를 외부단자로부터 출력시킨다. 사용자는, 레지스터(180)의 식별 데이터(POFAIL)를 체크함으로써 파워 온 동작 시에 퓨즈 메모리의 판독이 올바르게 완료되었는지의 여부를 알 수 있다. 식별 데이터(POFAIL)=1이면, 파워 온 동작 시에 퓨즈 메모리의 판독이 올바르게 완료되지 않으므로, CF 레지스터에 기입된 설정 정보에 에러가 있을 가능성이 있다. 사용자는, 파워 온 동작 등을 실시할 수 있다.
이와 같이 본 실시예에 따르면, 레지스터(180)에 격납된 식별 데이터(POFAIL)에 의해서, 퓨즈 메모리의 판독이 올바르게 완료되었는지의 여부를 판정하고, CF 레지스터에 설정 정보가 올바르지 않은 것이 원인으로 플래시 메모리에 오동작이 발생했을 경우에, 사용자는 오동작의 원인을 용이하게 알 수 있다.
도 5는 종래의 리셋 동작을 나타내는 플로우 챠트이다. 외부에서부터 리셋 커맨드가 입력되면(S300), 컨트롤러(140)는, 플래시 메모리가 동작중인지의 여부, 즉, 비지(busy) 상태인지의 여부를 체크하고(S310), 동작중이면 그 동작을 중지하고(S320), 레지스터 등을 포함하는 내부회로를 리셋한다(S330).
도 6은 본 발명의 일 실시예의 리셋 동작을 나타내는 플로우 챠트이다. 본 실시예는, 사용자로부터의 리셋 커맨드에 응해서, 퓨즈 메모리의 재판독을 행한다. 도 6에 있어서, 단계 S400 내지 S420은, 도 5의 단계 S300 내지 S320과 동일하다. 본 실시예에서는 또한, 컨트롤러(140)는, 내부회로를 리셋하기 전에 레지스터(180)의 식별 데이터(POFAIL)는 0인지의 여부를 체크하고(S430). POFAIL=0이면, 내부회로를 리셋한다(S440). 식별 데이터 POFAIL=1이면, 퓨즈 메모리의 재판독을 행하고, 판독한 설정 정보를 CF 레지스터(180)에 기입하고(S460), 그 후, 내부회로를 리셋한다(S440).
여기서 유의해야 할 점은, 리셋 커맨드를 실시할 때, 플래시 메모리에는, 전원전압(VCC)이 동작 보증 전압에 도달하므로, 리셋 동작 시의 퓨즈 메모리의 판독은, 파워 온 동작 시의 퓨즈 메모리의 판독보다도 안정적이어서, 신뢰성이 높은 판독을 행할 수 있는 것이다. 그 때문에, 리셋 동작에 식별 데이터 POFAIL=1이 검출되었을 경우(즉, 파워 온 동작 시에 퓨즈 메모리의 판독이 올바르게 종료되지 않았을 경우), 리셋 동작으로 퓨즈 메모리의 재판독을 행함으로써, 그 설정 정보를 리셋 동작 시에 판독된 설정 정보로 개서함으로써, 플래시 메모리의 오동작을 저감시킬 수 있다.
도 7은 본 발명의 다른 실시예의 리셋 동작을 나타내는 플로우 챠트이다. 본 실시예는, 파워 온 동작 후에 내부 리셋 커맨드에 따라서, 퓨즈 메모리의 재판독을 행한다. 도 7을 참조하면, 컨트롤러(140)는, 파워 온 동작의 종료 후(S500), 플래시 메모리(100)의 전원전압(VCC)이 동작 보증 전압이 되면, 내부 리셋 커맨드를 실시한다(S510). 소정의 실시예에서, 내부 리셋 커맨드는, 파워 온 동작으로부터 미리 결정된 시간 후에 자동적으로 실시되도록 해도 된다.
그리고, 컨트롤러(140)는, 레지스터(180)의 식별 데이터(POFAIL)의 데이터는 0인지의 여부를 체크한다(S520). POFAIL=0이면, 동작을 종료한다. POFAIL=1이면, 퓨즈 메모리의 재판독을 행하고, 판독한 설정 정보를 CF 레지스터에 기입하고(S530), 동작을 종료한다.
본 실시예에 따르면, 파워 온 동작 후(즉, 전원전압(VCC)이 동작 보증 전압에 도달한 후)에 자동적으로 내부 리셋 동작을 행함으로써, 파워 온 동작 중에 퓨즈 메모리의 판독이 올바르게 완료되어 있지 않은 것이 판명된 경우, 퓨즈 메모리의 재판독을 행할 수 있는, 신뢰성이 높은 설정 정보를 CF 레지스터에 재기입하고, 플래시 메모리의 오동작을 방지할 수 있다.
도 8은 본 발명의 또 다른 실시예의 리셋 동작을 나타내는 플로우 챠트이다. 본 실시예는, 리셋 커맨드와는 별도로 준비된 사용자 커맨드에 응해서 퓨즈 메모리의 재판독을 행한다. 도 8을 참조하면, 외부로부터 파워 온 재시도 커맨드가 입력되면(S600), 컨트롤러(140)는, 파워 온 재시도 커맨드에 의거해서 레지스터(180)의 식별 데이터(POFAIL)는 0인지의 여부를 체크한다(S610). POFAIL=0이면, 동작을 종료한다. POFAIL=1이면, 퓨즈 메모리의 재판독을 행하고, 판독한 설정 정보를 CF 레지스터에 세트하고(S620), 동작을 종료한다.
본 실시예에서는, 파워 온 재시도 커맨드를 실시할 때, 플래시 메모리(100)는 동작 보증 전압으로 동작하므로, 퓨즈 메모리의 판독은, 파워 온 동작시보다도 신뢰성이 높고, 올바른 설정 정보를 CF 레지스터에 기입할 수 있다.
도 9는 본 발명의 일 실시예의 동작을 나타내는 플로우 챠트이다. 본 실시예는, 판독, 프로그램 또는 소거 등의 커맨드에 따라서, 퓨즈 메모리의 재판독을 행한다. 도 9를 참조하면, 컨트롤러(140)는, 판독, 프로그램 또는 소거의 커맨드를 외부에서부터 수취하면(S700), 이들 동작을 개시하기 전에, 레지스터(180)의 식별 데이터(POFAIL)는 0인지의 여부를 체크한다(S710). POFAIL=0이면, 판독, 프로그램 또는 소거 등의 동작을 행한다(S730). POFAIL=1이면, 퓨즈 메모리의 재판독을 행하고, 판독한 설정 정보를 CF 레지스터에 기입하고(S720), 그 후, 판독, 프로그램 또는 소거 등의 동작을 실시한다(S730).
본 실시예에 따르면, 판독, 프로그램 또는 소거 동작을 실시하기 전에, 식별 데이터(POFAIL)에 의해서, CF 레지스터에 설정 정보가 올바른지의 여부를 확인할 수 있다. 식별 데이터 POFAIL=1을 검출했을 경우, 퓨즈 메모리의 재판독을 행해서, CF 레지스터에 설정 정보를 재기입하고, 판독, 프로그램 또는 소거 동작의 동작 전압이나 동작 타이밍 등을 신뢰성이 보다 높은 설정 정보에 의거해서 설정할 수 있고, 결과로서 플래시 메모리의 오동작을 방지한다.
상술한 본 발명의 다양한 실시예에서, 반도체 기억수단은 외부로부터의 리셋 커맨드에 응해서 리셋을 행하는 리셋 수단을 더 포함할 수 있고, 상기 리셋 수단은, 상기식별 정보가 설정 정보의 판독 횟수가 최대값에 도달한 것을 나타낼 경우에는, 상기 기억 수단으로부터 상기 설정 정보를 재판독하고, 판독한 설정 정보를 상기 데이터 보유부에 기입할 수 있다.
상술한 본 발명의 다양한 실시예에서, 반도체 기억장치는 상기 파워 온 동작 수단의 실시 후에 내부 리셋 커맨드에 응해서 리셋을 행하는 리셋 수단을 더 포함할 수 있고, 상기 리셋 수단은, 상기 식별 정보가 상기 설정 정보의 판독 횟수가 최대값에 도달한 것을 나타낼 경우에는, 상기 기억 수단으로부터 상기 설정 정보를 재판독하고, 판독한 설정 정보를 상기 데이터 보유부에 기입할 수 있다.
상술한 본 발명의 다양한 실시예에서, 반도체 기억장치는 외부로부터의 특정 커맨드가 입력되었을 때, 상기 식별 정보가 상기 설정 정보의 판독 횟수가 최대값에 도달한 것을 나타낼 경우에는, 상기 기억 수단으로부터 상기 설정 정보를 재판독하고, 판독한 설정 정보를 상기 데이터 보유부에 기입하는 판독 수단을 더 포함할 수 있다.
상술한 본 발명의 다양한 실시예에서, 반도체 기억장치는 외부로부터의 판독 커맨드에 응해서 상기 메모리 셀 어레이의 선택된 메모리 셀의 데이터를 판독하는 판독 수단을 더 포함할 수 있고, 상기 판독 수단은, 판독 동작을 실행하기 전에, 상기 식별 정보가 상기 설정 정보의 판독 횟수가 최대값에 도달한 것을 나타낼 경우에는, 상기 기억 수단으로부터 상기 설정 정보를 재판독하고, 판독한 설정 정보를 상기 데이터 보유부에 기입할 수 있다.
상술한 본 발명의 다양한 실시예에서, 반도체 기억장치는 외부로부터의 프로그램 커맨드에 응해서 상기 메모리 셀 어레이의 선택된 메모리 셀에 데이터를 프로그램하는 프로그램 수단을 더 포함할 수 있고, 상기 프로그램 수단은, 프로그램 동작을 실행하기 전에, 상기 식별 정보가 상기 설정 정보의 판독 횟수가 최대값에 도달한 것을 나타낼 경우에는, 상기 기억 수단으로부터 상기 설정 정보를 재판독하고, 판독한 설정 정보를 상기 데이터 보유부에 기입할 수 있다
상술한 본 발명의 다양한 실시예에서, 반도체 기억장치는 외부로부터의 소거 커맨드에 응해서 상기 메모리 셀 어레이의 선택된 메모리 셀의 데이터를 소거하는 소거 수단을 더 포함할 수 있고, 상기 소거 수단은, 소거 동작을 실행하기 전에, 상기 식별 정보가 상기 설정 정보의 판독 횟수가 최대값에 도달한 것을 나타낼 경우에는, 상기 기억 수단으로부터 상기 설정 정보를 재판독하고, 판독한 설정 정보를 상기 데이터 보유부에 기입할 수 있다.
상기 실시예에서는, NAND형 플래시 메모리를 예시했지만, 본 발명은, 파워 온 동작을 행하는 반도체 기억장치에도 적용 가능하다. 또한, 상기 실시예에서는, 퓨즈 메모리를 메모리 셀 어레이 내에 설치했지만, 이것으로 한정되지 않고, 메모리 셀 어레이와는 별도의 불휘발성 기억 영역에 설치하도록 해도 된다.
본 발명의 바람직한 실시형태에 대해서 상세히 설명했지만, 본 발명은, 특정 실시형태로 한정되는 것은 아니고, 청구범위에 기재된 발명의 요지의 범위 내에 있어서, 각종 변형·변경이 가능하다.
100: 플래시 메모리 110: 메모리 셀 어레이
120: 입출력 버퍼 130: 어드레스 레지스터
140: 컨트롤러 150: 워드선 선택회로
160: 페이지 버퍼/감지회로 170: 열선택 회로
180: 레지스터 190: 전압검출부
200: 내부전압 발생회로

Claims (13)

  1. 반도체 기억장치로서,
    메모리 셀 어레이;
    동작의 설정에 관한 설정 정보를 불휘발성 기억 영역에 기억하는 기억 수단;
    제1 수단; 및
    파워 온 동작 수단을 포함하되,
    상기 파워 온 동작 수단은:
    전원전압이 파워 온 검출 수준이 된 것을 검출했을 때, 상기 기억 수단으로부터 상기 설정 정보를 판독하고, 상기 기억 수단으로부터 판독한 설정 정보를 데이터 보유부에 기입하고, 그리고 상기 설정 정보의 판독이 올바르게 완료되었는지의 여부를 식별하는 식별 정보를, 외부로부터의 커맨드에 응답하여 레지스터에 격납하고, 그리고
    상기 설정 정보의 판독이 올바르게 완료되었는지 여부를 판단하고, 상기 설정 정보의 판독이 올바르게 완료되지 않았다고 판단되는 경우 상기 설정 정보를 재판독하도록 구성되고,
    상기 식별 정보는, 상기 설정 정보의 판독 횟수가 최대값에 도달했는지 여부에 기초하여 결정되고;
    상기 제1 수단은, 상기 식별 정보가 상기 설정 정보의 판독 횟수가 최대값에 도달한 것을 나타내는 경우, 상기 기억 수단으로부터 상기 설정 정보를 재판독하고, 상기 설정 정보를 상기 데이터 보유부에 기입하는, 반도체 기억장치.
  2. 제1항에 있어서, 반도체 기억장치는, 레지스터로부터 상기 식별 정보를 판독하고, 판독한 식별 정보를 외부에 출력하는 출력 수단을 더 포함하는, 반도체 기억장치.
  3. 제1항에 있어서, 상기 제1 수단은 외부로부터의 리셋 커맨드에 응해서 리셋을 행하는 리셋 수단인, 반도체 기억장치.
  4. 제1항에 있어서, 상기 제1 수단은 상기 파워 온 동작 수단이 활성화된 후에 내부 리셋 커맨드에 응해서 리셋을 수행하는 리셋 수단인, 반도체 기억장치.
  5. 제1항에 있어서, 상기 제1 수단은, 외부로부터의 커맨드가 입력되었을 때, 상기 식별 정보가 상기 설정 정보의 판독 횟수가 최대값에 도달한 것을 나타낼 경우에는, 상기 기억 수단으로부터 상기 설정 정보를 재판독하고, 판독한 설정 정보를 상기 데이터 보유부에 기입하는 판독 수단인, 반도체 기억장치.
  6. 제1항에 있어서, 상기 제1 수단은 외부로부터의 판독 커맨드에 응해서 상기 메모리 셀 어레이의 선택된 메모리 셀의 데이터를 판독하는 판독 수단이고,
    상기 판독 수단은, 판독 동작을 실행하기 전에, 상기 식별 정보가 상기 설정 정보의 판독 횟수가 최대값에 도달한 것을 나타낼 경우에는, 상기 기억 수단으로부터 상기 설정 정보를 재판독하고, 판독한 설정 정보를 상기 데이터 보유부에 기입하는, 반도체 기억장치.
  7. 제1항에 있어서, 상기 제1 수단은 외부로부터의 프로그램 커맨드에 응해서 상기 메모리 셀 어레이의 선택된 메모리 셀에 데이터를 프로그램하는 프로그램 수단이고,
    상기 프로그램 수단은, 프로그램 동작을 실행하기 전에, 상기 식별 정보가 상기 설정 정보의 판독 횟수가 최대값에 도달한 것을 나타낼 경우에는, 상기 기억 수단으로부터 상기 설정 정보를 재판독하고, 판독한 설정 정보를 상기 데이터 보유부에 기입하는, 반도체 기억장치.
  8. 제1항에 있어서, 상기 제1 수단은 외부로부터의 소거 커맨드에 응해서 상기 메모리 셀 어레이의 선택된 메모리 셀의 데이터를 소거하는 소거 수단이고,
    상기 소거 수단은, 소거 동작을 실행하기 전에, 상기 식별 정보가 상기 설정 정보의 판독 횟수가 최대값에 도달한 것을 나타낼 경우에는, 상기 기억 수단으로부터 상기 설정 정보를 재판독하고, 판독한 설정 정보를 상기 데이터 보유부에 기입하는, 반도체 기억장치.
  9. 제1항에 있어서, 상기 파워 온 검출 수준은 커맨드를 실행할 때의 동작 전압보다 낮은, 반도체 기억장치.
  10. 반도체 기억장치의 동작 방법으로서,
    동작의 설정에 관한 설정 정보를 불휘발성 기억 영역에 미리 기억하는 단계;
    전원전압이 파워 온 검출 수준이 된 것을 검출했을 때, 상기 기억 영역으로부터 상기 설정 정보를 판독하고, 상기 설정 정보의 판독이 올바르게 완료되었는지의 여부를 판정하고, 판독이 올바르게 완료되지 않았다고 판정했을 경우에는, 상기 설정 정보를 재판독하는 단계;
    상기 기억 영역으로부터 판독한 설정 정보를 데이터 보유부에 기입하는 단계;
    상기 설정 정보의 판독 횟수가 최대값에 도달했는지의 여부를 식별하는 식별 정보를, 판독 가능한 레지스터에 격납하는 단계; 및
    리셋 커맨드에 응답하여 상기 식별 정보가 상기 설정 정보의 판독 횟수가 최대값에 도달한 것을 나타내는 경우, 상기 기억 영역으로부터 상기 설정 정보를 재판독하고, 상기 설정 정보를 상기 데이터 보유부에 기입하는 단계를 포함하는, 반도체 기억장치의 동작 방법.
  11. 제10항에 있어서, 외부로부터의 커맨드에 응해서 상기 레지스터로부터 상기 식별 정보를 판독하고, 판독한 식별 정보를 외부에 출력하는 단계를 더 포함하는, 반도체 기억장치의 동작 방법.
  12. 반도체 기억장치의 동작 방법으로서,
    동작의 설정에 관한 설정 정보를 불휘발성 메모리의 기억 영역에 미리 기억하는 단계;
    전원전압이 파워 온 검출 수준에 도달한 것을 검출했을 때, 상기 기억 영역으로부터 상기 설정 정보를 판독하고, 상기 설정 정보의 판독이 올바르게 완료되었는지의 여부를 판정하고, 상기 설정 정보의 판독이 올바르게 완료되지 않았다고 판정했을 경우에는, 상기 설정 정보를 재판독하는 단계;
    상기 기억 영역으로부터 판독한 설정 정보를 데이터 보유부에 기입하는 단계;
    상기 설정 정보의 판독 횟수가 최대값에 도달했는지의 여부를 식별하는 식별 정보를, 외부로부터의 커맨드에 응답하여 판독가능 레지스터로부터 판독하는 단계; 및
    특정 외부 커맨드에 응답하여 상기 식별 정보가 상기 설정 정보의 판독 횟수가 최대값에 도달한 것을 나타내는 경우, 상기 기억장치로부터 상기 설정 정보를 재판독하고, 상기 설정 정보를 상기 데이터 보유부에 기입하는 단계를 포함하는, 반도체 기억장치의 동작 방법.
  13. 삭제
KR1020210107653A 2020-08-17 2021-08-13 반도체 기억장치 및 이의 동작 방법 KR102620349B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020137324A JP6975296B1 (ja) 2020-08-17 2020-08-17 半導体記憶装置および動作方法
JPJP-P-2020-137324 2020-08-17

Publications (2)

Publication Number Publication Date
KR20220022104A KR20220022104A (ko) 2022-02-24
KR102620349B1 true KR102620349B1 (ko) 2024-01-02

Family

ID=78766811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210107653A KR102620349B1 (ko) 2020-08-17 2021-08-13 반도체 기억장치 및 이의 동작 방법

Country Status (5)

Country Link
US (1) US11705213B2 (ko)
JP (1) JP6975296B1 (ko)
KR (1) KR102620349B1 (ko)
CN (1) CN114078511A (ko)
TW (1) TWI782636B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240062833A1 (en) * 2022-08-19 2024-02-22 Macronix International Co., Ltd. Page buffer counting for in-memory search
CN115312104B (zh) * 2022-09-30 2022-12-13 芯天下技术股份有限公司 闪存芯片配置信息读取方法、装置、电子设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080253191A1 (en) 2007-04-16 2008-10-16 Samsung Electronics Co., Ltd. Flash memory device and set-up data initialization method
JP2013206510A (ja) * 2012-03-29 2013-10-07 Toshiba Corp 不揮発性半導体記憶装置
US20140104947A1 (en) 2012-10-11 2014-04-17 Winbond Electronics Corp. Non-volatile semiconductor memory data reading method thereof
JP2017102931A (ja) 2013-09-25 2017-06-08 日本電信電話株式会社 データ分析装置及び方法及びプログラム
JP2017224370A (ja) 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US20190214095A1 (en) 2018-01-11 2019-07-11 Winbond Electronics Corp. Semiconductor storage device and operation method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3508853B2 (ja) * 2000-11-21 2004-03-22 船井電機株式会社 Ｅｅｐｒｏｍアクセス装置、不揮発性メモリアクセス装置および不揮発性メモリアクセス方法
JP3875621B2 (ja) 2002-10-30 2007-01-31 株式会社東芝 不揮発性半導体記憶装置
US7577030B2 (en) 2007-01-17 2009-08-18 Kabushiki Kaisha Toshiba Semiconductor storage device
KR100895065B1 (ko) * 2007-03-26 2009-05-04 삼성전자주식회사 리페어 데이터의 신뢰성을 높일 수 있는 플래시 메모리장치 및 그것의 리페어 방법
JP2009087509A (ja) 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
TWI507843B (zh) * 2012-04-27 2015-11-11 Winbond Electronics Corp 控制方法及運用該控制方法之電子裝置
KR102160290B1 (ko) * 2013-02-28 2020-09-25 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리의 읽기 방법
JP5905547B1 (ja) * 2014-09-05 2016-04-20 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US10360989B2 (en) 2017-12-04 2019-07-23 Micron Technology, Inc. Electronic device with a fuse-read trigger mechanism

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080253191A1 (en) 2007-04-16 2008-10-16 Samsung Electronics Co., Ltd. Flash memory device and set-up data initialization method
JP2008269769A (ja) 2007-04-16 2008-11-06 Samsung Electronics Co Ltd 信頼性の高い初期化データを提供するフラッシュメモリ装置及びその初期化方法
KR100909358B1 (ko) * 2007-04-16 2009-07-24 삼성전자주식회사 신뢰성 높은 초기화 데이터를 제공하는 플래시 메모리 장치및 그것의 초기화 방법
JP2013206510A (ja) * 2012-03-29 2013-10-07 Toshiba Corp 不揮発性半導体記憶装置
US20140104947A1 (en) 2012-10-11 2014-04-17 Winbond Electronics Corp. Non-volatile semiconductor memory data reading method thereof
JP2017102931A (ja) 2013-09-25 2017-06-08 日本電信電話株式会社 データ分析装置及び方法及びプログラム
JP2017224370A (ja) 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US20190214095A1 (en) 2018-01-11 2019-07-11 Winbond Electronics Corp. Semiconductor storage device and operation method thereof

Also Published As

Publication number Publication date
JP2022033438A (ja) 2022-03-02
US11705213B2 (en) 2023-07-18
CN114078511A (zh) 2022-02-22
TWI782636B (zh) 2022-11-01
KR20220022104A (ko) 2022-02-24
JP6975296B1 (ja) 2021-12-01
TW202221718A (zh) 2022-06-01
US20220051740A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
CN110033810B (zh) 半导体存储装置及其操作方法
US7663933B2 (en) Memory controller
KR101434403B1 (ko) 플래시 메모리 장치, 그것의 프로그램 방법, 그리고 그것을포함하는 메모리 시스템
JP4931404B2 (ja) 不揮発性メモリ装置
KR102620349B1 (ko) 반도체 기억장치 및 이의 동작 방법
JP2006294143A (ja) 不揮発性半導体記憶装置
US20100226170A1 (en) Non-volatile Memory Array Having Circuitry To Complete Programming Operation In The Event Of Power Interrupt
KR102019567B1 (ko) 반도체 기억장치 및 이의 동작 설정 방법
US8359427B2 (en) Semiconductor device
KR20120013841A (ko) 비휘발성 메모리 장치의 데이터 판독 방법
CN111933208B (zh) 半导体存储装置
CN110688246B (zh) 集成电路及用以操作集成电路上的存储器的方法
JP7422149B2 (ja) 不揮発性記憶装置
JP2006065973A (ja) 不揮発性半導体記憶装置
JP6708762B1 (ja) 半導体記憶装置
US11486767B2 (en) Semiconductor storage device, method of controlling semiconductor storage device, and memory system
KR20090096877A (ko) 불휘발성 메모리 소자의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant