CN109656748B - 一种通过数据模式重布局降低mlc nand闪存误码率的方法 - Google Patents

一种通过数据模式重布局降低mlc nand闪存误码率的方法 Download PDF

Info

Publication number
CN109656748B
CN109656748B CN201811506261.5A CN201811506261A CN109656748B CN 109656748 B CN109656748 B CN 109656748B CN 201811506261 A CN201811506261 A CN 201811506261A CN 109656748 B CN109656748 B CN 109656748B
Authority
CN
China
Prior art keywords
data
original data
flash memory
proportion
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811506261.5A
Other languages
English (en)
Other versions
CN109656748A (zh
Inventor
童薇
刘景宁
冯丹
赵雨桐
覃鸿巍
赵威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201811506261.5A priority Critical patent/CN109656748B/zh
Publication of CN109656748A publication Critical patent/CN109656748A/zh
Application granted granted Critical
Publication of CN109656748B publication Critical patent/CN109656748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种通过数据模式重布局降低MLC NAND闪存误码率的方法，包括：获得原始数据的“1”比例和冷热程度；根据原始数据的“1”比例和冷热程度，对将写入MLC NAND闪存LSB页或MSB页的原始数据进行翻转，实现对数据模式的重新布局。本发明充分考虑MLC的每种状态对误码率的影响，根据原始数据中“1”的不同比例以及冷热程度，提出五种不同的数据模式重布局方式，在特定情况下对将写入多层闪存低页或高页的数据进行翻转。由于MLC NAND Flash中，闪存错误和闪存的状态密切相关，基于各个状态的错误倾向，对数据模式进行重新布局，可以更有效地减少编程干扰和保留错误这两种错误，从而降低闪存中数据的出错概率。

Description

一种通过数据模式重布局降低MLC NAND闪存误码率的方法
技术领域
本发明属于固态存储技术领域，更具体地，涉及一种通过数据模式重布局降低MLCNAND闪存误码率的方法。
背景技术
随着技术的发展，NAND闪存的工艺尺寸不断缩小，存储密度增加，闪存的可靠性和耐久性越来越低，误码率越来越高。闪存中的错误类型主要分为编程干扰错误(ProgramInterference Error)、保留错误(Retention Error)、读错误(Read Error)和擦除错误(Erase Error)四种。研究表明：对闪存可靠性影响最严重的是数据保留错误，编程干扰其次。闪存中频繁读写的热数据主要受编程干扰影响，而更新频率低的冷数据，主要受到编程干扰和保留错误的影响。随着数据在闪存中保留时间的增加，保留错误产生的干扰会越来越严重，成为闪存中数据错误的主要来源。编程干扰错误主要是由于编程过程中存储单元注入了过多的电子引起，会导致阈值电压分布右移。由于较高的编程电压更容易使浮栅极吸引额外的电子，对阈值电压较高的单元进行编程会对相邻单元造成更大的编程干扰。保留错误主要是由存储单元中的电子泄露引起，会导致阈值电压分布左移，存储单元中的电子数越多越容易引起电子泄露，所以阈值电压较高的状态更容易发生保留错误。此外，由于这两种错误会使阈值电压向相反的方向移动，它们产生的影响会部分抵消。
如图1所示，在MLC(Multi-Level-Cell)NAND闪存中，一个存储单元可以存储2位数据，根据存储单元阈值电压的大小，可以把存储单元分为“11”、“10”、“00”和“01”四个状态。每个状态的两个位属于不同的两个页，左边的称为LSB(Least Significant Bit，最低有效位)，属于低页(LSB页)；右边的称为MSB(Most Significant Bit，最高有效位)，属于高页(MSB页)。根据对NAND Flash中编程干扰和保留错误来源的分析，如果减少处于较高阈值电压状态的存储单元数量，将能够有效抑制存储单元中的电子注入和泄露现象，从而减小编程干扰和保留错误。特别地，对于MLC NAND Flash而言，擦除状态“11”在四个状态中的阈值电压最低，因此，增加处于“11”状态的存储单元数量可以更有效地减少这两种错误。
为了保证NAND闪存的可靠性，从不依赖纠错码的角度，可以依靠NAND闪存自身错误特征进行错误率抑制，从而降低闪存中数据的原始误码率。现有技术中，Guo J等人提出DPA(Data Pattern Aware)方案，对预处理数据使用去相关和加扰技术最终提高了原始数据中“1”的比例。然而待处理数据的前后相关性较弱时，DPA会带来额外的功耗与数据吞吐延时。Doi M等人采用的非对称编码(Asymmetric Coding，AC)方案从待编程数据流中截取一段进行“0”、“1”比例的判断，如果“0”的比例高于“1”的比例则将数据进行比特翻转，并将翻转标志位“1”附加于数据段之后进行存储，反之不进行翻转并存储标志位“0”。AC方案可以有效降低原始误码率，然而，翻转标志位的引入会带来较大的空间开销，还会造成数据宽度与页宽度不对齐，可能加剧闪存的写放大。Wei D等人提出一种半字节重映射(NibbleRemapping Coding，NRC)的方法来增加原始数据流中“1”的比例，首先对半字节进行频率统计，然后按频率高低依次映射，从而使更多的存储单元处于最低阈值电压的“11”状态来减少编程干扰错误和保留错误。然而，对数据流进行半字节频率统计会带来较大的开销，对存储映射表的访问也会带来额外的延迟。
上述方法通过编码写入更多的“1”来增加“11”状态的比例，从而减少编程干扰和保留错误。但这些方法均是直接增加原始数据中“1”的比例，从而增加不会导致编程干扰且保留错误最小的“11”状态的比例，然而，闪存中另外三个状态(“10”、“00”、“01”)对误码率的影响也是不可忽略的。此外，他们并未考虑到编程干扰与保留错误之间的抵消作用。
发明内容
针对现有技术的缺陷，本发明的目的在于解决现有技术错误抑制方法误码率高导致的NAND闪存可靠性低的技术问题。
为实现上述目的，第一方面，本发明实施例提供了一种通过数据模式重布局降低MLC NAND闪存误码率的方法，该方法包括以下步骤：
S1.获得原始数据的“1”比例和冷热程度；
S2.根据原始数据的“1”比例和冷热程度，对将写入MLC NAND闪存LSB页或MSB页的原始数据进行翻转，实现对数据模式的重新布局。
具体地，所述原始数据是将写入MLC NAND Flash的数据。
具体地，所述步骤S2包括以下步骤：
S201.根据原始数据的“1”比例和冷热程度，对原始数据进行分类，若原始数据的“1”比例<50％且为热数据，进入步骤S202；若原始数据的“1”比例>50％且为热数据，进入步骤S203；若原始数据的“1”比例<50％且为冷数据，进入步骤S204；若原始数据的“1”比例>50％且为冷数据，进入步骤S205；若原始数据的“1”比例＝50％，进入步骤S206；
S202.对原始数据进行两次翻转：第一次翻转时，翻转将写入LSB页的数据，第二次翻转时，当LSB为“1”时，翻转将写入MSB页的数据；
S203.对原始数据进行一次翻转：当LSB为“0”时，翻转将写入MSB页的数据；
S204.对原始数据进行一次翻转：翻转将写入LSB页的数据；
S205.对原始数据进行一次翻转：翻转将写入MSB页的数据；
S206.对原始数据不做任何处理。
具体地，原始数据中“1”的比例是在整个原始数据写入之前进行统计获得。
具体地，原始数据的冷热程度是根据擦写周期和保留时间来决定的。
第二方面，本发明实施例提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述第一方面所述的降低MLCNAND闪存误码率的方法。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
本发明充分考虑MLC的每种状态对误码率的影响，根据原始数据中“1”的不同比例以及冷热程度，提出五种不同的数据模式重布局方式，在特定情况下对将写入多层闪存低页或高页的数据进行翻转。由于MLC NAND Flash中，闪存错误和闪存的状态密切相关，基于各个状态的错误倾向，对数据模式进行重新布局，可以更有效地减少编程干扰和保留错误这两种错误，从而降低闪存中数据的出错概率。
附图说明
图1为现有技术中MLC NAND Flash存储单元阈值电压分布模型示意图；
图2为本发明实施例提供的一种通过数据模式重布局降低MLC NAND闪存误码率的方法流程图；
图3为本发明实施例提供的数据模式重布局方法的系统结构图；
图4为本发明实施例提供的对“1”的比例小于50％的热数据的处理方式H0示意图；
图5为本发明实施例提供的对“1”的比例大于50％的热数据的处理方式H1示意图；
图6为本发明实施例提供的对“1”的比例小于50％的冷数据的处理方式C0示意图；
图7为本发明实施例提供的对“1”的比例大于50％的冷数据的处理方式C1示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
首先，对本发明中用到的一些术语进行解释。
热数据：在闪存生命周期早期擦写比较频繁的数据。
冷数据：在闪存生命周期末期保留时间比较长的数据。
数据模式：四种数据状态(“11”、“10”、“00”和“01”)的比例关系。
一个典型的存储系统中通常包含有操作系统文件、多媒体文件和办公文件等。dll文件是目前常见的Windows操作系统(Windows XP～Windows10)中占据最大数据量的操作系统文件类型，jpg和mp3文件是最常见的多媒体文件类型，doc、ppt和pdf文件是典型的办公文件，eml文件则是一种邮件文件类型，在日常办公中会经常用到。通过对这7种常见的文件类型进行数据中“1”比例的统计，发现大多数文件中“1”的比例小于50％，特别是，系统文件中“1”的比例很低，占20％～35％左右。基于这一数据特征，本发明提出了一种基于冷热数据错误差异对数据模式进行重布局的策略，通过依靠闪存自身特征进行误码率抑制，从而提高闪存的可靠性。
本发明的发明构思为：利用多层闪存(MLC NAND Flash)单元的编程干扰错误和数据保留错误的特征以及存储系统中文件数据的特征，根据数据中“1”的不同比例以及数据的不同冷热程度，分别提出五种不同的数据模式重布局方法。具体地，本发明在特定情况下对将写入多层闪存低页或高页的数据进行翻转，实现对数据模式的重新布局，从而通过减少保留错误或编程干扰来降低闪存中数据的出错概率。本发明技术方案属于不依赖纠错编码进行错误抑制类别，可以通过简单硬件逻辑抑制闪存错误，降低原始误码率，提高闪存可靠性。
如图2所示，根据原始数据的冷热程度和原始数据中“1”的比例差异，数据模式重布局分为五种，分别为：对“1”的比例小于50％的热数据的处理方式H0、对“1”的比例大于50％的热数据的处理方式H1、对“1”的比例小于50％的冷数据的处理方式C0、对“1”的比例大于50％的冷数据的处理方式C1、对“1”的比例等于50％的冷数据/热数据的处理方式HC。其中，原始数据是将写入MLC NAND Flash的数据。原始数据的冷热程度是根据擦写周期和保留时间来决定的，由闪存转换层(Flash Translation Layer，FTL)识别。此外，FTL还决定原始数据被写入LSB页还是MSB页。原始数据中“1”的比例是在整个原始数据写入之前进行统计获得。
对“1”的比例小于50％的热数据，处理方式H0为：第一次翻转时，翻转将写入LSB页的数据，即“11”状态与“01”状态互换、“10”状态与“00”状态互换；第二次翻转时，当LSB为“1”时，翻转将写入MSB页的数据，即“11”状态与“10”状态互换。
对“1”的比例大于50％的热数据，处理方式H1为：当LSB为“0”时，翻转将写入MSB页的数据，即“00”状态与“01”状态互换。
对“1”的比例小于50％的冷数据，处理方式C0为：翻转将写入LSB页的数据，即“11”状态与“01”状态互换、“10”状态与“00”状态互换。
对“1”的比例大于50％的冷数据，处理方式C1为：翻转将写入MSB页的数据，即“11”状态与“10”状态互换、“00”状态与“01”状态互换。
对“1”的比例等于50％的冷数据或“1”的比例等于50％的热数据，处理方式HC为：原始数据中“1”的比例等于50％，翻转之后，原始数据的“1”的比例仍然等于50％，为了使得整个方法更快速，对于该情形的原始数据，不做任何处理。
经过上述处理后，对于热数据，各个状态的比例大小为“11>10＝00>01”。对于冷数据，各个状态的比例大小为“10>11＝00>01”。该大小关系只与数据的冷热程度相关，与原始数据中“1”的比例无关。此外，由于存储系统中绝大多数文件“1”的比例小于50％(其中dll文件中“1”的比例很低)，对这部分文件的处理是提高可靠性的关键。
本发明提供一种通过数据模式重布局降低MLC NAND闪存误码率的方法，该方法包括以下步骤：
S1.获得原始数据的“1”比例和冷热程度；
S2.根据原始数据的“1”比例和冷热程度，对将写入MLC NAND闪存LSB页或MSB页的原始数据进行翻转，实现对数据模式的重新布局。
步骤S2.根据原始数据的“1”比例和冷热程度，对将写入MLC NAND闪存LSB页或MSB页的原始数据进行翻转，实现对数据模式的重新布局，具体包括以下子步骤：
S201.根据原始数据的“1”比例和冷热程度，对原始数据进行分类，若原始数据的“1”比例<50％且为热数据，进入步骤S202；若原始数据的“1”比例>50％且为热数据，进入步骤S203；若原始数据的“1”比例<50％且为冷数据，进入步骤S204；若原始数据的“1”比例>50％且为冷数据，进入步骤S205；若原始数据的“1”比例＝50％，进入步骤S206；
S202.对原始数据进行两次翻转：第一次翻转时，翻转将写入LSB页的数据，第二次翻转时，当LSB为“1”时，翻转将写入MSB页的数据；
S203.对原始数据进行一次翻转：当LSB为“0”时，翻转将写入MSB页的数据；
S204.对原始数据进行一次翻转：翻转将写入LSB页的数据；
S205.对原始数据进行一次翻转：翻转将写入MSB页的数据；
S206.对原始数据不做任何处理。
如图3所示，闪存转换层(FTL)负责完成冷热数据感知和高低页分配过程。通过冷热数据感知来判断原始数据属于热数据还是冷数据，高低页分配决定数据写入LSB页还是MSB页。数据模式重布局在硬件适配层(HAL)中完成，具体地，在数据写入NAND闪存阵列前，对将写入LSB页或MSB页的数据进行特定的翻转，通过改变数据模式来降低数据出错的概率，从而降低原始误码率。
对于热数据，编程干扰错误占据主导地位，且对阈值电压较高的单元进行编程会对相邻单元造成更大的编程干扰。
如图4所示，原始数据中“1”的比例为40％。原始数据中“11”、“10”、“00”、“01”四种状态分别占16％、24％、36％、24％，比例为4:6:9:6。第一次翻转时，翻转将写入LSB页的数据，即“11”状态与“01”状态互换、“10”状态与“00”状态互换。翻转后“11”、“10”、“00”、“01”四种状态分别占24％、36％、24％、16％，比例为6:9:6:4。经过第一次翻转，阈值电压较高的“01”和“00”状态的比例减小，阈值电压较低的“11”和“10”状态的比例增加，编程干扰和保留错误减小。第二次翻转时，当LSB为“1”时翻转将写入MSB页的数据，即“11”状态与“10”状态互换。翻转后“11”、“10”、“00”、“01”四种状态分别占36％、24％、24％、16％，比例为9:6:6:4。经过第二次翻转，阈值电压最低的“11”状态的比例进一步增加，从而进一步减小了编程干扰和保留错误。经过两次翻转，实现了对数据模式的重新布局，在减小容易发生错误的状态的同时，增加不易造成干扰的状态来降低数据出错的概率，从而降低误码率、提高闪存寿命。
如图5所示，原始数据中“1”的比例为60％。原始数据中“11”、“10”、“00”、“01”四种状态分别占36％、24％、16％、24％，比例为9:6:4:6。当LSB为“0”时翻转将写入MSB页的数据，即“00”状态与“01”状态互换。翻转后“11”、“10”、“00”、“01”四种状态分别占36％、24％、24％、16％，比例为9:6:6:4。经过翻转，高阈值电压的“01”状态的比例减小，从而减小了保留错误和编程干扰。
对于冷数据，保留错误占主导地位，且阈值电压越高的状态可靠性越低。四种状态中，阈值电压最高的“01”状态最容易发生保留错误。
如图6所示，原始数据中“1”的比例为40％。原始数据中“11”、“10”、“00”、“01”四种状态分别占16％、24％、36％、24％，比例为4:6:9:6。翻转将写入LSB页的数据，即“11”状态与“01”状态互换、“10”状态与“00”状态互换。翻转后“11”、“10”、“00”、“01”四种状态分别占24％、36％、24％、16％，比例为6:9:6:4。经过翻转后，阈值电压较高的“01”和“00”状态的比例减小，占主导地位的保留错误减小。与热数据不同的是，不进行第二次对将写入MSB页的数据的翻转(即“11”状态与“10”状态互换)，因为编程干扰和保留错误会导致阈值电压朝相反的方向移动，“11”状态的比例较小时编程干扰较大，从而可以利用编程干扰抵消电子泄露造成的保留错误。
如图7所示，原始数据中“1”的比例为60％。原始数据中“11”、“10”、“00”、“01”四种状态分别占36％、24％、16％、24％，比例为9:6:4:6。翻转将写入MSB页的数据，即“11”状态与“10”状态互换、“00”状态与“01”状态互换。翻转后“11”、“10”、“00”、“01”四种状态分别占24％、36％、24％、16％，比例为6:9:6:4。经过翻转，高阈值电压的“01”状态比例减小，从而减小了保留错误；而“10”状态的比例增加，编程干扰增大，抵消了更多的保留错误，从而降低了原始误码率。
以上，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应该以权利要求的保护范围为准。

Claims (5)

1.一种通过数据模式重布局降低MLC NAND闪存误码率的方法，其特征在于，该方法包括以下步骤：
S1.获得原始数据的“1”比例和冷热程度；
S2.根据原始数据的“1”比例和冷热程度，对将写入MLC NAND闪存LSB页或MSB页的原始数据进行翻转，实现对数据模式的重新布局；
所述步骤S2包括以下步骤：
S201.根据原始数据的“1”比例和冷热程度，对原始数据进行分类，若原始数据的“1”比例<50％且为热数据，进入步骤S202；若原始数据的“1”比例>50％且为热数据，进入步骤S203；若原始数据的“1”比例<50％且为冷数据，进入步骤S204；若原始数据的“1”比例>50％且为冷数据，进入步骤S205；若原始数据的“1”比例＝50％，进入步骤S206；
S202.对原始数据进行两次翻转：第一次翻转时，翻转将写入LSB页的数据，第二次翻转时，当LSB为“1”时，翻转将写入MSB页的数据；
S203.对原始数据进行一次翻转：当LSB为“0”时，翻转将写入MSB页的数据；
S204.对原始数据进行一次翻转：翻转将写入LSB页的数据；
S205.对原始数据进行一次翻转：翻转将写入MSB页的数据；
S206.对原始数据不做任何处理。
2.如权利要求1所述的降低MLC NAND闪存误码率的方法，其特征在于，所述原始数据是将写入MLC NAND Flash的数据。
3.如权利要求1所述的降低MLC NAND闪存误码率的方法，其特征在于，原始数据中“1”的比例是在整个原始数据写入之前进行统计获得。
4.如权利要求1所述的降低MLC NAND闪存误码率的方法，其特征在于，原始数据的冷热程度是根据擦写周期和保留时间来决定的。
5.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述的降低MLC NAND闪存误码率的方法。
CN201811506261.5A 2018-12-10 2018-12-10 一种通过数据模式重布局降低mlc nand闪存误码率的方法 Active CN109656748B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811506261.5A CN109656748B (zh) 2018-12-10 2018-12-10 一种通过数据模式重布局降低mlc nand闪存误码率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811506261.5A CN109656748B (zh) 2018-12-10 2018-12-10 一种通过数据模式重布局降低mlc nand闪存误码率的方法

Publications (2)

Publication Number Publication Date
CN109656748A CN109656748A (zh) 2019-04-19
CN109656748B true CN109656748B (zh) 2020-05-19

Family

ID=66113215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811506261.5A Active CN109656748B (zh) 2018-12-10 2018-12-10 一种通过数据模式重布局降低mlc nand闪存误码率的方法

Country Status (1)

Country Link
CN (1) CN109656748B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210013397A (ko) * 2019-07-24 2021-02-04 삼성전자주식회사 스토리지 장치
CN110533414B (zh) * 2019-08-29 2024-01-05 金邦达有限公司 一种交通ic卡交易中进制转换的方法
CN114995752A (zh) * 2022-05-25 2022-09-02 武汉元赋存储企业管理咨询合伙企业(有限合伙) 基于mlc相变存储器的数据存储方法、读取方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009087509A (ja) * 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
CN102693760B (zh) * 2011-03-24 2015-07-15 扬智科技股份有限公司 Nand快闪存储器的错误校正方法
CN104467871B (zh) * 2014-11-17 2018-03-27 哈尔滨工业大学 提高NAND Flash存储可靠性的数据存储方法
CN107039059B (zh) * 2016-02-01 2022-05-10 三星电子株式会社 存储器封装，包括其的存储器模块及存储器封装操作方法
CN106445740A (zh) * 2016-09-22 2017-02-22 深圳市先天海量信息技术有限公司 固态硬盘中nand闪存数据的控制方法及控制系统
CN107590021B (zh) * 2017-08-22 2020-01-03 华中科技大学 一种降低闪存误码率的编、解码器和编、解码方法

Also Published As

Publication number Publication date
CN109656748A (zh) 2019-04-19

Similar Documents

Publication Publication Date Title
KR101556779B1 (ko) 저장 장치의 액세스 방법
CN109656748B (zh) 一种通过数据模式重布局降低mlc nand闪存误码率的方法
US9281066B2 (en) Dynamically configurable MLC state assignment
CN107590021B (zh) 一种降低闪存误码率的编、解码器和编、解码方法
CN107608628B (zh) 闪存控制器
US10553290B1 (en) Read disturb scan consolidation
JP2019168937A (ja) メモリシステム、制御方法及びコントローラ
US20090248952A1 (en) Data conditioning to improve flash memory reliability
KR101606498B1 (ko) 플래시 메모리의 하나 이상의 셀의 데이터 비트를 정정하기 위한 방법, 제어기 및 메모리 장치
US7804726B2 (en) Apparatuses and methods for multi-bit programming
KR20100096457A (ko) 메모리 시스템 및 그것의 데이터 처리 방법
KR20100067942A (ko) 불휘발성 메모리 장치의 액세스 방법
US20220180922A1 (en) Selective wordline scans based on a data state metric
US9520184B2 (en) Method for writing in-system programming code into flash memory for better noise margin
US20120144101A1 (en) Programming memory cells with additional data for increased threshold voltage resolution
Zhao et al. CeSR: A Cell State Remapping Strategy to Reduce Raw Bit Error Rate of MLC NAND Flash.
CN113129943A (zh) 基于闪存数据页存储结构的数据操作方法及固态硬盘
KR101270685B1 (ko) 비휘발성 메모리의 데이터 처리 장치 및 방법
CN113157486A (zh) 一种存储器的纠错方法及装置
US12131790B2 (en) Media management operations based on health characteristics of memory cells
US20180275917A1 (en) Memory controller, memory system, and control method
Xu et al. Encoding separately: An energy-efficient write scheme for MLC STT-RAM
US11972130B2 (en) Media management operations based on a ratio of valid data
Liu et al. DEPS: Exploiting a dynamic error prechecking scheme to improve the read performance of SSD
US20240071506A1 (en) Partial block read voltage offset

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant