CN102693760B - Nand快闪存储器的错误校正方法 - Google Patents
Nand快闪存储器的错误校正方法 Download PDFInfo
- Publication number
- CN102693760B CN102693760B CN201110072594.3A CN201110072594A CN102693760B CN 102693760 B CN102693760 B CN 102693760B CN 201110072594 A CN201110072594 A CN 201110072594A CN 102693760 B CN102693760 B CN 102693760B
- Authority
- CN
- China
- Prior art keywords
- error
- page
- correcting code
- flash memory
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 238000011084 recovery Methods 0.000 claims description 41
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 101001114057 Homo sapiens P antigen family member 1 Proteins 0.000 description 151
- 102100023219 P antigen family member 1 Human genes 0.000 description 151
- 238000010586 diagram Methods 0.000 description 15
- 101000882406 Staphylococcus aureus Enterotoxin type C-1 Proteins 0.000 description 9
- 238000001514 detection method Methods 0.000 description 6
- 102100040837 Galactoside alpha-(1,2)-fucosyltransferase 2 Human genes 0.000 description 5
- 101000893710 Homo sapiens Galactoside alpha-(1,2)-fucosyltransferase 2 Proteins 0.000 description 5
- 101000882403 Staphylococcus aureus Enterotoxin type C-2 Proteins 0.000 description 5
- 101150040428 SEC4 gene Proteins 0.000 description 4
- 101001114056 Homo sapiens P antigen family member 2 Proteins 0.000 description 2
- 102100023220 P antigen family member 2 Human genes 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101710104662 Enterotoxin type C-3 Proteins 0.000 description 1
- 102100030844 Exocyst complex component 1 Human genes 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供一种NAND快闪存储器的错误校正方法，该方法包括：当一NAND快闪存储器中的一第一页被写入一第一数据时，根据该第一页发生位错误的机率，决定该第一页所对应的错误校正码的类型，以及根据该第一页所对应的错误校正码的类型与该第一数据，产生一第一错误校正码。如此，针对发生位错误的机率较高的页可使用校正能力较强的错误校正码，以减少不可使用的区块的数目，来延长NAND快闪存储器的使用寿命。针对发生位错误的机率较低的页可使用校正能力较弱的错误校正码，以增加NAND快闪存储器的可使用容量。
Description
技术领域
本发明有关于一种错误校正方法，更明确地说，有关于一种NAND快闪存储器的错误校正方法。
背景技术
在现有技术中，由于储存于NAND快闪存储器的数据可能会发生位(bit)错误，因此于NAND快闪存储器中写入数据时，会根据欲写入的数据产生一错误校正码，并将错误校正码储存于NAND快闪存储器。如此，当读取储存于NAND快闪存储器中的数据时，即可根据对应于数据的错误校正码，对读取的数据进行错误校正。然而，当读取NAND快闪存储器中一第一区块的一第一页的数据时，若储存于NAND快闪存储器中第一页的数据发生过多的位错误，则即使利用错误校正码也无法校正所有的位错误。此时，第一区块被标记为不可使用。当NAND快闪存储器中被标记为不可使用的区块超过一区块临界值时，NAND快闪存储器无法再被使用。
虽然校正能力越强的错误校正码可减少NAND快闪存储器中被标记为不可使用的区块的数目，然而，一般而言，校正能力越强的错误校正码会占用NAND快闪存储器中较多的空间，而且于进行错误校正时所需的时间越长，造成读写NAND快闪存储器的速度变慢。因此，在现有技术中，错误校正方法选择具有适当的校正能力的错误校正码，对NAND快闪存储器中各页所储存的数据进行错误校正，以于NAND快闪存储器的使用寿命、存储器空间，以及读写NAND快闪存储器的速度之间取得平衡。
在NAND快闪存储器中，各页发生位错误的机率可能是不相同的。举例而言，在多层单元(Multi-Level Cell，MLC)快闪存储器中，以多层单元中的第一位(bit0)所组成的页发生位错误的机率最低。更进一步地说，若NAND快闪存储器为一三层单元(Triple-Level Cell，TLC)快闪存储器，则由三层单元中的第一位(bit0)所组成的页发生位错误的机率低于由三层单元中的第二位(bit1)所组成的页，且由三层单元中的第二位(bit1)所组成的页低于由三层单元中的第三位(bit2)所组成的页。然而，由于现有技术的错误校正方法对NAND快闪存储器中各页皆使用具有相同校正能力的错误校正码，因此在TLC快闪存储器中，由三层单元中的第三位(bit2)所组成的页较易发生过多的位错误，而导致该页所在的区块被标记为不可使用。换句话说，在TLC快闪存储器中，由于由三层单元中的第三位(bit2)所组成的页较易发生过多的位错误，且现有技术的错误校正方法利用相同的校正能力的错误校正码对各页进行错误校正，因此在TLC快闪存储器中，被标记为不可使用的区块会较易超过区块临界值，而导致TLC快闪存储器的使用寿命缩短。
发明内容
本发明提供一种NAND快闪存储器的错误校正方法。该错误校正方法包括当一NAND快闪存储器中的一第一页被写入一第一数据时，根据该第一页发生位错误的机率，决定该第一页所对应的错误校正码的类型，以及根据该第一页所对应的错误校正码的类型与该第一数据，产生一第一错误校正码。如此，针对发生位错误的机率较高的页可使用校正能力较强的错误校正码，以减少该NAND快闪存储器中不可使用的区块的数目，来延长该NAND快闪存储器的使用寿命。针对发生位错误的机率较低的页可使用校正能力较弱的错误校正码，以增加该NAND快闪存储器的可使用容量。
本发明另提供一种NAND快闪存储器的错误校正方法。该错误校正方法包括当储存于一NAND快闪存储器中的一第一页的数据被读取时，根据一第一错误校正码，对储存于该第一页的数据进行错误校正、根据该第一错误校正码对该第一页所储存的数据进行错误校正时所侦测到的错误位的数目，得到该第一页的误码率、根据该第一页的误码率，决定该第一页所对应的错误校正码的类型，以及当该第一页所对应的错误校正码的类型与该第一错误校正码的类型不同时，根据从该第一页所读取的数据与该第一页所对应的错误校正码的类型，产生一第二错误校正码。如此，该错误校正方法可动态地选择错误校正码的类型，以兼顾NAND快闪存储器的可使用容量与错误校正能力。
相较于现有技术，本发明所提供的NAND快闪存储器的错误校正方法可减少不可使用的区块的数目，来延长NAND快闪存储器的使用寿命，且同时避免降低NAND快闪存储器的读写速度与存储器空间。也就是说，通过本发明所提供的NAND快闪存储器的错误校正方法可动态地选择错误校正码的类型，以兼顾NAND快闪存储器的可使用容量与错误校正能力。
附图说明
图1为说明本发明的NAND快闪存储器的错误校正方法的一实施例的示意图。
图2为NAND快闪存储器的示意图。
图3为说明根据页发生位错误的机率，决定页所对应的错误校正码的类型的另一实施例的示意图。
图4为说明根据页发生位错误的机率，决定页所对应的错误校正码的类型的另一实施例的示意图。
图5为说明根据页发生位错误的机率，决定页所对应的错误校正码的类型的另一实施例的示意图。
图6为说明根据页发生位错误的机率，决定页所对应的错误校正码的类型的另一实施例的示意图。
图7至图9为说明本发明中储存错误校正码的实施例的示意图。
图10为说明根据页发生位错误的机率，决定页所应的错误校正码的类型的另一实施例的示意图。
图11为说明本发明的NAND快闪存储器的错误校正方法的另一实施例的示意图。
附图标号
100、1100 方法
110～140、1150～1170 步骤
200 NAND快闪存储器
BL1～BLM 区块
DA1 数据
DR1～DR4 数据区域
ECC1 错误校正码
PAGE1～PAGEN 页
SEC1～SEC4 区段
SR1～SR4 保留区域
具体实施方式
请参考图1。图1为说明本发明的NAND快闪存储器的错误校正方法100的示意图。本发明的NAND快闪存储器的错误校正方法100可用来对NAND快闪存储器200(如图2所示)进行错误校正。NAND快闪存储器200包括区块BL1～BLM。每个区块BL1～BLM皆包括页PAGE1～PAGEN。以下说明错误校正方法100的各步骤：
步骤110：当NAND快闪存储器200中的一页(如PAGE1)被写入数据DA1时，根据该页(如PAGE1)发生位错误的机率，决定该页(如PAGE1)所对应的错误校正码的类型；
步骤120：根据该页(如PAGE1)所对应的错误校正码的类型与数据DA1，产生错误校正码ECC1；
步骤130：储存错误校正码ECC1与数据DA1至NAND快闪存储器200；
步骤140：当储存于该页(如PAGE1)的数据被读取时，根据错误校正码ECC1，对储存于该页(如PAGE1)的数据进行错误校正。
在步骤110中，当使用者欲储存数据DA1至NAND快闪存储器200时，假设数据DA1欲被写入至NAND快闪存储器200中的区块BLX的页PAGE1(如图2所示)。当NAND快闪存储器200中的一页PAGE1被写入数据DA1时，根据页PAGE1发生位错误的机率，决定页PAGE1所对应的错误校正码的类型。举例而言，请参考图3。图3为说明根据页PAGE1发生位错误的机率，决定页PAGE1所对应的错误校正码的类型的一实施例的示意图。在图3中，假设NAND快闪存储器200为一TLC快闪存储器，且错误校正方法100可产生属于第一类型、第二类型与第三类型的错误校正码，其中属于第一类型的错误校正码的校正能力最弱，属于第三类型的错误校正码的校正能力最强。更明确地说，当对M个位的数据进行错误校正时，属于第一类型的错误校正码至多可校正A个位、属于第二类型的错误校正码至多可校正B个位，属于第三类型的错误校正码至多可校正C个位，且C＞B＞A。此时，由于在NAND快闪存储器200中，三层单元中的第一位(bit0)的可靠性高于三层单元中的第二位(bit1)，且三层单元中的第二位(bit1)的可靠性高于三层单元中的第三位(bit2)，因此表示由三层单元中的第一位(bit0)所组成的页发生位错误的机率最低，且由三层单元中的第一位(bit2)所组成的页发生位错误的机率最高。如此一来，如图3所示，当页PAGE1由三层单元中的第一位(bit0)所组成时，决定页PAGE1所对应的错误校正码的类型为校正能力最弱的第一类型，以节省NAND快闪存储器200的可使用容量。当页PAGE1由三层单元中的第二位(bit1)所组成时，决定页PAGE1所对应的错误校正码的类型为校正能力中等的第二类型。当页PAGE1由三层单元中的第三位(bit2)所组成时，决定页PAGE1所对应的错误校正码的类型为校正能力最高的第三类型，以延长NAND快闪存储器的使用寿命。
在上述说明中，错误校正方法100是根据组成页PAGE1的位的类型，决定页PAGE1所对应的错误校正码的类型。除了上述所说明的方式，本发明更进一步地提供决定页PAGE1所对应的错误校正码的类型的其他方式。举例而言，请参考图4。图4为说明本发明的决定页PAGE1所对应的错误校正码的类型的方法的另一实施例的示意图。在图4中，假设生产NAND快闪存储器200的厂商针对多层单元中不同位所组成的页，提供不同的参考位错误率。举例而言，NAND快闪存储器200为TLC快闪存储器，因此生产NAND快闪存储器200的厂商分别针对由三层单元中的第一位(bit0)、第二位(bit1)以及第三位(bit2)所组成的页提供一第一参考位错误率、一第二参考位错误率以及一第三参考位错误率，其中第一参考位错误率最低且第三参考位错误率最高。如此，在步骤110中，通过设定一适当的第一参考位错误率临界值，并比较页PAGE1的参考位错误率与第一参考位错误率临界值，可决定页PAGE1所对应的错误校正码的类型。举例而言，第一参考位错误率临界值可设定介于第一参考位错误率与第二参考位错误率之间。因此，当页PAGE1的参考位错误率等于第一参考位错误率时，页PAGE1的参考位错误率低于第一参考位错误率临界值，此时，决定页PAGE1所对应的错误校正码的类型为校正能力最弱的第一类型。当页PAGE1的参考位错误率等于第二参考位错误率或第三参考位错误率时，页PAGE1的参考位错误率高于第一参考位错误率临界值，此时，决定页PAGE1所对应的错误校正码的类型为校正能力中等的第二类型。此外，在步骤110中，可更进一步地设定一适当的第二参考位错误率临界值，并比较页PAGE1的参考位错误率、第一参考位错误率临界值以及第二参考位错误率临界值，以决定页PAGE1所对应的错误校正码的类型。举例而言，在图5中，第一参考位错误率临界值是设定介于第一参考位错误率与第二参考位错误率之间，且第二参考位错误率临界值是设定介于第二参考位错误率与第三参考位错误率之间。因此，当页PAGE1的参考位错误率等于第一参考位错误率时，页PAGE1的参考位错误率低于第一参考位错误率临界值，此时，决定页PAGE1所对应的错误校正码的类型为校正能力最弱的第一类型。当页PAGE1的参考位错误率等于第二参考位错误率时，页PAGE1的参考位错误率介于第一参考位错误率临界值与第二参考位错误率临界值之间，此时，决定页PAGE1所对应的错误校正码的类型为校正能力中等的第二类型。当页PAGE1的参考位错误率等于第三参考位错误率时，页PAGE1的参考位错误率高于第二参考位错误率临界值，此时，决定页PAGE1所对应的错误校正码的类型为校正能力最强的第三类型。因此，由上述说明可知，根据页PAGE1的参考位错误率，可决定页PAGE1所对应的错误校正码的类型。
此外，由于在NAND快闪存储器200中，当页PAGE1的擦写次数越多时，页PAGE1发生位错误的机率越高，因此在步骤110中，也可根据页PAGE1的擦写次数，决定页PAGE1所对应的错误校正码的类型。请参考图6。图6为说明根据页PAGE1发生位错误的机率决定页PAGE1所对应的错误校正码的类型的另一实施例的示意图。在图6中，假设错误校正方法100记录页PAGE1的擦写次数。举例而言，当页PAGE1所属的区块(如图2所示的区块BLX)被抹除(erase)时，即增加页PAGE1的擦写次数，且当页PAGE1被写入数据时，也增加页PAGE1的擦写次数。如此，错误校正方法100可比较一擦写次数临界值与页PAGE1的擦写次数，以决定页PAGE1所对应的错误校正码的类型。当页PAGE1的擦写次数低于擦写次数临界值时，表示页PAGE1发生位错误的机率较低。此时，在步骤110中，决定页PAGE1所对应的错误校正码的类型为校正能力较低的第一类型，以节省NAND快闪存储器200的可使用容量。当页PAGE1的擦写次数高于擦写次数临界值时，表示页PAGE1发生位错误的机率较高。因此，在步骤110中，决定页PAGE1所对应的错误校正码的类型为校正能力较高的第二类型，以延长NAND快闪存储器的使用寿命。
在步骤120中，根据页PAGE1所对应的错误校正码的类型与数据DA1，可产生错误校正码ECC1。错误校正码ECC1的实施方式为业界所习知的技术。举例而言，错误校正码ECC1可为BCH(Bose-Chaudhuri-Hocquenghem)码或低密度同位检查码(Low-densityparity-check，LDPC)。也就是说，在上述说明中，属于第一类型、第二类型与第三类型的错误校正码可为BCH码或低密度同位检查码。假设在步骤120中属于第一类型、第二类型与第三类型的错误校正码为不同校正能力的BCH码，此时，可直接根据不同校正能力的检测多项式(如具有校正能力最低的第一检测多项式、具有校正能力中等的第二检测多项式以及第三检测多项式)与数据DA1，产生属于第一类型、第二类型或第三类型的错误校正码ECC1。也就是说，在步骤120中，当页PAGE1所对应的错误校正码的类型为第一类型时，根据校正能力最低的第一检测多项式，即可产生属于第一类型的错误校正码ECC1。如此，当储存于页PAGE1的数据被读取时，错误校正方法100即可根据属于第一类型的错误校正码ECC1，对储存于页PAGE1的数据进行错误校正，且此时错误校正码ECC1至多可对储存于页PAGE1的数据校正A个位。当页PAGE1所对应的错误校正码的类型为第二类型时，根据校正能力中等的第二检测多项式，可产生属于第二类型的错误校正码ECC1。如此，当储存于页PAGE1的数据被读取时，错误校正方法100即可根据属于第二类型的错误校正码ECC1，对储存于页PAGE1的数据进行错误校正，且此时错误校正码ECC1至多可对储存于页PAGE1的数据校正B个位。当页PAGE1所对应的错误校正码的类型为第三类型时，根据校正能力最高的第三检测多项式，可产生属于第三类型的错误校正码ECC1。如此，当储存于页PAGE1的数据被读取时，错误校正方法100即可根据属于第三类型的错误校正码ECC1，对储存于页PAGE1的数据进行错误校正，且此时错误校正码ECC1至多可对储存于页PAGE1的数据校正C个位。
除了上述说明的方式，在步骤120中，也可利用校正能力相同的检测多项式(如第一检测多项式)，产生属于第一类型、第二类型或第三类型的错误校正码ECC1。举例而言，当页PAGE1所对应的错误校正码的类型为第一类型时，直接根据第一检测多项式与数据DA1，产生属于第一类型的错误校正码ECC1。如此，当储存于页PAGE1的数据被读取时，错误校正方法100即可根据属于第一类型的错误校正码ECC1，对储存于页PAGE1的数据进行错误校正，且此时错误校正码ECC1至多可对储存于页PAGE1的数据校正A个位。当页PAGE1所对应的错误校正码的类型为第二类型时，将数据DA1等分成第一部份DA1_1与第二部份数据DA1_2，再将数据DA1_1与一已知数据DAPRE合并，以产生数据DA1_1F，且将数据DA1_2与已知数据DAPRE合并，以产生数据DA1_2F。此时，根据数据DA1_1F与第一检测多项式，可产生对应于数据DA1_1F的错误校正码ECC1_1F，且根据数据DA1_2F与第一检测多项式，可产生对应于数据DA1_2F的错误校正码ECC1_2F。最后，合并错误校正码ECC1_1F与ECC1_2F，即可得到属于第二类型的错误校正码ECC1。如此，当储存于页PAGE1的数据被读取时，错误校正方法100即可根据数据DA1，得到第一部份数据DA1_1与第二部份数据DA1_2，且更进一步地根据第一部份数据DA1_1、第二部份数据DA1_2与已知数据DAPRE，得到数据DA1_1F与DA1_2F。此时，根据属于第二类型的错误校正码ECC1，得到错误校正码ECC1_1F与ECC1_2F。如此一来，即可根据错误校正码ECC1_1F与ECC1_2F对数据DA1_1F与DA1_2F进行错误校正，并根据校正后的数据DA1_1F与DA1_2F，以及已知数据DAPRE，得到校正后的第一部份数据DA1_1与第二部份数据DA1_2。此时，合并校正后的第一部份数据DA1_1与第二部份数据DA1_2，即可得到校正后的数据DA1。在上述说明中，由于错误校正码ECC1_1F可对数据DA1_1F校正A个位，且错误校正码ECC1_2F也可对数据DA1_2F校正A个位，因此，属于第二类型的错误校正码ECC1实际上可对数据DA1校正2A个位。换句话说，即使利用于产生属于第一类型的错误校正码时相同的检测多项式，也可产生属于第二类型的错误校正码(具有较强的校正能力)。当页PAGE1所对应的错误校正码的类型为第三类型时，错误校正方法100产生错误校正码ECC1的工作原理与当页PAGE1所对应的错误校正码的类型为第二类型时类似，故不再赘述。
在步骤130中，当错误校正码ECC1被产生后，数据DA1与错误校正码ECC1被储存至NAND快闪存储器200中。举例而言，如图7所示，页PAGE1可分为区段SEC1～SEC4，每个区段SEC1～SEC4皆分为数据区域(data area)DR1～DR4与保留区域(sparearea)SR1～SR4。当数据DA1储存至页PAGE1的区段SEC1中的数据区域DR1时，错误校正码ECC1被储存至页PAGE1的区段SEC1中的保留区域SR1。当数据DA1储存至页PAGE1的区段SEC2中的数据区域DR2时，错误校正码ECC1储存至页PAGE1的区段SEC2中的保留区域SR2。其他可依此类推，故不再赘述。此外，如图8所示，当数据DA1储存至页PAGE1的区段SEC1中的数据区域DR1时，错误校正码ECC1也可被储存于页PAGE1中的其他区段(sector)的数据区域(在图8中以区段SEC2的数据区域DR2为例，然而，错误校正码ECC1也可储存于SEC3或SEC4的数据区域)。或者，如图9所示，区块BLX中各页所储存的数据所对应的错误校正码也可集中管理。举例而言，设定区块BL1中的页PAGEN用来储存错误校正码。因此，当数据DA1储存至区块BL1的页PAGE1时，错误校正码ECC1被储存于页PAGEN。
在步骤140中，当储存于页PAGE1的数据被读取时，根据错误校正码ECC1，对储存于页PAGE1的数据进行错误校正。且在当对储存于页PAGE1的数据进行错误校正时，错误校正方法100可更进一步地根据错误校正码ECC1对页PAGE1所储存的数据进行错误校正时所侦测到的错误位的数目，记录页PAGE1的误码率。由于页PAGE1的误码率即可表示页PAGE1发生位错误的机率。换句话说，在错误校正方法100的步骤110中，也可根据页PAGE1的误码率，决定页PAGE1所对应的错误校正码的类型。举例而言，如图10所示，当页PAGE1的误码率低于一误码率临界值时，表示页PAGE1发生位错误的机率较低，此时，决定页PAGE1所对应的错误校正码的类型为第一类型(校正能力较低的错误校正码)，以节省NAND快闪存储器200的可使用容量。当页PAGE1的误码率高于误码率临界值时，表示页PAGE1发生位错误的机率较高，此时，决定页PAGE1所对应的错误校正码的类型为第二类型(校正能力较高的错误校正码)，以延长NAND快闪存储器的使用寿命。
请参考图11。图11为说明本发明的错误校正方法的另一实施例的示意图。相较于错误校正方法100，错误校正方法1100另包括下列步骤：
步骤1150：根据该页(如PAGE1)的误码率，决定该页(如PAGE1)所对应的错误校正码的类型；
步骤1160：当该页(如PAGE1)所对应的错误校正码的类型与错误校正码ECC1的类型不同时，根据从该页(如PAGE1)所读取的数据与该页(如PAGE1)所对应的错误校正码的类型，产生一第二错误校正码；
步骤1170：储存该第二错误校正码至NAND快闪存储器200。
在步骤140中，当对储存于页PAGE1的数据进行错误校正时，错误校正方法100可根据错误校正码ECC1对页PAGE1所储存的数据进行错误校正时所侦测到的错误位的数目，记录页PAGE1的误码率。因此，在步骤1150中，可根据该页PAGE1的误码率，决定页PAGE1所对应的错误校正码的类型。以图10所说明的方式为例，当页PAGE1的误码率低于误码率临界值时，表示页PAGE1发生位错误的机率较低，此时，决定页PAGE1所对应的错误校正码的类型为校正能力较弱的第一类型，以节省NAND快闪存储器200的可使用容量。当页PAGE1的误码率高于误码率临界值时，表示页PAGE1发生位错误的机率较高，此时，决定页PAGE1所对应的错误校正码的类型为校正能力较高的第二类型，以延长NAND快闪存储器的使用寿命。
在步骤1160中，举例而言，假设错误校正码ECC1的类型属于校正能力较弱的第一类型。若于步骤1150中所决定错误校正码的类型也为第一类型时，则此时错误校正码ECC1不需变更。若于步骤1150中所决定错误校正码的类型为校正能力较强的第二类型时，则在步骤1160中，根据从页PAGE1所读取的数据与页PAGE1所对应的错误校正码的类型(第二类型)产生第二错误校正码来取代错误校正码ECC1。
在步骤1170中，将步骤1160中所产生的第二错误校正码储存至NAND快闪存储器200。储存第二错误校正码的方式可参考图7至图9的说明。以图7为例，当数据DA1储存至页PAGE1的区段SEC1中的数据区域DR1时，第二错误校正码被储存至页PAGE1的区段SEC1中的保留区域SR1。当数据DA1储存至页PAGE1的区段SEC2中的数据区域DR2时，第二错误校正码储存至页PAGE1的区段SEC2中的保留区域SR2，其他可依此类推，故不再赘述。此外，如图8所示，当数据DA1储存至页PAGE1的区段SEC1中的数据区域DR1时，第二错误校正码也可被储存于页PAGE1中的其他区段的数据区域。或者，如图9所示，区块BLX中各页所储存的数据所对应的错误校正码也可集中管理，因此，当数据DA1储存至区块BL1的页PAGE1时，第二错误校正码被储存于页PAGEN。
此外，值得注意的是，在错误校正方法100与1100中以对页PAGE1进行错误校正作举例说明，然而，错误校正方法100与1100并不限定于针对页PAGE1进行错误校正。错误校正方法100与1100可对NAND快闪存储器200中的任一页进行错误校正，举例而言，假设NAND快闪存储器200中的页PAGE2被写入数据DA1，此时错误校正方法100与1100仍可对页PAGE2进行错误校正。另外，为了方便说明，在上述说明中，皆是以考量单一因素(组成页PAGE1的位的类型、页PAGE1的擦写次数、页PAGE1的误码率及页PAGE1的参考位错误率等)，来评估页PAGE1发生位错误的机率，并据以决定页PAGE1所对应的错误校正码的类型(校正能力较强或较弱的错误校正码)。然而，本发明的错误校正方法，也可同时考量多个因素，以评估页PAGE1发生位错误的机率，并据以决定页PAGE1所对应的错误校正码的类型。举例而言，在步骤110中，可同时根据页PAGE1的擦写次数与组成页PAGE1的位的类型，决定页PAGE1所对应的错误校正码的类型，其他可依此类推。另外，在上述说明中，以组成页PAGE1的位的类型、页PAGE1的擦写次数、页PAGE1的参考位错误率，以及页PAGE1的误码率等因素来评估页PAGE1发生位错误的机率的方式，只是用来举例说明，并非限定本发明的范畴。
综上所述，本发明所提供的NAND快闪存储器的错误校正方法，根据NAND快闪存储器中各页发生位错误的机率，决定各页所对应的错误校正码的类型。并且根据各页所对应的错误校正码的类型与所储存的数据，产生对应的错误校正码。如此，针对NAND快闪存储器中发生位错误的机率较高的页可使用校正能力较强的错误校正码，且针对NAND快闪存储器中发生位错误的机率较低的页，可使用校正能力较低的错误校正码。因此，相较于现有技术，本发明所提供的NAND快闪存储器的错误校正方法可减少不可使用的区块的数目，来延长NAND快闪存储器的使用寿命，且同时避免降低NAND快闪存储器的读写速度与存储器空间。也就是说，通过本发明所提供的NAND快闪存储器的错误校正方法可动态地选择错误校正码的类型，以兼顾NAND快闪存储器的可使用容量与错误校正能力。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (35)
1.一种NAND快闪存储器的错误校正方法，其特征在于，所述NAND快闪存储器的错误校正方法包括：
当一NAND快闪存储器中的一第一页被写入一第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型；
根据所述第一页所对应的错误校正码的类型与所述第一数据，产生一第一错误校正码；
当储存于所述第一页的所述第一数据被读取时，根据所述第一错误校正码，对储存于所述第一页的所述第一数据进行错误校正；
根据所述第一错误校正码对所述第一数据进行错误校正时所侦测到的错误位的数目，得到所述第一页的误码率；
根据所述第一页的误码率，再次决定所述第一页所对应的错误校正码的类型；以及
当根据所述第一页的误码率而决定的所述第一页所对应的错误校正码的类型与所述第一错误校正码的类型不同时，根据从所述第一页所读取的所述第一数据与根据所述第一页的误码率而决定的所述第一页所对应的错误校正码的类型，产生一第二错误校正码。
2.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述第一错误校正码为BCH码或低密度同位检查码。
3.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述NAND快闪存储器为一多层单元快闪存储器；
其中当所述NAND快闪存储器中的所述第一页被写入所述第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型包括：
根据组成所述第一页的位的类型，决定所述第一页所对应的错误校正码的类型。
4.如权利要求3所述的NAND快闪存储器的错误校正方法，其特征在于，根据组成所述第一页的位的类型，判断所述第一页所对应的错误校正码的类型包括：
当所述第一页由多层单元中的第一位bit0所组成时，决定所述第一页所对应的错误校正码的类型为一第一类型；以及
当所述第一页由多层单元中的第二位bit1所组成时，决定所述第一页所对应的错误校正码的类型为一第二类型；
其中属于所述第一类型的错误校正码于对M个位的数据进行错误校正时，至多可校正 A个位；
其中属于所述第二类型的错误校正码于对M个位的数据进行错误校正时，至多可校正B个位；
其中，B>A。
5.如权利要求4所述的NAND快闪存储器的错误校正方法，其特征在于，根据组成所述第一页的位的类型，判断所述第一页所对应的错误校正码的类型另包括：
当所述第一页由多层单元中的第三位bit2所组成时，决定所述第一页所对应的错误校正码的类型为一第三类型；
其中属于所述第三类型的错误校正码于对M个位的数据进行错误校正时，至多可校正C个位；
其中，C>B。
6.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，当所述NAND快闪存储器中的所述第一页被写入所述第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型包括：
根据所述第一页的参考位错误率，决定所述第一页所对应的错误校正码的类型。
7.如权利要求6所述的NAND快闪存储器的错误校正方法，其特征在于，根据所述第一页的参考位错误率，决定所述第一页所对应的错误校正码的类型包括：
当所述第一页的参考位错误率低于一第一参考位错误率临界值时，决定所述第一页所对应的错误校正码的类型为一第一类型；以及
当所述第一页的参考位错误率高于所述第一参考位错误率临界值时，决定所述第一页所对应的错误校正码的类型为一第二类型；
其中属于所述第一类型的错误校正码于对M个位的数据进行错误校正时，至多可校正A个位；
其中属于所述第二类型的错误校正码于对M个位的数据进行错误校正时，至多可校正B个位；
其中，B>A。
8.如权利要求6所述的NAND快闪存储器的错误校正方法，其特征在于，根据所述第一页的参考位错误率，决定所述第一页所对应的错误校正码的类型包括：
当所述第一页的参考位错误率低于一第一参考位错误率临界值时，决定所述第一页所对应的错误校正码的类型为一第一类型；
当所述第一页的参考位错误率高于所述第一参考位错误率临界值且所述第一页的参考位错误率低于一第二参考位错误率临界值时，决定所述第一页所对应的错误校正码的类型为一第二类型；以及
当所述第一页的参考位错误率高于所述第二参考位错误率临界值时，决定所述第一页所对应的错误校正码的类型为一第三类型；
其中属于所述第一类型的错误校正码于对M个位的数据进行错误校正时，至多可校正A个位；
其中属于所述第二类型的错误校正码于对M个位的数据进行错误校正时，至多可校正B个位；
其中属于所述第三类型的错误校正码于对M个位的数据进行错误校正时，至多可校正C个位；
其中，C>B>A。
9.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述错误校正方法另包括记录所述第一页的擦写次数；
其中当所述NAND快闪存储器中的所述第一页被写入所述第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型包括：
根据所述第一页的擦写次数，决定所述第一页所对应的错误校正码的类型。
10.如权利要求9所述的NAND快闪存储器的错误校正方法，其特征在于，记录所述第一页的擦写次数包括：
当所述第一页所属的区块被抹除时，增加所述第一页的擦写次数；以及
当所述第一页被写入数据时，增加所述第一页的擦写次数。
11.如权利要求9所述的NAND快闪存储器的错误校正方法，其特征在于，根据所述第一页的擦写次数，决定所述第一页所对应的错误校正码的类型包括：
当所述第一页的擦写次数低于一擦写次数临界值时，决定所述第一页所对应的错误校正码的类型为一第一类型；以及
当所述第一页的擦写次数高于所述擦写次数临界值时，决定所述第一页所对应的错误校正码的类型为一第二类型；
其中属于所述第一类型的错误校正码于对M个位的数据进行错误校正时，至多可校正A个位；
其中属于所述第二类型的错误校正码于对M个位的数据进行错误校正时，至多可校正 B个位；
其中，B>A。
12.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，根据所述第一页的误码率，决定所述第一页所对应的错误校正码的类型包括：
当所述第一页的误码率低于一误码率临界值时，决定所述第一页所对应的错误校正码的类型为一第一类型；以及
当所述第一页的误码率高于所述误码率临界值时，决定所述第一页所对应的错误校正码的类型为一第二类型；
其中属于所述第一类型的错误校正码于对M个位的数据进行错误校正时，至多可校正A个位；
其中属于所述第二类型的错误校正码于对M个位的数据进行错误校正时，至多可校正B个位；
其中，B>A。
13.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述错误校正方法另包括：
储存所述第二错误校正码至所述NAND快闪存储器。
14.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述NAND快闪存储器为一多层单元快闪存储器；
其中所述错误校正方法另包括记录所述第一页的擦写次数；
其中当所述NAND快闪存储器中的所述第一页被写入所述第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型包括：
根据所述第一页的擦写次数与组成所述第一页的位的类型，决定所述第一页所对应的错误校正码的类型。
15.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述NAND快闪存储器为一多层单元快闪存储器；
其中当所述NAND快闪存储器中的所述第一页被写入所述第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型包括：
根据所述第一页的参考位错误率与组成所述第一页的位的类型，决定所述第一页所对应的错误校正码的类型。
16.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述错误 校正方法另包括记录所述第一页的擦写次数；
其中当所述NAND快闪存储器中的所述第一页被写入所述第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型包括：
根据所述第一页的擦写次数与所述第一页的参考位错误率，决定所述第一页所对应的错误校正码的类型。
17.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述NAND快闪存储器为一多层单元快闪存储器；
其中当所述NAND快闪存储器中的所述第一页被写入所述第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型包括：
根据所述第一页的误码率以及组成所述第一页的位的类型，决定所述第一页所对应的错误校正码的类型。
18.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述错误校正方法另包括：
其中当所述NAND快闪存储器中的所述第一页被写入所述第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型包括：
根据所述第一页的误码率以及所述第一页的的参考位错误率，决定所述第一页所对应的错误校正码的类型。
19.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述错误校正方法另包括：
记录所述第一页的擦写次数；
其中当所述NAND快闪存储器中的所述第一页被写入所述第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型包括：
根据所述第一页的误码率以及所述第一页的擦写次数，决定所述第一页所对应的错误校正码的类型。
20.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述NAND快闪存储器为一多层单元快闪存储器；
其中所述错误校正方法另包括：
记录所述第一页的擦写次数；
其中当所述NAND快闪存储器中的所述第一页被写入所述第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型包括：
根据所述第一页的误码率、所述第一页的擦写次数，以及组成所述第一页的位的类型，决定所述第一页所对应的错误校正码的类型。
21.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述NAND快闪存储器为一多层单元快闪存储器；
其中所述错误校正方法另包括：
记录所述第一页的擦写次数；
其中当所述NAND快闪存储器中的所述第一页被写入所述第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型包括：
根据所述第一页的参考位错误率、所述第一页的擦写次数，以及组成所述第一页的位的类型，决定所述第一页所对应的错误校正码的类型。
22.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述NAND快闪存储器为一多层单元快闪存储器；
其中当所述NAND快闪存储器中的所述第一页被写入所述第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型包括：
根据所述第一页的误码率、所述第一页的参考位错误率，以及组成所述第一页的位的类型，决定所述第一页所对应的错误校正码的类型。
23.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述错误校正方法另包括：
记录所述第一页的擦写次数；
其中当所述NAND快闪存储器中的所述第一页被写入所述第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型包括：
根据所述第一页的误码率、所述第一页的擦写次数，以及所述第一页的参考位错误率，决定所述第一页所对应的错误校正码的类型。
24.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述NAND快闪存储器为一多层单元快闪存储器；
其中所述错误校正方法另包括：
记录所述第一页的擦写次数；
其中当所述NAND快闪存储器中的所述第一页被写入所述第一数据时，根据所述第一页发生位错误的机率，决定所述第一页所对应的错误校正码的类型包括：
根据所述第一页的误码率、所述第一页的擦写次数、所述第一页的参考位错误率，以 及组成所述第一页的位的类型，决定所述第一页所对应的错误校正码的类型。
25.如权利要求1所述的NAND快闪存储器的错误校正方法，其特征在于，所述错误校正方法另包括：
储存所述第一错误校正码至所述NAND快闪存储器。
26.如权利要求25所述的NAND快闪存储器的错误校正方法，其特征在于，所述第一数据被写入至所述第一页中的一第一区段的数据区域；
其中储存所述第一错误校正码至所述NAND快闪存储器包括储存所述第一错误校正码至所述NAND快闪存储器的所述第一页的所述第一区段的保留区域。
27.如权利要求25所述的NAND快闪存储器的错误校正方法，其特征在于，所述第一数据被写入至所述第一页中的一第一区段的数据区域；
其中储存所述第一错误校正码至所述NAND快闪存储器包括储存所述第一错误校正码至所述NAND快闪存储器的所述第一页中的一第二区段的数据区域。
28.如权利要求25所述的错误校正方法，其中所述第一页位于一第一区块内；
其中储存所述第一错误校正码至所述NAND快闪存储器包括储存所述第一错误校正码至所述第一区块中的一第二页。
29.一种NAND快闪存储器的错误校正方法，其特征在于，所述错误校正方法包括：
当储存于一NAND快闪存储器中的一第一页的数据被读取时，根据一第一错误校正码，对储存于所述第一页的数据进行错误校正；
根据所述第一错误校正码对所述第一页所储存的数据进行错误校正时所侦测到的错误位的数目，得到所述第一页的误码率；
根据所述第一页的误码率，决定所述第一页所对应的错误校正码的类型；以及
当所述第一页所对应的错误校正码的类型与所述第一错误校正码的类型不同时，根据从所述第一页所读取的数据与所述第一页所对应的错误校正码的类型，产生一第二错误校正码。
30.如权利要求29所述的NAND快闪存储器的错误校正方法，其特征在于，所述第一错误校正码与所述第二错误校正码为BCH码或低密度同位检查码。
31.如权利要求29所述的NAND快闪存储器的错误校正方法，其特征在于，根据所述第一页的误码率，决定所述第一页所对应的错误校正码的类型包括：
当所述第一页的误码率低于一误码率临界值时，决定所述第一页所对应的错误校正码的类型为一第一类型；以及
当所述第一页的误码率高于所述误码率临界值时，决定所述第一页所对应的错误校正码的类型为一第二类型；
其中属于所述第一类型的错误校正码于对M个位的数据进行错误校正时，至多可校正A个位；
其中属于所述第二类型的错误校正码于对M个位的数据进行错误校正时，至多可校正B个位；
其中，B>A。
32.如权利要求29所述的NAND快闪存储器的错误校正方法，其特征在于，所述错误校正方法另包括：
储存所述第二错误校正码至所述NAND快闪存储器。
33.如权利要求32所述的NAND快闪存储器的错误校正方法，其特征在于，所述第一页被读取的数据位于所述第一页中的一第一区段的数据区域；
其中储存所述第二错误校正码至所述NAND快闪存储器包括储存所述第二错误校正码至所述NAND快闪存储器的所述第一页的所述第一区段的保留区域。
34.如权利要求32所述的NAND快闪存储器的错误校正方法，其特征在于，所述第一页被读取的数据位于所述第一页中的一第一区段的数据区域；
其中储存所述第二错误校正码至所述NAND快闪存储器包括储存所述第二错误校正码至所述NAND快闪存储器的所述第一页中的一第二区段的数据区域。
35.如权利要求32所述的NAND快闪存储器的错误校正方法，其特征在于，所述第一页位于一第一区块内；
其中储存所述第二错误校正码至所述NAND快闪存储器包括储存所述第二错误校正码至所述第一区块中的一第二页。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110072594.3A CN102693760B (zh) | 2011-03-24 | 2011-03-24 | Nand快闪存储器的错误校正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110072594.3A CN102693760B (zh) | 2011-03-24 | 2011-03-24 | Nand快闪存储器的错误校正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102693760A CN102693760A (zh) | 2012-09-26 |
| CN102693760B true CN102693760B (zh) | 2015-07-15 |
Family
ID=46859136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110072594.3A Expired - Fee Related CN102693760B (zh) | 2011-03-24 | 2011-03-24 | Nand快闪存储器的错误校正方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102693760B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103198020B (zh) * | 2013-03-18 | 2016-05-25 | 山东华芯半导体有限公司 | 一种提高闪存使用寿命的方法 |
| US9805813B2 (en) * | 2013-08-30 | 2017-10-31 | Empire Technology Development Llc | Reduction of power consumption in flash memory |
| TWI556254B (zh) * | 2014-10-14 | 2016-11-01 | 慧榮科技股份有限公司 | 資料儲存裝置及其資料存取方法 |
| CN104464822B (zh) * | 2014-11-21 | 2016-04-20 | 湖南大学 | 一种基于闪存错误区间的ldpc纠错编码方法 |
| US9448880B2 (en) * | 2015-01-29 | 2016-09-20 | Winbond Electronics Corporation | Storage device with robust error correction scheme |
| KR102435181B1 (ko) * | 2015-11-16 | 2022-08-23 | 삼성전자주식회사 | 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 |
| CN106057243B (zh) * | 2016-05-27 | 2019-10-18 | 华为技术有限公司 | 应用读参考电压确定方法及装置 |
| CN106201340B (zh) * | 2016-06-29 | 2020-07-24 | 联想(北京)有限公司 | 一种存储数据的方法、存储设备、电子设备 |
| CN107861835B (zh) * | 2017-11-22 | 2021-11-16 | 深圳忆联信息系统有限公司 | 一种提升闪存编码率的方法及闪存 |
| CN108022624A (zh) * | 2017-11-22 | 2018-05-11 | 深圳忆联信息系统有限公司 | 一种提升tlc闪存编码率的方法及tlc闪存 |
| CN108897499A (zh) * | 2018-07-19 | 2018-11-27 | 江苏华存电子科技有限公司 | 一种闪存内块的类型识别方法 |
| US10692567B2 (en) * | 2018-09-06 | 2020-06-23 | M31 Technology Corporation | Method for assisting memory cell in access operation and operating memory cell, and memory device having assist circuit with predefined assist strength |
| CN109656748B (zh) * | 2018-12-10 | 2020-05-19 | 华中科技大学 | 一种通过数据模式重布局降低mlc nand闪存误码率的方法 |
| CN111580741B (zh) * | 2019-02-15 | 2023-06-13 | 群联电子股份有限公司 | 数据写入方法、存储器控制电路单元与存储器存储装置 |
| CN110277131B (zh) * | 2019-05-30 | 2021-03-23 | 百富计算机技术（深圳）有限公司 | 基于nand flash存储器的校验方法、终端设备及存储介质 |
| US11567831B2 (en) | 2020-07-28 | 2023-01-31 | Micron Technology, Inc. | Generating a protected and balanced codeword |
| US11237906B1 (en) | 2020-07-28 | 2022-02-01 | Micron Technology, Inc. | Generating a balanced codeword protected by an error correction code |
| US11494264B2 (en) * | 2020-07-28 | 2022-11-08 | Micron Technology, Inc. | Generating a protected and balanced codeword |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7810017B2 (en) * | 2006-03-20 | 2010-10-05 | Micron Technology, Inc. | Variable sector-count ECC |
| CN101937710A (zh) * | 2009-06-30 | 2011-01-05 | 联发科技股份有限公司 | 固态磁盘驱动和管理存储装置的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7739576B2 (en) * | 2006-08-31 | 2010-06-15 | Micron Technology, Inc. | Variable strength ECC |
-
2011
- 2011-03-24 CN CN201110072594.3A patent/CN102693760B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7810017B2 (en) * | 2006-03-20 | 2010-10-05 | Micron Technology, Inc. | Variable sector-count ECC |
| CN101937710A (zh) * | 2009-06-30 | 2011-01-05 | 联发科技股份有限公司 | 固态磁盘驱动和管理存储装置的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102693760A (zh) | 2012-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102693760B (zh) | Nand快闪存储器的错误校正方法 | |
| CN106776109B (zh) | 固态硬盘读错误检测装置及读不可纠错误原因的检测方法 | |
| US8832526B2 (en) | Data reading method, memory controller, and memory storage device | |
| US10936391B2 (en) | Memory management method and storage controller | |
| CN105788648B (zh) | 基于异构混合内存的nvm坏块识别处理及纠错方法和系统 | |
| US8010876B2 (en) | Method of facilitating reliable access of flash memory | |
| EP2530595B1 (en) | System and method of tracking error data within a storage device | |
| US8627169B2 (en) | Method and apparatus for dynamically configurable multi level error correction | |
| US8347185B2 (en) | Memory and method for checking reading errors thereof | |
| KR101696389B1 (ko) | 비트 값들의 저장된 총계를 이용하여 데이터 에러들을 보정하는 시스템 및 방법 | |
| US8276046B2 (en) | Apparatus for determining number of bits to be stored in memory cell | |
| US9881670B2 (en) | Soft information module | |
| US20140082264A1 (en) | Nand flash storage chip checking method and device | |
| US10620874B2 (en) | Memory management method, memory control circuit unit and memory storage apparatus | |
| US20090024787A1 (en) | Data writing method and apparatus | |
| CN102110028A (zh) | 一种nand闪存及其数据的校验方法和装置 | |
| CN106158040A (zh) | 读取电压准位估测方法、存储器存储装置及控制电路单元 | |
| US11139833B2 (en) | Adaptive read retry optimization | |
| US9754682B2 (en) | Implementing enhanced performance with read before write to phase change memory | |
| US20100262892A1 (en) | Data access method for flash meory and storage system and controller thereof | |
| CN102929740A (zh) | 检测存储设备坏块的方法和装置 | |
| US20140372833A1 (en) | Data protecting method, memory controller and memory storage device | |
| US8850291B2 (en) | Data input and output method of NAND flash memory and embedded system using the same | |
| US20120320676A1 (en) | Semiconductor system, nonvolatile memory apparatus, and an associated read method | |
| US20130104003A1 (en) | Memory system and method for recording/reproducing data thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150715 |