TWI402848B - 半導體記憶裝置 - Google Patents

半導體記憶裝置 Download PDF

Info

Publication number
TWI402848B
TWI402848B TW097137973A TW97137973A TWI402848B TW I402848 B TWI402848 B TW I402848B TW 097137973 A TW097137973 A TW 097137973A TW 97137973 A TW97137973 A TW 97137973A TW I402848 B TWI402848 B TW I402848B
Authority
TW
Taiwan
Prior art keywords
memory
read
data
count
block
Prior art date
Application number
TW097137973A
Other languages
English (en)
Other versions
TW200939228A (en
Inventor
Yasushi Nagadomi
Daisaburo Takashima
Kosuke Hatsuda
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200939228A publication Critical patent/TW200939228A/zh
Application granted granted Critical
Publication of TWI402848B publication Critical patent/TWI402848B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Memory System (AREA)

Description

半導體記憶裝置
本發明係關於一種半導體記憶裝置，例如，一NAND快閃記憶裝置。
半導體記憶裝置廣泛運用於電腦、家用電器、可攜式電話等中。以一NAND快閃記憶體為代表之一EEPROM(電子可抹除可程式化唯讀記憶體)類型非揮發性記憶裝置已普遍用作一個人電腦、一數位相機、一數位錄放影機、一數位電視機、一MP3或一可攜式裝置的一儲存媒體。
此外，因為其大容量及高整合性之優點，NAND快閃記憶體最近已被用於取代一硬碟機(HDD)。若使用NAND快閃記憶體取代硬碟機，則會發生諸如因讀取干擾所導致之資料損壞及因重複抹除及寫入而導致之一閘極介電薄膜之實體損壞等問題。
閘極介電薄膜之實體損壞會引起留存失效(retention failure)。即，電荷在短時間內自一浮動閘極射出而使資料毀損。對NAND快閃記憶體之寫入的次數(以下稱作"寫入計數")至多約為105 。為對處受限制之寫入計數，執行一刷新操作及耗損均衡。刷新操作係用於自一記憶單元讀取資料一次並將與該讀取資料完全相同之資料回存至該記憶單元的一操作。耗損均衡係用於藉由將一具有一高抹除計數之區塊的一實體位址交換為一具有一低抹除計數之區塊的一實體位址而均衡抹除次數(以下稱作"抹除計數")的一操作。
此外，在NAND記憶體中，資料係藉由對未選定之記憶單元(包括除了讀取目標頁面外之頁面的未選定之記憶單元)的閘極施加高電壓而自選定之記憶單元讀取。因為每當執行一資料讀取操作時，高電壓便重複地施加至未選定之記憶單元，使得電荷進入浮動閘極。結果，儲存在記憶單元中之資料便遭毀損。此現象稱為"讀取干擾"。
習知地，已使用ECC(錯誤校正碼)進行錯誤校正以防止讀取干擾。然而，為校正許多錯誤位元，必須具備一大容量之ECC電路。此外，因為記憶裝置的小型化及將二個或更多位元之資訊儲存在一個單元中之層級倍增，必須具備一大容量之ECC電路。
根據本發明之一實施例的一半導體記憶裝置包含：一第一記憶區域，該第一記憶區域包括複數個記憶群，記憶群包括複數個記憶單元，該等記憶群分別分配有位址，該等記憶群分別係資料抹除操作之單位；一第二記憶區域，其暫時將自第一記憶區域讀取之資料儲存於其中，或暫時將待寫入至第一記憶區域之資料儲存於其中；一讀取計數器，其將每一記憶群之一資料讀取計數儲存於其中；一錯誤校正電路，其計算讀取資料的一錯誤位元計數；及一執行一刷新操作之控制器，其中當錯誤位元計數超過一第一臨限值時或當資料讀取計數超過一第二臨限值時，將儲存於記憶群之一個中的讀取資料暫時儲存在第二記憶區域中，且將讀取資料寫回至相同之記憶群。
根據本發明之一實施例的一半導體記憶裝置包含：一第一記憶區域，該第一記憶區域包括複數個記憶群，記憶群包括複數個記憶單元，該等記憶群分別分配有位址，該等記憶群分別係資料抹除操作之單位；一第二記憶區域，其暫時將自第一記憶區域讀取之資料儲存於其中，或暫時將待寫入至第一記憶區域之資料儲存於其中；一錯誤校正電路，其計算讀取資料的一錯誤位元計數；一執行一刷新操作之控制器，其中將儲存於記憶群之一者中的讀取資料暫時儲存在第二記憶區域中，且將讀取資料寫回至同一個記憶群；一最大值暫存器，其在一特定刷新操作至一下一刷新操作之一週期期間保持錯誤位元計數之中的一最大錯誤位元計數；及一旗標暫存器，其將記憶區塊之旗標儲存於其中，該等旗標之一者指示當第一記憶區域之電力供應停止後又重啟動時，在第一記憶區域之該電力供應重啟動之後對該對應記憶區塊的一第一讀取操作，其中當自第一記憶區域之電力供應重啟動後的第一讀取操作中之錯誤位元計數比電力供應重啟動之前的最大錯誤位元計數更高時，控制器實行刷新操作。
下文將參考附圖詳細解釋本發明之實施例。請注意本發明並不限於此。
(第一實施例)
圖1係一顯示根據本發明之一第一實施例之一記憶體系統20的一組態之方塊圖。記憶體系統20以可通信方式連接至一主機PC 10。回應於來自主機PC 10之一讀取命令或一寫入命令，記憶體系統20根據該命令執行一資料讀取操作或一資料寫入操作。
記憶體系統20包括一用作一控制單元之控制器21、一用作一第一記憶裝置之NAND快閃記憶體(以下稱作"NAND記憶體")22，及一用作一第二記憶裝置之鐵電記憶體(以下稱作"RAM")23。
NAND記憶體22例如係一EEPROM類型非揮發性記憶體，且用作一主儲存記憶體。NAND記憶體22經組態以包括數個區塊，每一區塊包括複數個頁面，且每一頁面包括儲存於複數個記憶單元中之複數個位元(即，包括複數個記憶單元)。一資料寫入操作或一資料讀取操作通常係對一個頁面執行。一資料抹除或重寫操作通常係對用作一記憶群之一個區塊執行。由於這點，分別對頁面及區塊分配位址。在第一實施例中，一資料寫入單位、一資料重寫之單位或一資料抹除之單位並不限於一個頁面或一個區塊，而可以是另一記憶群。記憶群係定義為包括複數個記憶單元的記憶體之一單位。
RAM 23用作一快取記憶體，其係當儲存於NAND記憶體22中之資料待刷新時，暫時將該資料儲存於其中，或者當資料將自NAND記憶體22讀取或寫入至NAND記憶體22時，暫時將自NAND記憶體22讀取或寫入至NAND記憶體22之該資料儲存於其中。控制器21控制NAND記憶體22及RAM 23。控制器21包括一ECC電路，該ECC電路係用以執行一算術操作，諸如已經過一錯誤校正之錯誤位元的數目(以下稱作"錯誤位元計數")之計算。
NAND記憶體22之優點在於其高整合性。RAM 23可以高速執行一資料讀取或寫入操作。RAM 23包括一讀取計數器24。讀取計數器24將每一區塊之資料讀取次數(以下稱作"資料讀取計數")儲存於其中。
圖2係一顯示讀取計數器24之一組態之概念圖。讀取計數器24將每一區塊之對其執行資料讀取操作的頁面之總數儲存於其中。舉例而言，若區塊1中有二個頁面被讀取，則將'2'添加至區塊1的一讀取計數，且將一所得值作為區塊1的讀取計數而儲存於讀取計數器24中。讀取計數器24包含在非揮發性RAM 23中，故即使在暫時停電期間亦不會發生讀取計數之資訊損失。
圖3係一顯示藉由根據第一實施例之記憶體系統20所執行的一操作之流程圖。首先，記憶體系統20自主機PC 10接收一讀取或寫入命令。控制器21基於一傳送起始位址、一傳送容量等而判定是否發生對NAND記憶體22的一讀取存取(S10)。即，控制器21判定是否要實行自NAND記憶體22讀取資料之一讀取操作。
若要自NAND記憶體讀取資料(S10；是)，則控制器21將資料自NAND記憶體22傳送至RAM 23(S20)。資料讀取操作係對每一頁面執行。控制器21將資料從RAM 23傳送至主機PC 10(S30)。若資料將被從NAND記憶體22傳送至RAM 23，則ECC電路計算來自NAND記憶體之讀取資料之一錯誤位元計數(S40)。若該錯誤位元計數大於一第一臨限值(S40；是)，控制器21對一讀取目標區塊執行一刷新操作(S70)。此係因為若錯誤位元計數高於第一臨限值，則可判定讀取資料中之多數位元資料因為留存失效或讀取干擾之影響而遭毀損。在刷新操作期間，將錯誤位元校正資料重寫至NAND記憶體22。
第一臨限值係基於可藉由ECC電路校正之位元的一最大錯誤位元計數而判定。舉例而言，第一臨限值可設定為每一頁面之最大錯誤位元計數的80%。在此情況下，若每一頁面之實際錯誤位元計數超過最大錯誤位元計數的80%，則執行一刷新操作。可將第一臨限值儲存於包含在ECC電路中的一暫存器(未顯示)中。若刷新操作完成，則將讀取目標區塊之讀取計數器24中儲存的讀取計數重設為零。
若錯誤位元計數等於或低於第一臨限值(S40；否)，控制器21將讀取目標區塊資料之讀取計數器24中儲存的讀取計數增加為如同傳送頁面之數目(S50)。舉例而言，若在資料讀取操作期間控制器21傳送對應於來自NAND記憶體22之區塊1的兩個頁面之資料，控制器21便將區塊1之讀取計數器24中儲存的讀取計數增加2。
接著，控制器21判定讀取目標區塊資料之讀取計數器24中儲存的讀取計數是否超過一第二臨限值(S60)。若讀取目標區塊之讀取計數器24中儲存的讀取計數超過第二臨限值(S60；是)，則控制器21對讀取目標區塊執行一刷新操作(S70)。若讀取目標區塊之讀取計數等於或低於第二臨限值(S60；否)，則控制器21完成資料讀取操作。執行步驟S70之刷新操作以防止讀取干擾。因此，較佳的係將第二臨限值設定為等於或低於將發生讀取干擾的一讀取計數。舉例而言，第二臨限值可設定為將發生讀取干擾之讀取計數的80%。造成讀取干擾發生之讀取計數係根據製造條件等的統計上可預期之數值。
若資料非自NAND記憶體讀取(S10；否)，控制器21將RAM 23之資料傳送至主機PC 10(S80)並完成資料讀取操作。
圖4係顯示刷新操作的一流程圖。若存在一資料抹除區塊(S71；是)，則執行耗損均衡(S72、S73)。更明確言之，控制器21讀取來自一刷新目標區塊之全部資料，並將資料寫入至資料抹除區塊(S72)。此處假定區塊2係一資料抹除區塊及區塊1係一刷新目標區塊。在此情況下，控制器21自區塊1讀取資料，將讀取資料暫時儲存於RAM 23中，並將此資料寫入至區塊2。儲存於區塊1中之資料被抹除。控制器21藉此將資料傳送至未使用(具有一低使用頻率)之區塊2。結果便可防止留存失效。若NAND記憶體22包括一內部NAND複製功能，控制器21可使用該內部NAND複製功能而不必使用RAM 23將儲存於刷新目標區塊中之資料複製至資料抹除區塊。
傳送資料之後，控制器21執行邏輯位址及實體位址轉換(S73)。舉例而言，若儲存於區塊1中之資料被傳送至區塊2，區塊1之一邏輯位址會與區塊2之一邏輯位址交換。藉此，使對應於傳送至區塊2之資料的一邏輯位址分配至區塊2。其後，控制器21將刷新目標區塊之讀取計數器24中儲存的讀取計數重設為零(S74)。
若資料被儲存於NAND記憶體22之全部區塊中且不存在資料抹除區塊(S71；否)，則控制器21讀取刷新目標區塊中儲存之全部資料，將讀取資料儲存在RAM中(S75)，抹除刷新目標區塊中儲存之資料(S76)，及將RAM 23中儲存之資料回存(寫回)至刷新目標區塊(S77)。刷新操作之後，控制器21將刷新目標區塊之讀取計數器24中儲存的讀取計數重設為零(S74)。
根據第一實施例，若錯誤位元計數超過第一臨限值或若資料讀取計數超過第二臨限值，則對讀取目標區塊執行刷新操作。此可防止讀取干擾而不需單獨依賴ECC。此外，在第一實施例中，刷新操作係根據藉由ECC所計數的錯誤位元計數而執行。因此，不僅可防止讀取干擾亦可防止校正資料留存錯誤。
一般而言，在刷新操作中，NAND記憶體22之刷新目標區塊中儲存的全部資料係自刷新目標區塊讀取，然後暫時儲存於RAM 23中，再被回存(寫回)至刷新目標區塊。然而，若RAM 23中存在寫入資料(更新資料)，則不需要讀取屬於刷新目標區塊的更新目標頁面。因此，在此情況下，讀取刷新目標區塊中除了更新目標頁面外之頁面並儲存於RAM 23中，且讀取頁面及更新目標頁面可自RAM 23讀取並寫入至刷新目標區塊。
(第二實施例)
圖5係一顯示根據本發明之一第二實施例之一記憶體系統20的一組態之方塊圖。第二實施例與第一實施例之不同點在於RAM 23包括一寫入計數器25及一第二臨限值暫存器26。根據第二實施例之其他組態可與根據第一實施例的該等相同。
圖6係一顯示讀取計數器24、寫入計數器25及第二臨限值暫存器26之組態之概念圖。寫入計數器25將每一區塊之一寫入目標區塊的抹除次數(寫入次數)儲存於其中。即，因為在資料被寫入至NAND快閃記憶體22中之一特定區塊之前會自該特定區塊被抹除，因此寫入計數器25針對此特定區塊計算一抹除計數。寫入計數器25被包括在非揮發性RAM 23中，故即使在暫時停電期間亦不會發生抹除計數(寫入計數)上之資訊損失。
第二臨限值暫存器26將每一區塊之第二臨限值儲存於其中。此係因為第二臨限值往往因每一區塊之寫入計數而不同。即使在暫時停電期間亦不會發生第二臨限值上之資訊損失。
儲存於寫入計數器25中之抹除計數或寫入計數係根據資料寫入計數而改變第二臨限值。如圖7中顯示，發生讀取干擾之讀取計數一般隨寫入計數上升而下降。此係因為若寫入計數上升，造成每一記憶單元之閘極介電薄膜實體損壞而容易發生讀取干擾。因此，在第二實施例中，若寫入計數較高，則將第二臨限值設定為較低。
舉例而言，如圖7中顯示，若寫入計數等於或低於104 ，則第二臨限值設定為在寫入計數等於或低於104 之範圍內發生讀取干擾的一最小讀取計數104 的80%。若寫入計數為104 至105 ，則第二臨限值設定為在寫入計數為104 至105 之範圍內發生讀取干擾的最小讀取計數103 的80%。若寫入計數等於或高於105 ，則第二臨限值設定為最小讀取計數102 的80%。資料寫入計數與第二臨限值之間之對應關係可分別與多個區塊的第二臨限值一起儲存於RAM 23中。
藉由根據第二實施例之記憶體系統20執行的一操作與根據第一實施例者的類似點在於，一刷新操作係基於藉由ECC電路檢測之錯誤位元計數及讀取計數而執行。因此，圖3及4中顯示之操作可應用於根據第二實施例的操作。然而，與第一實施例不同的是，第二臨限值係根據寫入計數而改變且因此係一變數。如可見的，藉由根據寫入計數改變第二臨限值，刷新操作頻率可能隨著每一記憶單元之閘極介電薄膜的損壞而改變。
舉例而言，如圖6中顯示，分別就區塊0至2的讀取計數而言，區塊2之讀取計數(5124)比區塊1之讀取計數(1000)高。然而，分別就區塊0至2的寫入計數而言，區塊1之寫入計數(10001)比區塊2之寫入計數(1000)高。因為這點，區塊1之第二臨限值係103 ×0.8而區塊2之第二臨限值係104 ×0.8。因此，若資料係自區塊1讀取，則區塊1變為一刷新目標區塊。然而，若資料係自區塊2讀取，區塊2並不會變為一刷新目標區塊。
在第二實施例中，第二臨限值係根據寫入計數而逐步改變。或者改變第二臨限值之一頻率可設定為比圖7中顯示者更高。或者，每當更新寫入計數時，第二臨限值均可改變。
根據第二實施例，藉由根據寫入計數改變第二臨限值，第二臨限值可視讀取干擾的發生程度而改變。此外，第二實施例可展現與第一實施例之相同優點。
(第三實施例)
圖8係一顯示根據本發明之一第三實施例之一記憶體系統20的一組態之方塊圖。圖9係顯示一讀取計數器24及一第二臨限值暫存器26的一概念視圖。圖10係顯示藉由記憶體系統20執行之一操作的一流程圖。在第三實施例中，第二臨限值係根據一藉由一ECC電路檢測之錯誤位元計數及一資料錯誤方向而改變。因此，第三實施例因包含第二臨限值暫存器26而與第二實施例不同。根據第三實施例之其他組態可與根據第一實施例的該等相同。
資料錯誤方向指示其中一邏輯值自0至1變化的一情況(錯誤方向1)或其中一邏輯值自1至0變化的一情況(錯誤方向2)。舉例而言，將許多電子聚積於一記憶單元之一浮動閘極中的一狀態定義為"1"，而將電子未聚積於記憶單元之浮動閘極中的一狀態定義為"0"。在此情況下，可判定錯誤方向1係源自讀取干擾及錯誤方向2係源自留存失效。據此若錯誤方向1中有較多錯誤位元，則讀取干擾之影響較大，而若錯誤方向2中有較多錯誤位元，則留存失效之影響較大。
在第三實施例中，如圖10中顯示，若錯誤位元計數超過第一臨限值且錯誤位元之大多數係在錯誤方向1中(S90)，第二臨限值暫存器26將一讀取目標區塊之一讀取計數儲存為該讀取目標區塊之第二臨限值(S100)。因為圖8中顯示之步驟S10至S80與第一實施例中的相同，將省略其之描述。
此處假定讀取區塊1中之資料。若讀取資料之錯誤位元計數超過第一臨限值，控制器21進一步判定資料之錯誤方向。錯誤方向可自錯誤位元之邏輯值判定。此時，若錯誤位元之大多數(例如，80%)係在錯誤方向1中，則區塊1之第二臨限值(10000)因此設定為讀取計數(1000)。即，區塊1之第二臨限值自10000改變為1000。其後，因為區塊1之第二臨限值係1000，若讀取計數超過1000，則在區塊1上執行一刷新操作。
以此方式，若資料破壞之主因係讀取干擾，則在資料讀取操作期間將讀取計數設定為第二臨限值。藉由如此設定，即使第二臨限值比因每一記憶單元之閘極介電薄膜的損壞而實際發生讀取干擾的讀取計數高出許多，第二臨限值亦可適當地改變。
(第三實施例之修改)
圖11係一顯示根據本發明之第三實施例之一修改的一記憶體系統20之一組態之方塊圖，及圖12係一顯示一讀取計數器24、一第二臨限值暫存器26及一寫入計數器25之概念視圖。第三實施例之修改係其中將寫入計數器25添加至根據第三實施例之記憶體系統20的一實施例。寫入計數器25可類似於根據第二實施例者而組態。在第三實施例之修改中，控制器21將根據一寫入計數的一第二臨限值與根據一錯誤位元計數及一錯誤方向的一第二臨限值進行比較，並選擇較低者作為第二臨限值。根據寫入計數的第二臨限值係用以防止留存失效。根據錯誤位元計數及錯誤方向的第二臨限值係用以防止讀取干擾。因此，第三實施例之修改可處理留存失效及讀取干擾兩者。
(第四實施例)
圖13係一顯示根據本發明之一第四實施例之一記憶體系統20的一組態之方塊圖。圖14係顯示一最大值暫存器27及一旗標暫存器28的一概念圖。第四實施例因包含最大值暫存器27及旗標暫存器28而與第一實施例不同。根據第四實施例之其他組態可與根據第一實施例的該等相同。
最大值暫存器27在一特定刷新操作與一下一刷新操作之間之一週期期間保持藉由ECC電路所檢測之錯誤位元計數之中的一最大錯誤位元計數。此最大錯誤位元計數係每一讀取目標單位的一最大錯誤位元計數。舉例而言，若讀取目標單位係一頁面，一頁面之一位元計數即等於最大錯誤位元計數之一最大值。無疑，最大錯誤位元計數之一最小值為零。舉例而言，在圖4中，自一特定刷新操作至一下一刷新操作之週期期間，區塊0之最大錯誤位元計數為5，而區塊1的最大錯誤位元計數為30。
旗標暫存器28包括每一區塊的一個位元之資料。即，旗標暫存器28將對應於區塊之數目的位元資料儲存於其中。一旗標指示若在對記憶體系統20之電力供應停止之後該電力供應重啟動，自該電力供應重啟動以後的一第一讀取操作。舉例而言，一具有旗標0之區塊係在記憶體系統20電源開啟之後未於其中執行一資料讀取操作的一區塊。一具有旗標1之區塊係在記憶體系統20電源開啟之後於其中執行至少一個資料讀取操作的一區塊。若記憶體系統20電源關閉，則旗標暫存器28將對應於全部區塊之旗標設定為零。藉由旗標確認一讀取目標區塊是否係自記憶體系統20電源開啟以後首次對其執行資料讀取操作的一區塊。
若自記憶體系統20之電力供應重啟動以後首次執行之資料讀取操作中的一區塊之一錯誤位元計數高於電力供應重啟動之前的最大錯誤位元計數，則控制器21在該區塊上執行一刷新操作。若在記憶體系統20電源關閉時發生一留存失效，則將記憶體系統20電源開啟之後的錯誤位元計數視為超過記憶體系統20電源關閉之前之最大錯誤位元計數。因此，藉由對包括由留存失效引起之更多錯誤位元之區塊執行刷新操作，而校正錯誤位元。
此處假定資料係自區塊1讀取。因為對應於區塊1之旗標係旗標0，此指示區塊1自記憶體系統20電源開啟之後首次變為一讀取目標區塊。若讀取目標頁面之錯誤位元計數為50，則第一資料讀取操作中之錯誤位元計數高於記憶體系統20電源關閉之前之最大位元計數30。即，區塊1含有許多當記憶體系統20電源關閉時發生留存失效的位元。因此，在此情況下，控制器21對區塊1執行刷新操作。藉此，根據第四實施例之記憶體系統20可校正源自留存失效之錯誤位元。
(第四實施例之修改)
圖15係一顯示根據本發明之第四實施例之一修改的一記憶體系統20之一組態之方塊圖。根據第四實施例之修改的記憶體系統20進一步包括一讀取計數器24、一寫入計數器25及一第二臨限值暫存器26。即，第四實施例之修改係第二實施例及第四實施例之一組合。最大值暫存器27及旗標暫存器28可獨立於讀取計數器24、寫入計數器25及第二臨限值暫存器26而操作，藉此可防止根據寫入計數及讀取計數之讀取干擾並校正由留存失效所引起之錯誤位元。
當然，第四實施例可與第一或第三實施例組合。
在第一至第四實施例中，RAM 23係一非揮發性記憶體，且可為例如一MRAM(磁性RAM)、一PRAM(相變RAM)或一RRAM(電阻性RAM)。
讀取計數器24、寫入計數器25、第二臨限值暫存器26、最大值暫存器27及/或旗標暫存器28可併入RAM 23中，作為如第一至第四實施例中描述之RAM 23的一部分。或者，讀取計數器24、寫入計數器25、第二臨限值暫存器26、最大值暫存器27及/或旗標暫存器28可與RAM 23分開提供或被併入主機PC 10中。
在第一至第四實施例中，ECC電路係併入控制器21中。或者，ECC電路可與控制器21分開提供。
10．．．主機PC
20．．．記憶體系統
21．．．控制器
22．．．NAND記憶體
23．．．RAM
24．．．讀取計數器
25．．．寫入計數器
26．．．第二臨限值暫存器
27．．．最大值暫存器
28．．．旗標暫存器
圖1係一顯示根據本發明之一第一實施例之一記憶體系統20的一組態之方塊圖；
圖2係一顯示讀取計數器24之一組態之概念圖；
圖3係一顯示藉由根據第一實施例之記憶體系統20所執行的一操作之流程圖；
圖4係顯示刷新操作的一流程圖；
圖5係一顯示根據本發明之一第二實施例之一記憶體系統20的一組態之方塊圖；
圖6係一顯示讀取計數器24、寫入計數器25及第二臨限值暫存器26之組態之概念圖；
圖7係顯示讀取計數與寫入計數之間之一關係的圖形；
圖8係一顯示根據本發明之一第三實施例之一記憶體系統20的一組態之方塊圖；
圖9係顯示一讀取計數器24及一第二臨限值暫存器26的一概念視圖；
圖10係顯示藉由記憶體系統20執行之一操作的一流程圖；
圖11及圖12係根據本發明之第三實施例之一修改的一記憶體系統之組態圖；
圖13係一顯示根據本發明之一第四實施例之一記憶體系統20的一組態之方塊圖；
圖14係顯示一最大值暫存器27及一旗標暫存器28的一概念圖；及
圖15係一顯示根據本發明之第四實施例之一修改的一記憶體系統20之一組態之方塊圖。
10．．．主機PC
20．．．記憶體系統
21．．．控制器
22．．．NAND記憶體
23．．．RAM
24．．．讀取計數器

Claims (8)

  1. 一種半導體記憶裝置，其包含：第一記憶區域，該第一記憶區域包括複數個記憶群，每一記憶群包括複數個副記憶群，該等記憶群分別係資料抹除操作之單位且該等副記憶群分別係讀取操作之單位；第二記憶區域，其儲存自該第一記憶區域讀取之資料；錯誤校正電路，其計算自該第一記憶區域讀取之資料的錯誤位元計數；及控制器，其中當自第一副記憶群讀取之第一資料的錯誤位元計數超過第一臨限值時，對包含該第一副記憶群之第一記憶群執行刷新操作，其中對該第一記憶群執行刷新操作包含在該第二記憶區域儲存自該第一記憶群讀取之該第一資料及將該第一資料寫回至該第一記憶區域。
  2. 根據請求項1之半導體記憶裝置，其進一步包括讀取計數器，其儲存每一記憶群之資料讀取計數；且當第二記憶群之該資料讀取計數超過第二臨限值時，該控制器對該第二記憶群執行刷新操作。
  3. 根據請求項2之半導體記憶裝置，其進一步包含寫入計數器，該寫入計數器儲存每一記憶群之資料寫入計數，其中該控制器根據該資料寫入計數改變該第二臨限值。
  4. 根據請求項3之半導體記憶裝置，其中該第一記憶區域及該第二記憶區域包含MRAM。
  5. 根據請求項1之半導體記憶裝置，其中該第一記憶區域及該第二記憶區域包含MRAM。
  6. 根據請求項1之半導體記憶裝置，其中該第一記憶區域及該第二記憶區域包括鐵電RAM、PRAM或RRAM。
  7. 一種用於控制半導體記憶裝置之方法，其中該半導體記憶裝置包含第一記憶區域及第二記憶區域，該第一記憶區域包含複數個記憶群，每一記憶群包含複數個副記憶群，該等記憶群分別係資料抹除操作之單位且該等副記憶群分別係讀取操作之單位；該方法包括：自該第一記憶區域讀取資料；計算自該第一記憶區域讀取之資料的錯誤位元計數；及當自第一副記憶群讀取之該資料的錯誤位元計數超過第一臨限值時，對包含該第一副記憶群之第一記憶群執行刷新操作，其中對該第一記憶群執行刷新操作包含在該第二記憶區域儲存自該第一記憶群讀取之該資料及將該資料寫回至該第一記憶區域。
  8. 根據請求項7之方法，其進一步包括儲存每一記憶群之資料讀取計數；且當第二記憶群之該資料讀取計數超過第二臨限值時，對該第二記憶群執行刷新操作。
TW097137973A 2007-10-03 2008-10-02 半導體記憶裝置 TWI402848B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007259818A JP2009087509A (ja) 2007-10-03 2007-10-03 半導体記憶装置

Publications (2)

Publication Number Publication Date
TW200939228A TW200939228A (en) 2009-09-16
TWI402848B true TWI402848B (zh) 2013-07-21

Family

ID=40526804

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097137973A TWI402848B (zh) 2007-10-03 2008-10-02 半導體記憶裝置

Country Status (7)

Country Link
US (2) US8078923B2 (zh)
EP (1) EP2108182A2 (zh)
JP (1) JP2009087509A (zh)
KR (1) KR101089414B1 (zh)
CN (1) CN101627444A (zh)
TW (1) TWI402848B (zh)
WO (1) WO2009044904A2 (zh)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8291295B2 (en) 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US20100195393A1 (en) * 2009-01-30 2010-08-05 Unity Semiconductor Corporation Data storage system with refresh in place
KR20100102925A (ko) * 2009-03-12 2010-09-27 삼성전자주식회사 리드 리클레임 신호를 발생하는 불휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US8806144B2 (en) 2009-05-12 2014-08-12 Stec, Inc. Flash storage device with read cache
US20100332922A1 (en) * 2009-06-30 2010-12-30 Mediatek Inc. Method for managing device and solid state disk drive utilizing the same
CN102473140B (zh) * 2009-07-17 2015-05-13 株式会社东芝 存储器管理装置
US20110041039A1 (en) * 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
US7941696B2 (en) * 2009-08-11 2011-05-10 Texas Memory Systems, Inc. Flash-based memory system with static or variable length page stripes including data protection information and auxiliary protection stripes
US7856528B1 (en) 2009-08-11 2010-12-21 Texas Memory Systems, Inc. Method and apparatus for protecting data using variable size page stripes in a FLASH-based storage system
US8930622B2 (en) 2009-08-11 2015-01-06 International Business Machines Corporation Multi-level data protection for flash memory system
US8189379B2 (en) 2009-08-12 2012-05-29 Texas Memory Systems, Inc. Reduction of read disturb errors in NAND FLASH memory
US7818525B1 (en) 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
US8243525B1 (en) * 2009-09-30 2012-08-14 Western Digital Technologies, Inc. Refreshing non-volatile semiconductor memory by reading without rewriting
DE112009005413B4 (de) * 2009-12-02 2018-11-29 Micron Technology, Inc. Verfahren zur Aktualisierung für nichtflüchtige Speicher und Nichtflüchtiger-Speicher-Vorrichtung
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
KR101691088B1 (ko) 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
KR101658479B1 (ko) 2010-02-09 2016-09-21 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8923060B2 (en) 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
JP5788183B2 (ja) * 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
JP2011170956A (ja) 2010-02-18 2011-09-01 Samsung Electronics Co Ltd 不揮発性メモリ装置およびそのプログラム方法と、それを含むメモリシステム
JP2012063871A (ja) * 2010-09-14 2012-03-29 Univ Of Tokyo 制御装置およびデータ記憶装置
JP2012155818A (ja) * 2011-01-28 2012-08-16 Toshiba Corp 半導体集積回路
US8756474B2 (en) * 2011-03-21 2014-06-17 Denso International America, Inc. Method for initiating a refresh operation in a solid-state nonvolatile memory device
JP5857519B2 (ja) * 2011-08-11 2016-02-10 富士通株式会社 試験プログラム、試験装置、および試験方法
US9176800B2 (en) 2011-08-31 2015-11-03 Micron Technology, Inc. Memory refresh methods and apparatuses
JP5740296B2 (ja) * 2011-12-16 2015-06-24 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム
JP2013137848A (ja) * 2011-12-28 2013-07-11 Univ Of Tokyo メモリコントローラ，フラッシュメモリシステムおよびフラッシュメモリの制御方法
CN103197984B (zh) * 2012-01-10 2016-03-09 炬芯（珠海）科技有限公司 一种对数据进行查错的方法和装置
US8862952B1 (en) * 2012-03-16 2014-10-14 Western Digital Technologies, Inc. Prioritized memory scanning for data storage systems
US8725936B2 (en) 2012-03-30 2014-05-13 Hitachi, Ltd. Storage system with flash memory, and storage control method
US8838883B2 (en) * 2012-04-13 2014-09-16 Sandisk Technologies Inc. System and method of adjusting a programming step size for a block of a memory
US9053808B2 (en) * 2012-06-21 2015-06-09 Sandisk Technologies Inc. Flash memory with targeted read scrub algorithm
US20140013028A1 (en) * 2012-07-09 2014-01-09 Hamilton Sundstrand Corporation Hardware flash memory wear monitoring
JP5631938B2 (ja) 2012-07-19 2014-11-26 株式会社東芝 半導体記憶装置
US9189313B2 (en) 2012-08-27 2015-11-17 Kabushiki Kaisha Toshiba Memory system having NAND-type flash memory and memory controller with shift read controller and threshold voltage comparison module
KR101431215B1 (ko) * 2012-12-04 2014-08-19 성균관대학교산학협력단 반도체 메모리 장치, 리프레쉬 방법 및 시스템
US9141534B2 (en) 2012-12-14 2015-09-22 Sandisk Technologies Inc. Tracking read accesses to regions of non-volatile memory
CN103096162A (zh) * 2013-02-05 2013-05-08 北京赛科世纪数码科技有限公司 一种数字机顶盒的Flash存储器的存储方法及系统
KR102089532B1 (ko) * 2013-02-06 2020-03-16 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
JP2014157391A (ja) * 2013-02-14 2014-08-28 Sony Corp 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
US10372551B2 (en) * 2013-03-15 2019-08-06 Netlist, Inc. Hybrid memory system with configurable error thresholds and failure analysis capability
JP6167646B2 (ja) * 2013-04-30 2017-07-26 富士通株式会社 情報処理装置、制御回路、制御プログラム、および制御方法
KR20140144989A (ko) * 2013-06-12 2014-12-22 에스케이하이닉스 주식회사 메모리 시스템, 반도체 메모리 장치 및 그것들의 동작 방법
CN105518800B (zh) * 2013-06-14 2018-11-30 三星电子株式会社 半导体存储器装置及其ecc方法
KR101529652B1 (ko) * 2013-06-25 2015-06-19 포항공과대학교 산학협력단 선택적 리프레시를 이용한 메모리 장치, 제어 방법 및 시스템
US8929146B1 (en) * 2013-07-26 2015-01-06 Avalanche Technology, Inc. Controller management of memory array of storage device using magnetic random access memory (MRAM)
JP6149598B2 (ja) * 2013-08-19 2017-06-21 ソニー株式会社 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
US9348697B2 (en) 2013-09-10 2016-05-24 Kabushiki Kaisha Toshiba Magnetic random access memory
KR102242022B1 (ko) 2013-09-16 2021-04-21 삼성전자주식회사 불휘발성 메모리 및 그것의 프로그램 방법
US9257175B2 (en) * 2013-09-26 2016-02-09 Intel Corporation Refresh of data stored in a cross-point non-volatile memory
CN104572489B (zh) * 2013-10-23 2019-12-24 深圳市腾讯计算机系统有限公司 磨损均衡方法及装置
KR102211220B1 (ko) * 2013-11-12 2021-02-03 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
TWI525635B (zh) * 2013-12-17 2016-03-11 慧榮科技股份有限公司 資料儲存裝置及其資料維護方法
JP5981906B2 (ja) * 2013-12-17 2016-08-31 京セラドキュメントソリューションズ株式会社 画像形成装置
US9305663B2 (en) * 2013-12-20 2016-04-05 Netapp, Inc. Techniques for assessing pass/fail status of non-volatile memory
KR102110767B1 (ko) 2013-12-24 2020-06-09 삼성전자 주식회사 메모리 컨트롤러 구동방법 및 메모리 컨트롤러
KR102069274B1 (ko) * 2014-02-05 2020-01-22 삼성전자주식회사 메모리 제어 방법
JP2015176628A (ja) * 2014-03-17 2015-10-05 株式会社東芝 半導体記憶装置及びメモリコントローラ
CN104934066B (zh) 2014-03-19 2018-03-27 安华高科技通用Ip(新加坡)公司 Nand闪存中的读取干扰处理
DE102014104717B4 (de) * 2014-04-03 2019-08-01 Hyperstone Gmbh Verfahren und Vorrichtung zur Datenerneuerung für eine Erhöhung der Zuverlässigkeit von Flashspeichern
CN103984506B (zh) * 2014-04-30 2017-06-30 深圳市江波龙电子有限公司 闪存存储设备数据写的方法和系统
US10127964B2 (en) * 2014-07-03 2018-11-13 Yale University Circuitry for ferroelectric FET-based dynamic random access memory and non-volatile memory
KR102318561B1 (ko) * 2014-08-19 2021-11-01 삼성전자주식회사 스토리지 장치, 스토리지 장치의 동작 방법
DE102014115885B4 (de) * 2014-10-31 2018-03-08 Infineon Technologies Ag Funktionstüchtigkeitszustand von nicht-flüchtigem Speicher
US9563504B2 (en) * 2014-12-05 2017-02-07 Sandisk Technologies Llc Partial block erase for data refreshing and open-block programming
KR102250423B1 (ko) 2015-01-13 2021-05-12 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
US20160306569A1 (en) * 2015-02-25 2016-10-20 Kabushiki Kaisha Toshiba Memory system
KR20230003301A (ko) * 2015-02-26 2023-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 시스템 및 정보 처리 시스템
CN104881370B (zh) * 2015-05-11 2018-01-12 中国人民解放军国防科学技术大学 协同使用纠删码和纠错码的可靠闪存存储系统构建方法
JP6901831B2 (ja) 2015-05-26 2021-07-14 株式会社半導体エネルギー研究所 メモリシステム、及び情報処理システム
US10665305B2 (en) * 2015-09-09 2020-05-26 Toshiba Memory Corporation Host device connectable to memory device performing patrol read and memory device performing patrol read
JP6466295B2 (ja) * 2015-09-09 2019-02-06 株式会社東芝 映像収録再生装置、制御方法及びコンピュータプログラム
KR101654709B1 (ko) * 2015-11-02 2016-09-06 재단법인대구경북과학기술원 플래시 메모리의 데이터 기록 및 판독을 제어하는 제어장치 및 제어방법
US9812215B2 (en) 2016-03-25 2017-11-07 Toshiba Memory Corporation Memory device that executes an erase operation for a nonvolatile memory
US10078458B1 (en) * 2016-03-31 2018-09-18 EMC IP Holding Company LLC Method and system for adaptively migrating data in solid state memory
KR20180014975A (ko) * 2016-08-02 2018-02-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP6697360B2 (ja) 2016-09-20 2020-05-20 キオクシア株式会社 メモリシステムおよびプロセッサシステム
KR20180059208A (ko) 2016-11-25 2018-06-04 삼성전자주식회사 리클레임 제어부를 갖는 메모리 콘트롤러 및 그에 따른 동작 제어 방법
KR20180094391A (ko) * 2017-02-15 2018-08-23 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180108939A (ko) * 2017-03-23 2018-10-05 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN108877858B (zh) * 2017-05-10 2021-02-19 慧荣科技股份有限公司 储存装置以及刷新方法
CN108877856B (zh) 2017-05-10 2021-02-19 慧荣科技股份有限公司 储存装置、记录方法以及预载方法
KR20190038049A (ko) * 2017-09-29 2019-04-08 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
JP2019160197A (ja) * 2018-03-16 2019-09-19 富士通株式会社 ストレージ装置，制御プログラムおよび制御方法
US10949293B2 (en) 2018-07-24 2021-03-16 Micron Technology Inc. Erroneous bit discovery in memory system
US10672486B2 (en) * 2018-08-21 2020-06-02 Micron Technology, Inc. Refreshing data stored at a memory component based on a memory component characteristic component
CN110942798B (zh) * 2018-09-25 2024-06-11 三星电子株式会社 半导体存储器件、存储系统及操作半导体存储器件的方法
KR102634809B1 (ko) * 2018-11-23 2024-02-08 에스케이하이닉스 주식회사 전자 장치 및 그것의 동작 방법
CN109656748B (zh) * 2018-12-10 2020-05-19 华中科技大学 一种通过数据模式重布局降低mlc nand闪存误码率的方法
KR20200114216A (ko) * 2019-03-28 2020-10-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법
CN110570892A (zh) * 2019-07-31 2019-12-13 联芸科技（杭州）有限公司 控制存储器刷新的方法、装置以及控制器
WO2022027610A1 (en) * 2020-08-07 2022-02-10 Micron Technology, Inc. Balanced three-level read distrub management in a memory device
JP6975296B1 (ja) 2020-08-17 2021-12-01 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および動作方法
US11687407B2 (en) 2020-08-27 2023-06-27 Micron Technologies, Inc. Shared error correction code (ECC) circuitry
US11907544B2 (en) * 2020-08-31 2024-02-20 Micron Technology, Inc. Automated error correction with memory refresh
WO2022141522A1 (zh) * 2020-12-31 2022-07-07 华为技术有限公司 一种存储器和计算机
US12086026B2 (en) 2021-03-17 2024-09-10 Micron Technology, Inc. Multiple error correction code (ECC) engines and ECC schemes

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970022A (en) * 1997-03-21 1999-10-19 Winbond Electronics Corporation Semiconductor memory device with reduced read disturbance
US20030021151A1 (en) * 1999-09-17 2003-01-30 Kunihiro Katayama Storage device counting error correction
US6898117B2 (en) * 1997-09-08 2005-05-24 Sandisk Corporation Multi-bit-per-cell flash EEPROM memory with refresh
US7065689B2 (en) * 2002-07-09 2006-06-20 Spirox Corporation/National Diagonal testing method for flash memories
TW200710861A (en) * 2005-07-27 2007-03-16 Spansion Llc Improved read mode for flash memory
TW200841353A (en) * 2007-01-31 2008-10-16 Microsoft Corp Extending flash drive lifespan

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134793A (ja) * 1984-07-27 1986-02-19 Hitachi Ltd ダイナミツクメモリ装置における診断及びエラ−訂正装置
US5224105A (en) * 1990-09-25 1993-06-29 Atlantic Richfield Company Transfer of data without loss over a noisy channel
US5504760A (en) * 1991-03-15 1996-04-02 Sandisk Corporation Mixed data encoding EEPROM system
JP3360922B2 (ja) * 1994-04-11 2003-01-07 株式会社日立製作所 動画像通信システム及びその画像復元装置並びにその画像復元方法
JPH08139613A (ja) * 1994-11-15 1996-05-31 Nec Corp 符号一致検出方式
JP3176019B2 (ja) * 1995-04-05 2001-06-11 株式会社東芝 不揮発性半導体記憶部を含む記憶システム
JP4059472B2 (ja) * 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
US20030235249A1 (en) * 2002-06-25 2003-12-25 Chengji Zhao Video encoder and method for encoding video frames
JP4073799B2 (ja) * 2003-02-07 2008-04-09 株式会社ルネサステクノロジ メモリシステム
JP4256198B2 (ja) * 2003-04-22 2009-04-22 株式会社東芝 データ記憶システム
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
JP4950886B2 (ja) * 2005-07-15 2012-06-13 パナソニック株式会社 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法
JP4528242B2 (ja) * 2005-10-20 2010-08-18 富士通セミコンダクター株式会社 メモリシステムおよびメモリシステムの動作方法
US7631228B2 (en) * 2006-09-12 2009-12-08 International Business Machines Corporation Using bit errors from memory to alter memory command stream
US7793172B2 (en) * 2006-09-28 2010-09-07 Freescale Semiconductor, Inc. Controlled reliability in an integrated circuit
US7535787B2 (en) * 2007-06-06 2009-05-19 Daniel Elmhurst Methods and apparatuses for refreshing non-volatile memory
US7818525B1 (en) * 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970022A (en) * 1997-03-21 1999-10-19 Winbond Electronics Corporation Semiconductor memory device with reduced read disturbance
US6898117B2 (en) * 1997-09-08 2005-05-24 Sandisk Corporation Multi-bit-per-cell flash EEPROM memory with refresh
US20030021151A1 (en) * 1999-09-17 2003-01-30 Kunihiro Katayama Storage device counting error correction
US7065689B2 (en) * 2002-07-09 2006-06-20 Spirox Corporation/National Diagonal testing method for flash memories
TW200710861A (en) * 2005-07-27 2007-03-16 Spansion Llc Improved read mode for flash memory
TW200841353A (en) * 2007-01-31 2008-10-16 Microsoft Corp Extending flash drive lifespan

Also Published As

Publication number Publication date
EP2108182A2 (en) 2009-10-14
KR20090106614A (ko) 2009-10-09
WO2009044904A3 (en) 2009-06-18
JP2009087509A (ja) 2009-04-23
US8078923B2 (en) 2011-12-13
WO2009044904A2 (en) 2009-04-09
TW200939228A (en) 2009-09-16
CN101627444A (zh) 2010-01-13
US20120060066A1 (en) 2012-03-08
US20100107021A1 (en) 2010-04-29
US8255762B2 (en) 2012-08-28
KR101089414B1 (ko) 2011-12-07

Similar Documents

Publication Publication Date Title
TWI402848B (zh) 半導體記憶裝置
KR102580577B1 (ko) 솔리드 스테이트 드라이브들 내의 zns들
US8046526B2 (en) Wear leveling method and controller using the same
JP4256175B2 (ja) 不揮発性半導体メモリ
US8103820B2 (en) Wear leveling method and controller using the same
US8621266B2 (en) Nonvolatile memory system and related method of performing erase refresh operation
TWI474335B (zh) 增加記憶體的複數區塊的生命週期的系統、方法及電腦程式產品
US8037232B2 (en) Data protection method for power failure and controller using the same
JP5185156B2 (ja) メモリコントローラおよび半導体記憶装置
TWI420303B (zh) 基於寫入頻率將資料寫至記憶體不同部份之方法、非暫態電腦可讀媒體與裝置
US9298603B2 (en) NAND flash-based storage device and methods of using
KR101122485B1 (ko) 메모리 시스템
TWI566252B (zh) 非揮發性記憶體裝置進行耗損管理之方法
TWI727458B (zh) 記憶體裝置及用於控制記憶體裝置之方法
JP5592478B2 (ja) 不揮発性記憶装置及びメモリコントローラ
JP2008276832A (ja) 半導体記憶装置およびその駆動方法
JP5494086B2 (ja) 不揮発性記憶装置および不揮発性メモリコントローラ
JP4661369B2 (ja) メモリコントローラ
JP2011059907A (ja) 端末装置及びそれに用いる不揮発メモリ管理方法並びにそのプログラム
TWI550625B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN116467225A (zh) 闪存的坏块管理方法、存储介质、电子装置和固态硬盘
JP4551938B2 (ja) メモリシステム
US20120311243A1 (en) Method for increasing reliability of data accessing for a multi-level cell type non-volatile memory
JP2006040168A (ja) フラッシュメモリシステム及びフラッシュメモリの制御方法