KR102378541B1 - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents
데이터 저장 장치 및 그것의 동작 방법 Download PDFInfo
- Publication number
- KR102378541B1 KR102378541B1 KR1020150167846A KR20150167846A KR102378541B1 KR 102378541 B1 KR102378541 B1 KR 102378541B1 KR 1020150167846 A KR1020150167846 A KR 1020150167846A KR 20150167846 A KR20150167846 A KR 20150167846A KR 102378541 B1 KR102378541 B1 KR 102378541B1
- Authority
- KR
- South Korea
- Prior art keywords
- read
- read bias
- data
- group
- memory
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
데이터 저장 장치는 메모리 영역들의 속성에 따라 복수의 메모리 그룹들로 분류된 상기 메모리 영역들을 포함하되, 상기 복수의 메모리 그룹들은 복수의 리드 바이어스 그룹들에 각각 대응하는, 비휘발성 메모리 장치 및 타겟 메모리 영역에 대해, 상기 타겟 메모리 영역이 포함된 메모리 그룹에 대응하는 제1 리드 바이어스 그룹에 근거하여 리드 리트라이 동작을 수행하고, 상기 리드 리트라이 동작의 결과에 따라, 나머지 리드 바이어스 그룹들 중 적어도 하나에 근거하여 추가 리드 리트라이 동작을 수행하도록 구성된 컨트롤러를 포함한다.
Description
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 리드 리트라이 동작을 통해 데이터 신뢰성이 향상된 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 메모리 영역들의 속성에 따라 복수의 메모리 그룹들로 분류된 상기 메모리 영역들을 포함하되, 상기 복수의 메모리 그룹들은 복수의 리드 바이어스 그룹들에 각각 대응하는, 비휘발성 메모리 장치 및 타겟 메모리 영역에 대해, 상기 타겟 메모리 영역이 포함된 메모리 그룹에 대응하는 제1 리드 바이어스 그룹에 근거하여 리드 리트라이 동작을 수행하고, 상기 리드 리트라이 동작의 결과에 따라, 나머지 리드 바이어스 그룹들 중 적어도 하나에 근거하여 추가 리드 리트라이 동작을 수행하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 메모리 그룹들로 분류된 메모리 영역들을 포함하는 비휘발성 메모리 장치 및 타겟 메모리 영역에 대해, 상기 타겟 메모리 영역이 포함된 제1 메모리 그룹에 대응하는 제1 리드 바이어스 그룹에 근거하여 리드 리트라이 동작을 수행하고, 상기 리드 리트라이 동작의 결과에 따라 상기 제1 리드 바이어스 그룹에 포함된 리드 바이어스 세트들에 각각 대응하는 에러 추정 지표들을 산출하고, 상기 에러 추정 지표들에 근거하여 복수의 리드 바이어스 그룹들 중 제2 메모리 그룹에 대응하는 제2 리드 바이어스 그룹을 선택하고, 상기 타겟 메모리 영역에 대해 상기 제2 리드 바이어스 그룹에 근거하여 추가 리드 리트라이 동작을 수행하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 타겟 메모리 영역에 대해, 상기 타겟 메모리 영역이 포함된 제1 메모리 그룹에 대응하는 제1 리드 바이어스 그룹에 근거하여, 리드 리트라이 동작을 수행하는 단계, 상기 리드 리트라이 동작의 결과에 따라, 상기 제1 리드 바이어스 그룹에 포함된 리드 바이어스 세트들에 각각 대응하는 에러 추정 지표들을 산출하는 단계, 상기 에러 추정 지표들에 근거하여, 복수의 리드 바이어스 그룹들 중 제2 메모리 그룹에 대응하는 제2 리드 바이어스 그룹을 선택하는 단계 및 상기 타겟 메모리 영역에 대해 상기 제2 리드 바이어스 그룹에 근거하여 추가 리드 리트라이 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 동작 방법은 리드 리트라이 동작을 통해 향상된 데이터 신뢰성을 제공할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 도1의 비휘발성 메모리 장치의 세부적인 구성을 예시적으로 도시한 블록도,
도3a는 메모리 셀들의 예시적인 문턱 전압 분포들을 도시하는 그래프,
도3b는 문턱 전압 분포들의 이동을 예시적으로 도시하는 도면,
도3c는 도1의 컨트롤러의 리드 리트라이 동작을 예시적으로 설명하기 위한 도면,
도4는 도1의 컨트롤러가 추가 리드 리트라이 동작을 위한 리드 바이어스 그룹을 선택하는 방법을 설명하기 위한 도면,
도5는 도1의 데이터 저장 장치의 동작 방법을 설명하기 위한 순서도,
도6은 도1의 데이터 저장 장치의 리드 바이어스 그룹에 근거한 리드 리트라이 동작 방법을 설명하기 위한 순서도,
도7는 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도8은 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
도2는 도1의 비휘발성 메모리 장치의 세부적인 구성을 예시적으로 도시한 블록도,
도3a는 메모리 셀들의 예시적인 문턱 전압 분포들을 도시하는 그래프,
도3b는 문턱 전압 분포들의 이동을 예시적으로 도시하는 도면,
도3c는 도1의 컨트롤러의 리드 리트라이 동작을 예시적으로 설명하기 위한 도면,
도4는 도1의 컨트롤러가 추가 리드 리트라이 동작을 위한 리드 바이어스 그룹을 선택하는 방법을 설명하기 위한 도면,
도5는 도1의 데이터 저장 장치의 동작 방법을 설명하기 위한 순서도,
도6은 도1의 데이터 저장 장치의 리드 바이어스 그룹에 근거한 리드 리트라이 동작 방법을 설명하기 위한 순서도,
도7는 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도8은 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 비휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 프로세서(110), 메모리(120) 및 ECC부(130)를 포함할 수 있다.
프로세서(110)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 프로세서(110)는 외부 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치(200)에 데이터를 저장하고, 외부 장치로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치(200)에 저장된 데이터를 리드하여 외부 장치로 출력할 수 있다.
프로세서(110)는 메모리 영역들(MU)의 속성에 따라, 메모리 영역들(MU)을 예를 들어, 4개의 메모리 그룹들(MGR0~MGR3)로 분류할 수 있다. 메모리 그룹들(MGR0~MGR3)은 리드 바이어스들로 구성된 리드 바이어스 그룹들(RGR0~RGR3)에 각각 대응할 수 있다. 프로세서(110)는 메모리 영역들(MU)을, 예를 들어, 라이트/소거 사이클에 따라 메모리 그룹들(MGR0~MGR3)로 분류할 수 있다. 메모리 영역들(MU)은 라이트/소거 사이클이 증가함에 따라 메모리 그룹들(MGR0~MGR3)에 속할 수 있다.
프로세서(110)는 비휘발성 메모리 장치(200)의 타겟 메모리 영역으로부터 리드된 데이터에 대해 에러 정정 동작이 실패했을 때, 타겟 메모리 영역에 대해 리드 리트라이 동작을 수행할 수 있다. 프로세서(110)는 타겟 메모리 영역에 대해, 타겟 메모리 영역이 포함된 메모리 그룹에 대응하는 리드 바이어스 그룹에 근거하여 리드 리트라이 동작을 수행하고, 리드 리트라이 동작의 결과에 따라, 나머지 리드 바이어스 그룹들 중 적어도 하나에 근거하여 추가 리드 리트라이 동작을 수행할 수 있다.
프로세서(110)는 타겟 메모리 영역에 대해 타겟 메모리 영역이 포함된 메모리 그룹에 대응하는 제1 리드 바이어스 그룹에 근거하여 리드 리트라이 동작을 수행하고, 리드 리트라이 동작의 결과에 따라 제1 리드 바이어스 그룹에 포함된 제1 리드 바이어스 세트들에 각각 대응하는 에러 추정 지표들을 산출하고, 에러 추정 지표들에 근거하여 복수의 리드 바이어스 그룹들(RGR0~RGR3) 중 제2 메모리 그룹에 대응하는 제2 리드 바이어스 그룹을 선택하고, 타겟 메모리 영역에 대해 제2 리드 바이어스 그룹에 근거하여 추가 리드 리트라이 동작을 수행할 수 있다.
메모리(120)는 프로세서(110)의 동작 메모리, 버퍼 메모리 또는 캐시 메모리 등의 기능을 수행할 수 있다. 메모리(120)는 동작 메모리로서 프로세서(110)에 의해 구동되는 소프트웨어 프로그램 및 각종 프로그램 데이터를 저장할 수 있다. 메모리(120)는 버퍼 메모리로서 외부 장치 및 저장 매체 간에 전송되는 데이터를 버퍼링할 수 있다. 메모리(120)는 캐시 메모리로서 캐시 데이터를 임시 저장할 수 있다.
메모리(120)는 리드 바이어스 그룹들(RGR0~RGR3)을 저장할 수 있다. 리드 바이어스 그룹들(RGR0~RGR3)은 비휘발성 메모리 장치(200)에 저장될 수 있고, 필요 시, 예를 들어, 파워 온 시에 메모리(120)로 로딩되어 사용될 수 있다.
ECC부(130)는 비휘발성 메모리 장치(200)로부터 리드된 데이터를 ECC 알고리즘에 따라 디코딩함으로써 에러 정정 동작을 수행할 수 있다.
ECC부(130)는 데이터에 대한 에러 정정 동작을 수행할 때, ECC 알고리즘에 따라 신드롬을 생성할 수 있다. ECC부(130)는 ECC 알고리즘에 따라 생성된 신드롬에서, 모든 신드롬 비트들이 "0"일 때 데이터가 에러 비트를 포함하지 않는 것으로 판단하고, 적어도 하나의 신드롬 비트가 "0"이 아닐 때 데이터가 에러 비트를 포함한다고 판단할 수 있다. 신드롬 비트들을 누적한 값이 높을수록, 데이터가 더 많은 에러 비트들을 포함할 확률은 높을 수 있다.
비휘발성 메모리 장치(200)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
비휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다.
도2는 도1의 비휘발성 메모리 장치(200)의 세부적인 구성을 예시적으로 도시한 블록도이다.
비휘발성 메모리 장치(200)는 제어 로직(210), 전압 공급부(220), 인터페이스부(230), 어드레스 디코더(240), 데이터 입출력부(250) 및 메모리 셀 어레이(260)를 포함할 수 있다.
제어 로직(210)은 컨트롤러(100)의 제어에 따라 비휘발성 메모리 장치(200)의 제반 동작들을 제어할 수 있다. 제어 로직(210)은 컨트롤러(100)로부터 전송된 커맨드를 인터페이스부(230)로부터 전송받고, 커맨드에 응답하여 제어 신호들을 비휘발성 메모리 장치(200)의 내부 유닛들로 전송할 수 있다. 제어 로직(210)은 리드 바이어스를 설정하기 위한 커맨드에 응답하여 리드 바이어스들을 설정할 수 있다. 제어 로직(210)은 리드 커맨드에 응답하여, 설정된 리드 바이어스에 근거하여 리드 동작을 수행할 수 있다.
전압 공급부(220)는 제어 로직(210)의 제어에 따라, 비휘발성 메모리 장치(200)의 제반 동작에 필요한 다양한 동작 전압들을 생성할 수 있다. 전압 공급부(220)는, 예를 들어, 리드 동작을 위한 리드 바이어스를 어드레스 디코더(240)로 공급할 수 있다.
인터페이스부(230)는 컨트롤러(100)와 커맨드 및 어드레스를 포함한 각종 제어 신호들 및 데이터를 주고 받을 수 있다. 인터페이스부(230)는 입력된 각종 제어 신호들 및 데이터를 비휘발성 메모리 장치(200)의 내부 유닛들로 전송할 수 있다.
어드레스 디코더(240)는 메모리 셀 어레이(260)에서 액세스될 부분을 선택하기 위해 어드레스를 디코딩할 수 있다. 어드레스 디코더(240)는 디코딩 결과에 따라 워드라인들(WL)을 선택적으로 구동하고, 비트라인들(BL)을 선택적으로 구동하도록 데이터 입출력부(250)를 제어할 수 있다.
데이터 입출력부(250)는 인터페이스부(230)로부터 전송된 데이터를 비트라인들(BL)을 통해 메모리 셀 어레이(260)로 전송할 수 있다. 데이터 입출력부(250)는 메모리 셀 어레이(260)으로부터 비트라인들(BL)을 통해 리드된 데이터를 인터페이스부(230)로 전송할 수 있다. 데이터 입출력부(250)는 메모리 셀 어레이(260)에 포함된 메모리 셀이 리드 바이어스에 응답하여 온/오프됨에 따라 형성된 커런트를 센싱하고, 센싱 결과에 따라 메모리 셀로부터 리드된 데이터를 획득할 수 있다.
메모리 셀 어레이(260)는 워드라인들(WL)을 통해 어드레스 디코더(240)와 연결될 수 있고, 비트라인들(BL)을 통해 데이터 입출력부(250)와 연결될 수 있다. 메모리 셀 어레이(260)는 워드라인들(WL)과 비트라인들(BL)이 교차하는 영역에 각각 배치되고 데이터가 저장되는 복수의 메모리 셀들을 포함할 수 있다.
도3a는 메모리 셀들의 예시적인 문턱 전압 분포들(PV0~PV3)을 도시하는 그래프이다. 가로축(Vth)은 메모리 셀의 문턱 전압을 의미하고, 세로축(#)은 문턱 전압에 대한 메모리 셀들의 개수를 의미할 수 있다.
도3a를 참조하면, 메모리 셀들은 저장된 데이터에 따라 일정한 문턱 전압 분포들(PV0~PV3)을 형성할 수 있다. 메모리 셀에, 예를 들어, 2비트의 데이터 "11", "01", "00" 또는 "10"이 저장될 때, 메모리 셀은 저장된 데이터에 따라 4개의 문턱 전압 분포들(PV0~PV3) 중 어느 하나에 대응하는 문턱 전압을 가지도록 제어될 수 있다.
메모리 셀은 문턱 전압에 따라 리드 바이어스들(R0~R2)에 응답하여 온/오프될 수 있다. 구체적으로, 메모리 셀은 자신의 문턱 전압보다 높은 리드 바이어스가 인가되면, 온될 수 있고, 자신의 문턱 전압보다 낮은 리드 바이어스가 인가되면 오프될 수 있다. 메모리 셀이 온될 때, 예를 들어, 데이터 "1"이 리드될 수 있고, 오프될 때, 예를 들어, 데이터 "0"이 리드될 수 있다. 데이터는 메모리 셀이 온/오프됨으로써 형성되는 커런트를 센싱함으로써 리드될 수 있다. 메모리 셀로부터 리드되는 데이터는 메모리 셀로 인가되는 리드 바이어스에 따라 달라질 수 있다.
메모리 셀에 저장된 데이터는 리드 바이어스들(R0~R2)에 각각 응답하여 메모리 셀로부터 리드되는 데이터에 근거하여 결정될 수 있다. 예를 들어, 문턱 전압 분포(PV2)를 형성하는 메모리 셀로부터 리드 바이어스(R1)에 대해 "0"이 리드되고, 리드 바이어스(R2)에 대해 "1"이 리드될 수 있고, 이러한 데이터에 근거하여 해당 메모리 셀에 저장된 데이터는 "00"이라고 결정될 수 있다. 리드 바이어스들(R0~R2)은 메모리 셀에 저장된 데이터를 리드하기 위해 메모리 셀들의 문턱 전압 분포들(PV0~PV3)을 구별할 수 있도록 문턱 전압 분포들(PV0~PV3) 사이에 각각 위치할 수 있다.
한편, 도3a는 메모리 셀들이 4개의 문턱 전압 분포들(PV0~PV3)을 형성하고, 3개의 리드 바이어스들(R0~R2)에 근거하여 데이터가 리드되는 경우를 도시하지만, 본 발명의 실시 예는 이에 제한되지 않는다. 메모리 셀들은 메모리 셀 당 저장되는 비트 수에 따라 복수의 문턱 전압 분포들을 형성할 수 있고, 메모리 셀들에 저장된 데이터는 복수의 문턱 전압 분포들을 구별할 수 있는 복수의 리드 바이어스들에 근거하여 리드될 수 있다.
도3b는 문턱 전압 분포들(PV0~PV3)의 이동을 예시적으로 도시하는 도면이다.
도3b를 참조하면, 인접하는 메모리 셀들 간의 간섭이나 시간의 경과에 따른 방전 등의 다양한 이유로 메모리 셀의 문턱 전압이 변경됨으로써, 문턱 전압 분포들(PV0~PV3)은 이동하여 서로 겹쳐질 수 있다. 그 결과, 리드 바이어스들(R0~R2)이 문턱 전압 분포들(PV0~PV3) 사이에 위치하지 않을 수 있고, 메모리 셀들로부터 리드된 데이터는 에러 비트들을 포함할 수 있다. 리드된 데이터가 ECC부(130)의 에러 정정 능력을 초과하는 에러 비트들을 포함하는 경우, ECC부(130)는 에러 정정 동작을 실패할 수 있다.
도3c는 도1의 컨트롤러(100)의 리드 리트라이 동작을 예시적으로 설명하기 위한 도면이다.
도3c를 참조하면, 프로세서(110)는 메모리 셀들로부터 리드된 데이터에 대해 에러 정정 동작이 실패했을 때, 리드 바이어스들을 재설정함으로써 리드 리트라이 동작을 수행할 수 있다. 프로세서(110)는, 예를 들어, 아래와 같은 리드 바이어스 세트들(RS0~RS4)을 포함하는 리드 바이어스 그룹(RGR0)에서 리드 리트라이 동작을 위한 리드 바이어스 세트를 선택할 수 있다. 리드 바이어스 세트들(RS0~RS4) 각각은 리드 바이어스들을 포함할 수 있다.
| RGR0 | RS0 | R00, R01, R02 |
| RS1 | R10, R11, R12 | |
| RS2 | R20, R21, R22 | |
| RS3 | R30, R31, R32 | |
| RS4 | R40, R41, R42 |
구체적으로, 프로세서(110)는 리드 리트라이 동작이 수행될 메모리 셀들을 포함하는 타겟 메모리 영역으로부터, 선택된 리드 바이어스 세트에 근거하여 데이터를 리드하고, 리드된 데이터에 대해 에러 정정 동작을 수행할 수 있다. 프로세서(110)는 리드 바이어스 세트들(RS0~RS4) 중 어느 하나에 근거하여 리드된 데이터에 대한 에러 정정 동작이 성공하거나, 리드 바이어스 세트들(RS0~RS4)에 근거하여 리드된 데이터에 대한 에러 정정 동작들이 모두 실패할 때까지, 리드 리트라이 동작을 수행할 수 있다. 예를 들어, 프로세서(110)는 문턱 전압 분포들의 골짜기들에 위치한, 즉, 에러 비트들의 개수가 가장 적은 레벨들에 위치한 리드 바이어스 세트(RS2)에 근거하여 리드된 데이터에 대해 에러 정정 동작을 성공하고, 리드 리트라이 동작을 종료할 수 있다.
한편, 메모리 영역의 라이트/소거 사이클이 증가할수록 문턱 전압 분포들(PV0~PV3)의 이동량이 증가할 수 있기 때문에, 라이트/소거 사이클을 고려하여 서로 다른 리드 바이어스 그룹들(RGR0~RGR3)이 설정될 수 있다. 따라서, 프로세서(110)는 메모리 영역들을 라이트/소거 사이클에 따라 메모리 그룹들(MGR0~MGR3)로 분류할 수 있고, 메모리 그룹들(MGR0~MGR3)은 리드 바이어스 그룹들(RGR0~RGR3)에 각각 대응할 수 있다. 프로세서(110)는 타겟 메모리 영역이 속한 메모리 그룹에 대응하는 리드 바이어스 그룹에 우선적으로 근거하여 타겟 메모리 영역에 대한 리드 리트라이 동작을 수행할 수 있다.
다만, 리드 바이어스 그룹이 도3c에 도시된 바와 달리 문턱 전압 분포들(PV0~PV3)의 골짜기들에 상당히 벗어나도록 설정되는 경우, 리드 리트라이 동작은 실패할 수 있다. 또한, 리드 바이어스 그룹을 구성하는 리드 바이어스 세트들의 개수가 감소하여 시도 가능한 횟수가 감소할 경우 리드 리트라이 동작은 성공하기 어려울 수 있다. 후술될 바와 같이, 프로세서(110)는 타겟 메모리 영역에 대응하는 리드 바이어스 그룹에 근거한 리드 리트라이 동작이 실패할 때, 나머지 리드 바이어스 그룹들 중에서 성공 확률이 높은 적어도 하나를 선택하여 추가 리드 리트라이 동작을 수행할 수 있다.
도4는 도1의 컨트롤러(100)가 추가 리드 리트라이 동작을 위한 리드 바이어스 그룹을 선택하는 방법을 설명하기 위한 도면이다. 도4는 리드 바이어스 그룹들(RGR0~RGR3) 각각에 포함된 모든 리드 바이어스들을 도시하는 대신 각각의 리드 바이어스 세트들(RS0~RS4)의 대표 리드 바이어스들과 임의의 문턱 전압 분포들(PV11, PV12)을 도시한다. 프로세서(110)는 타겟 메모리 영역에 대해 리드 바이어스 그룹(RGR0)에 근거하여 리드 리트라이 동작을 수행한 것으로 가정한다.
프로세서(110)는 리드 바이어스 그룹(RGR0)에 근거한 리드 리트라이 동작이 실패했을 때, 리드 바이어스 그룹(RGR0)에 포함된 리드 바이어스 세트들(RS0~RS4)에 각각 대응하는 에러 추정 지표들을 산출할 수 있다. 에러 추정 지표는 타겟 메모리 영역으로부터 리드 바이어스 세트에 근거하여 리드된 데이터에 얼마나 많은 에러 비트들이 포함되었는지 추정할 수 있는 지표일 수 있다. 에러 추정 지표는 데이터에 대해 산출된 신드롬 비트들을 누적한 값일 수 있고, 이러한 경우, 에러 추정 지표가 작을수록 데이터에 포함된 에러 비트들의 개수가 작을 확률이 높을 수 있다.
프로세서(110)는 에러 추정 지표들에 근거하여 리드 바이어스 그룹(RGR0)에 포함된 리드 바이어스 세트들(RS0~RS4) 중에서 최적 리드 바이어스 세트(OTM)를 선택할 수 있다. 예를 들어, 프로세서(110)는 최소 에러 추정 지표에 대응하는 리드 바이어스 세트(RS0)를 최적 리드 바이어스 세트(OTM)로서 선택할 수 있다.
프로세서(110)는 최적 리드 바이어스 세트(OTM)에 대한 리드 바이어스 그룹들(RGR1~RGR3)의 이격도들을 산출할 수 있다. 이격도는 리드 바이어스 그룹들(RGR1~RGR3) 각각에 대해, 최적 리드 바이어스 세트(OTM)와 리드 바이어스 세트들(RS0~RS4)의 차이들에 근거하여 산출될 수 있다. 리드 바이어스 세트들(RS0~RS4) 각각이 소정의 디폴트 리드 바이어스 세트에 대한 오프셋에 근거하여 설정될 때, 최적 리드 바이어스 세트(OTM)와 리드 바이어스 세트들(RS0~RS4)의 차이들은 오프셋들의 차이에 근거하여 산출될 수 있다. 이격도는 리드 바이어스 그룹이 최적 리드 바이어스 세트(OTM)에 가까울수록 낮을 수 있다.
프로세서(110)는, 예를 들어, 리드 바이어스 그룹들(RGR1~RGR3) 각각에 대해, 최적 리드 바이어스 세트(OTM)와 리드 바이어스 세트들(RS0~RS4)의 차이들을 누적한 값 또는 차이들의 평균을 이격도로 산출할 수 있다. 프로세서(110)는, 예를 들어, 리드 바이어스 그룹들(RGR1~RGR3) 각각에 대해, 최적 리드 바이어스 세트(OTM)와의 차이가 소정 값 미만인 리드 바이어스 세트들을 카운트하고, 카운팅 값을 이격도로 산출할 수 있다.
프로세서(110)는 산출된 이격도들에 근거하여, 최소 이격도에 대응하는 리드 바이어스 그룹(RGR2)을 선택할 수 있다. 그리고, 프로세서(110)는 타겟 메모리 영역에 대해 리드 바이어스 그룹(RGR2)에 근거하여 추가 리드 리트라이 동작을 수행할 수 있다. 리드 바이어스 그룹(RGR2)은 최적 리드 바이어스 세트(OTM)에 보다 가깝기 때문에, 다른 리드 바이어스 그룹들(RGR1, RGR3)보다 추가 리드 리트라이 동작의 성공 확률이 높을 수 있다.
본 발명의 실시 예에 따르면, 메모리 그룹에 대응하는 리드 바이어스 그룹에 작은 개수의 리드 바이어스 세트들만이 설정되더라도, 다른 적절한 리드 바이어스 그룹을 선택하여 리드 리트라이 동작의 시도 횟수를 보완할 수 있다. 따라서, 데이터 저장 장치(10)의 동작 성능이 향상될 수 있다.
실시 예에 따라, 프로세서(110)는 이격도가 작은 순서로 복수의 리드 바이어스 그룹들을 선택하여 추가 리드 리트라이 동작을 수행할 수 있다.
도5는 도1의 데이터 저장 장치(10)의 동작 방법을 설명하기 위한 순서도이다.
단계에서(S110), 프로세서(110)는 타겟 메모리 영역에 대해, 타겟 메모리 영역이 포함된 제1 메모리 그룹에 대응하는 제1 리드 바이어스 그룹에 근거하여 리드 리트라이 동작을 수행할 수 있다. 리드 리트라이 동작의 수행 방법은 도6을 참조하여 상세하게 설명될 것이다.
단계에서(S120), 프로세서(110)는 리드 리트라이 동작이 성공했는지 여부를 판단할 수 있다. 프로세서(110)는 제1 리드 바이어스 그룹에 포함된 리드 바이어스 세트들 중 어느 하나에 근거하여 에러 정정 동작이 성공했을 때, 리드 리트라이 동작이 성공했다고 판단할 수 있다. 프로세서(110)는 리드 바이어스 세트들에 근거하여 에러 정정 동작이 모두 실패했을 때, 리드 리트라이 동작이 실패했다고 판단할 수 있다. 리드 리트라이 동작이 성공한 경우, 절차는 종료될 수 있다. 리드 리트라이 동작이 실패한 경우, 절차는 단계(S130)로 진행될 수 있다.
단계에서(S130), 프로세서(110)는 리드 바이어스 세트들에 각각 대응하는 에러 추정 지표들을 산출할 수 있다. 에러 추정 지표는 리드 바이어스 세트에 근거하여 리드된 데이터에 대해 산출된 신드롬 비트들을 누적한 값일 수 있다.
단계에서(S140), 프로세서(110)는 에러 추정 지표들에 근거하여 나머지 리드 바이어스 그룹들 중 제2 리드 바이어스 그룹을 선택할 수 있다.
단계에서(S150), 프로세서(110)는 타겟 메모리 영역에 대해, 제2 리드 바이어스 그룹에 근거하여 추가 리드 리트라이 동작을 수행할 수 있다.
실시 예에 따라, 제2 리드 바이어스 그룹에 근거한 추가 리드 리트라이 동작이 실패한 경우, 리드 리트라이 동작이 성공할 때까지 또는 임계 횟수까지 단계들(S130, S140)을 통해 새로운 리드 바이어스 그룹들을 선택함으로써 복수 회의 추가 리드 리트라이 동작들이 수행될 수 있다.
도6은 도1의 데이터 저장 장치(10)의 리드 바이어스 그룹에 근거한 리드 리트라이 동작 방법을 설명하기 위한 순서도이다.
단계에서(S210), 프로세서(110)는 리드 바이어스 그룹에서 미사용된 리드 바이어스 세트를 선택할 수 있다.
단계에서(S220), 프로세서(110)는 리드 바이어스 세트에 근거하여 타겟 메모리 영역으로부터 데이터를 리드할 수 있다. 프로세서는 리드 바이어스 세트에 근거하여 타겟 메모리 영역에 대한 리드 동작을 수행하도록 비휘발성 메모리 장치(200)를 제어할 수 있다.
단계에서(S230), 프로세서(110)는 리드된 데이터에 대해 에러 정정 동작을 수행할 수 있다.
단계에서(S240), 프로세서(110)는 에러 정정 동작이 성공했는지 여부를 판단할 수 있다. 에러 정정 동작이 성공한 경우, 절차는 단계(S250)로 진행될 수 있다. 에러 정정 동작이 실패한 경우, 절차는 단계(S260)로 진행될 수 있다.
단계에서(S250), 프로세서(110)는 리드 리트라이 동작이 성공했다고 판단할 수 있다.
단계에서(S260), 프로세서(110)는 사용된 리드 바이어스 세트가 리드 바이어스 그룹에서 마지막 리드 바이어스 세트인지 여부를 판단할 수 있다. 사용된 리드 바이어스 세트가 마지막 리드 바이어스 세트인 경우, 절차(S270)는 단계로 진행될 수 있다. 사용된 리드 바이어스 세트가 마지막 리드 바이어스 세트가 아닌 경우, 절차(S210)는 단계로 진행될 수 있다. 즉, 리드 리트라이 동작은 타겟 메모리 영역으로부터 리드 바이어스 세트들 중 어느 하나에 근거하여 리드된 데이터에 대한 에러 정정 동작이 성공하거나, 타겟 메모리 영역으로부터 리드 바이어스 세트들에 근거하여 리드된 데이터에 대한 에러 정정 동작들이 모두 실패할 때까지 수행될 수 있다.
단계에서(S270), 프로세서(110)는 리드 리트라이 동작이 실패했다고 판단할 수 있다.
도7는 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
또한, 프로세서(1110)는 도1에 도시된 프로세서과 실질적으로 유사하게 동작할 수 있다. 프로세서(1110)는 저장 매체(1200)의 타겟 메모리 영역으로부터 리드된 데이터에 대해 에러 정정 동작이 실패했을 때, 타겟 메모리 영역에 대해 리드 리트라이 동작을 수행할 수 있다. 프로세서(1110)는 타겟 메모리 영역에 대해, 타겟 메모리 영역이 포함된 메모리 그룹에 대응하는 리드 바이어스 그룹에 근거하여 리드 리트라이 동작을 수행하고, 리드 리트라이 동작의 결과에 따라, 나머지 리드 바이어스 그룹들 중 적어도 하나에 근거하여 추가 리드 리트라이 동작을 수행할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다.
도8은 본 발명의 실시 예에 따른 데이터 저장 장치(10)가 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도1의 데이터 저장 장치(10)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치
100: 컨트롤러
110: 프로세서
120: 메모리
130: ECC부
200: 비휘발성 메모리 장치
MGR0~MGR3: 메모리 그룹들
100: 컨트롤러
110: 프로세서
120: 메모리
130: ECC부
200: 비휘발성 메모리 장치
MGR0~MGR3: 메모리 그룹들
Claims (18)
- 메모리 영역들의 속성에 따라 복수의 메모리 그룹들로 분류된 상기 메모리 영역들을 포함하되, 상기 복수의 메모리 그룹들은 복수의 리드 바이어스 그룹들에 각각 대응하는, 비휘발성 메모리 장치; 및
타겟 메모리 영역에 대해, 상기 타겟 메모리 영역이 포함된 메모리 그룹에 대응하는 제1 리드 바이어스 그룹에 근거하여 리드 리트라이 동작을 수행하고, 상기 리드 리트라이 동작의 결과에 따라, 나머지 리드 바이어스 그룹들 중 적어도 하나에 근거하여 추가 리드 리트라이 동작을 수행하도록 구성된 컨트롤러를 포함하고,
상기 컨트롤러는, 상기 리드 리트라이 동작에서 수행된 에러 정정 동작의 결과에 따라, 상기 제1 리드 바이어스 그룹에 포함된 리드 바이어스 세트들 중 최적 리드 바이어스 세트를 선택하고, 상기 최적 리드 바이어스 세트에 대한 나머지 리드 바이어스 그룹들의 이격도들에 근거하여 상기 추가 리드 리트라이 동작을 위한 리드 바이어스 그룹을 선택하는 데이터 저장 장치. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 컨트롤러는, 상기 타겟 메모리 영역으로부터 상기 제1 리드 바이어스 그룹에 포함된 리드 바이어스 세트에 근거하여 데이터를 리드하고, 상기 데이터에 대해 에러 정정 동작을 수행하고, 상기 에러 정정 동작의 결과에 따라 상기 제1 리드 바이어스 그룹에 포함된 미사용된 리드 바이어스 세트에 근거하여 데이터의 리드 및 에러 정정 동작의 수행을 반복함으로써 상기 리드 리트라이 동작을 수행하는 데이터 저장 장치. - ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 컨트롤러는, 상기 타겟 메모리 영역으로부터 상기 제1 리드 바이어스 그룹에 포함된 리드 바이어스 세트들 중 어느 하나에 근거하여 리드된 데이터에 대한 에러 정정 동작이 성공하거나, 상기 타겟 메모리 영역으로부터 상기 리드 바이어스 세트들에 근거하여 리드된 데이터에 대한 에러 정정 동작들이 모두 실패할 때까지 상기 리드 리트라이 동작을 수행하는 데이터 저장 장치. - 삭제
- 복수의 메모리 그룹들로 분류된 메모리 영역들을 포함하는 비휘발성 메모리 장치; 및
타겟 메모리 영역에 대해, 상기 타겟 메모리 영역이 포함된 제1 메모리 그룹에 대응하는 제1 리드 바이어스 그룹에 근거하여 리드 리트라이 동작을 수행하고, 상기 리드 리트라이 동작의 결과에 따라 상기 제1 리드 바이어스 그룹에 포함된 리드 바이어스 세트들에 각각 대응하는 에러 추정 지표들을 산출하고, 상기 에러 추정 지표들에 근거하여 복수의 리드 바이어스 그룹들 중 제2 메모리 그룹에 대응하는 제2 리드 바이어스 그룹을 선택하고, 상기 타겟 메모리 영역에 대해 상기 제2 리드 바이어스 그룹에 근거하여 추가 리드 리트라이 동작을 수행하도록 구성된 컨트롤러를 포함하고,
상기 컨트롤러는, 상기 에러 추정 지표들에 근거하여 상기 리드 바이어스 세트들 중 최적 리드 바이어스 세트를 선택하고, 상기 최적 리드 바이어스 세트에 대한 상기 복수의 리드 바이어스 그룹들의 이격도들을 각각 산출하고, 상기 이격도들에 근거하여 상기 제2 리드 바이어스 그룹을 선택하는 데이터 저장 장치. - ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제5항에 있어서,
상기 컨트롤러는, 상기 타겟 메모리 영역으로부터 상기 제1 리드 바이어스 그룹에 포함된 리드 바이어스 세트에 근거하여 데이터를 리드하고, 상기 데이터에 대해 에러 정정 동작을 수행하고, 상기 에러 정정 동작의 결과에 따라 상기 제1 리드 바이어스 그룹에 포함된 미사용된 리드 바이어스 세트에 근거하여 데이터의 리드 및 에러 정정 동작의 수행을 반복함으로써 상기 리드 리트라이 동작을 수행하는 데이터 저장 장치. - ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제5항에 있어서,
상기 컨트롤러는, 상기 타겟 메모리 영역으로부터 상기 리드 바이어스 세트들 중 어느 하나에 근거하여 리드된 데이터에 대한 에러 정정 동작이 성공하거나, 상기 타겟 메모리 영역으로부터 상기 리드 바이어스 세트들에 근거하여 리드된 데이터에 대한 에러 정정 동작들이 모두 실패할 때까지 상기 리드 리트라이 동작을 수행하는 데이터 저장 장치. - ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제5항에 있어서,
상기 컨트롤러는, 상기 타겟 메모리 영역으로부터 상기 리드 바이어스 세트들에 근거하여 리드된 데이터에 대한 신드롬들에 근거하여 상기 에러 추정 지표들을 산출하는 데이터 저장 장치. - 삭제
- ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제5항에 있어서,
상기 컨트롤러는, 대응하는 리드 바이어스 그룹에 포함된 리드 바이어스 세트들과 상기 최적 리드 바이어스 세트의 차이에 근거하여 상기 이격도들 각각을 산출하는 데이터 저장 장치. - ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제5항에 있어서,
상기 컨트롤러는, 상기 메모리 영역들의 속성에 따라, 상기 메모리 영역들을 상기 복수의 메모리 그룹들로 분류하고,
상기 복수의 리드 바이어스 그룹들은 상기 복수의 메모리 그룹들에 각각 대응하는 데이터 저장 장치. - 타겟 메모리 영역에 대해, 상기 타겟 메모리 영역이 포함된 제1 메모리 그룹에 대응하는 제1 리드 바이어스 그룹에 근거하여, 리드 리트라이 동작을 수행하는 단계;
상기 리드 리트라이 동작의 결과에 따라, 상기 제1 리드 바이어스 그룹에 포함된 리드 바이어스 세트들에 각각 대응하는 에러 추정 지표들을 산출하는 단계;
상기 에러 추정 지표들에 근거하여, 복수의 리드 바이어스 그룹들 중 제2 메모리 그룹에 대응하는 제2 리드 바이어스 그룹을 선택하는 단계; 및
상기 타겟 메모리 영역에 대해 상기 제2 리드 바이어스 그룹에 근거하여 추가 리드 리트라이 동작을 수행하는 단계를 포함하고,
상기 제2 리드 바이어스 그룹을 선택하는 단계는,
상기 에러 추정 지표들에 근거하여, 상기 리드 바이어스 세트들 중 최적 리드 바이어스 세트를 선택하는 단계;
상기 최적 리드 바이어스 세트에 대한 상기 복수의 리드 바이어스 그룹들의 이격도들을 각각 산출하는 단계; 및
상기 이격도들에 근거하여, 상기 제2 리드 바이어스 그룹을 선택하는 단계를 포함하는 데이터 저장 장치의 동작 방법. - ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제12항에 있어서,
상기 리드 리트라이 동작을 수행하는 단계는,
상기 타겟 메모리 영역으로부터 상기 제1 리드 바이어스 그룹에 포함된 리드 바이어스 세트에 근거하여 데이터를 리드하는 단계;
상기 데이터에 대해 에러 정정 동작을 수행하는 단계; 및
상기 에러 정정 동작의 결과에 따라, 상기 제1 리드 바이어스 그룹에 포함된 미사용된 리드 바이어스 세트에 근거하여, 데이터를 리드하는 단계 및 에러 정정 동작을 수행하는 단계를 반복하는 단계를 포함하는 데이터 저장 장치의 동작 방법. - ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제12항에 있어서,
상기 리드 리트라이 동작은, 상기 타겟 메모리 영역으로부터 상기 리드 바이어스 세트들 중 어느 하나에 근거하여 리드된 데이터에 대한 에러 정정 동작이 성공하거나, 상기 타겟 메모리 영역으로부터 상기 리드 바이어스 세트들에 근거하여 리드된 데이터에 대한 에러 정정 동작들이 모두 실패할 때까지 수행되는 데이터 저장 장치의 동작 방법. - ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제12항에 있어서,
상기 에러 추정 지표들은, 상기 타겟 메모리 영역으로부터 상기 리드 바이어스 세트들에 근거하여 리드된 데이터에 대한 신드롬들에 근거하여 산출되는 데이터 저장 장치의 동작 방법. - 삭제
- ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제12항에 있어서,
상기 이격도들 각각은, 대응하는 리드 바이어스 그룹에 포함된 리드 바이어스 세트들과 상기 최적 리드 바이어스 세트의 차이에 근거하여 산출되는 데이터 저장 장치의 동작 방법. - ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈제12항에 있어서,
메모리 영역들의 속성에 따라, 상기 메모리 영역들을 복수의 메모리 그룹들로 분류하는 단계를 더 포함하되,
상기 복수의 리드 바이어스 그룹들은 상기 복수의 메모리 그룹들에 각각 대응하는 데이터 저장 장치의 동작 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150167846A KR102378541B1 (ko) | 2015-11-27 | 2015-11-27 | 데이터 저장 장치 및 그것의 동작 방법 |
| US15/159,421 US10170201B2 (en) | 2015-11-27 | 2016-05-19 | Data storage device and operating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150167846A KR102378541B1 (ko) | 2015-11-27 | 2015-11-27 | 데이터 저장 장치 및 그것의 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170062254A KR20170062254A (ko) | 2017-06-07 |
| KR102378541B1 true KR102378541B1 (ko) | 2022-03-25 |
Family
ID=58777700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150167846A KR102378541B1 (ko) | 2015-11-27 | 2015-11-27 | 데이터 저장 장치 및 그것의 동작 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10170201B2 (ko) |
| KR (1) | KR102378541B1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10248501B2 (en) * | 2016-10-18 | 2019-04-02 | SK Hynix Inc. | Data storage apparatus and operation method thereof |
| US10777271B2 (en) * | 2017-09-29 | 2020-09-15 | Intel Corporation | Method and apparatus for adjusting demarcation voltages based on cycle count metrics |
| KR102349382B1 (ko) * | 2017-10-11 | 2022-01-12 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
| KR102418856B1 (ko) | 2017-11-02 | 2022-07-07 | 삼성전자주식회사 | 데이터 저장 장치 |
| KR20190056890A (ko) | 2017-11-17 | 2019-05-27 | 삼성전자주식회사 | 메모리 장치 및 그것의 동작 방법 |
| CN110246533B (zh) * | 2018-03-09 | 2020-11-13 | 建兴储存科技(广州)有限公司 | 固态储存装置的失败模式检测方法及错误更正方法 |
| US11351518B2 (en) | 2018-08-24 | 2022-06-07 | Korea Institute Of Civil Engineering And Building Technology | Cesium adsorbent and method of preparing the same |
| US10915395B2 (en) * | 2018-11-16 | 2021-02-09 | Micron Technology, Inc. | Read retry with targeted auto read calibrate |
| KR102671727B1 (ko) | 2018-11-30 | 2024-06-04 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작방법 |
| KR102612749B1 (ko) | 2018-12-19 | 2023-12-13 | 에스케이하이닉스 주식회사 | 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 |
| KR20210113743A (ko) | 2020-03-09 | 2021-09-17 | 에스케이하이닉스 주식회사 | 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130139036A1 (en) | 2011-11-24 | 2013-05-30 | Samsung Electronics Co., Ltd. | Flash Memory System and Read Method in Flash Memory System |
| KR101488459B1 (ko) * | 2010-12-07 | 2015-01-30 | 실리콘 모션 인코포레이티드 | 플래시 메모리로부터 판독된 비트 시퀀스의 2진수 분포 특징을 참조함으로써, 플래시 메모리에 저장된 데이터를 판독하기 위한 방법 및 메모리 컨트롤러 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4892307B2 (ja) * | 2006-09-08 | 2012-03-07 | 株式会社東芝 | 不揮発性半導体格納装置 |
| US8891293B2 (en) * | 2011-06-23 | 2014-11-18 | Macronix International Co., Ltd. | High-endurance phase change memory devices and methods for operating the same |
| KR20130084901A (ko) | 2012-01-18 | 2013-07-26 | 삼성전자주식회사 | 플래시 메모리 시스템 및 플래시 메모리 시스템의 리드 방법 |
| KR102015906B1 (ko) * | 2012-11-12 | 2019-08-29 | 삼성전자주식회사 | 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 읽기 방법 |
| US20140173346A1 (en) * | 2012-12-19 | 2014-06-19 | Lsi Corporation | Validating operation of system-on-chip controller for storage device using programmable state machine |
| KR102050475B1 (ko) * | 2013-01-14 | 2020-01-08 | 삼성전자주식회사 | 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법 |
| US8917470B2 (en) * | 2013-03-13 | 2014-12-23 | Lsi Corporation | Data sequence detection in band-limited channels using cooperative sequence equalization |
| KR102131802B1 (ko) * | 2013-03-15 | 2020-07-08 | 삼성전자주식회사 | 비휘발성 메모리 장치의 데이터 독출 방법, 비휘발성 메모리 장치, 및 메모리 시스템의 구동 방법 |
| KR20150044753A (ko) | 2013-10-17 | 2015-04-27 | 에스케이하이닉스 주식회사 | 데이터 저장 장치의 동작 방법 |
| KR102114234B1 (ko) * | 2013-10-22 | 2020-05-25 | 에스케이하이닉스 주식회사 | 데이터 저장 시스템 및 그것의 동작 방법 |
| TWI521529B (zh) * | 2014-04-15 | 2016-02-11 | 群聯電子股份有限公司 | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 |
| KR102247087B1 (ko) * | 2014-07-08 | 2021-05-03 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
| US9690697B2 (en) * | 2014-07-10 | 2017-06-27 | Kabushiki Kaisha Toshiba | Memory controller, storage device and memory control method |
| KR102412781B1 (ko) * | 2015-11-03 | 2022-06-24 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 독출 방법 |
| US9530513B1 (en) * | 2015-11-25 | 2016-12-27 | Intel Corporation | Methods and apparatus to read memory cells based on clock pulse counts |
-
2015
- 2015-11-27 KR KR1020150167846A patent/KR102378541B1/ko active IP Right Grant
-
2016
- 2016-05-19 US US15/159,421 patent/US10170201B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101488459B1 (ko) * | 2010-12-07 | 2015-01-30 | 실리콘 모션 인코포레이티드 | 플래시 메모리로부터 판독된 비트 시퀀스의 2진수 분포 특징을 참조함으로써, 플래시 메모리에 저장된 데이터를 판독하기 위한 방법 및 메모리 컨트롤러 |
| US20130139036A1 (en) | 2011-11-24 | 2013-05-30 | Samsung Electronics Co., Ltd. | Flash Memory System and Read Method in Flash Memory System |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170062254A (ko) | 2017-06-07 |
| US10170201B2 (en) | 2019-01-01 |
| US20170154657A1 (en) | 2017-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102378541B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| US11386952B2 (en) | Memory access module for performing a plurality of sensing operations to generate digital values of a storage cell in order to perform decoding of the storage cell | |
| CN106710631B (zh) | 数据存储装置及其操作方法 | |
| US10127997B2 (en) | Data storage device comprising super block parity data based on page type of word line or plane | |
| US9898363B2 (en) | Data storage device and operating method thereof | |
| US20170250714A1 (en) | Error correction circuit and error correction method | |
| US10001952B2 (en) | Data storage device and operating method thereof including read error correction | |
| KR102513505B1 (ko) | 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법 | |
| US20200020395A1 (en) | Data storage device and operating method thereof | |
| KR20170086840A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| US9619323B2 (en) | Data storage device and operating method thereof | |
| KR20170083386A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| US20170018315A1 (en) | Test system and test method | |
| KR20160129418A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| US11869584B2 (en) | Memory access module for performing a plurality of sensing operations to generate digital values of a storage cell in order to perform decoding of the storage cell | |
| US10186324B2 (en) | Nonvolatile memory device, memory system including thereof and operating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |