CN111739573A - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN111739573A
CN111739573A CN201911362576.1A CN201911362576A CN111739573A CN 111739573 A CN111739573 A CN 111739573A CN 201911362576 A CN201911362576 A CN 201911362576A CN 111739573 A CN111739573 A CN 111739573A
Authority
CN
China
Prior art keywords
memory
read operation
test read
candidate
word lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911362576.1A
Other languages
English (en)
Inventor
李宗珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111739573A publication Critical patent/CN111739573A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/102—Error in check bits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本文描述了存储器系统及其操作方法。一种存储器系统包括：存储器装置；以及控制器，适于对第一多个候选存储器块执行第一测试读取操作，基于参考值和在第一测试读取操作中扫描的第一多个候选存储器块的第一数目来确定第二测试读取操作的测试读取方法，以及基于所确定的测试读取方法来对第二多个候选存储器块执行第二测试读取操作。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2019年3月25日提交的韩国专利申请号10-2019-0033510的优先权，其全部内容通过引用并入本文。
技术领域
本公开的实施例涉及存储器系统和用于操作存储器系统的方法，并且更具体地涉及能够提高数据处理效率的存储器系统以及用于操作存储器系统的方法。
背景技术
计算机环境范例已过渡到普适计算，这使得计算系统能够随时随地被使用。结果，诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用迅速增加。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器系统来存储数据。存储器系统可以用作便携式电子装置的主存储器装置或辅助存储器装置。
这样的存储器系统可以具有优异的稳定性和耐久性、高信息访问速度和低功耗。这些存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储器卡以及固态驱动器(SSD)。
发明内容
本公开的实施例针对可以有效地管理存储器块的存储器系统。
根据本发明的实施例，一种存储器系统包括：存储器装置；以及控制器，适于对第一多个候选存储器块执行第一测试读取操作，基于参考值以及在第一测试读取操作中扫描的第一多个候选存储器块的第一数目来确定第二测试读取操作的测试读取方法，以及基于所确定的测试读取方法来对第二多个候选存储器块执行第二测试读取操作。
根据本发明的另一实施例，一种用于操作存储器系统的方法包括：对第一测试读取操作中扫描的第一多个候选存储器块的第一数目进行计数；基于参考值和第一读取操作中扫描的第一多个候选存储器块的第一数目来确定第二测试读取操作的测试读取方法；以及基于所确定的测试读取方法来对多个候选存储器块执行第二测试读取操作。
附图说明
图1是图示根据本公开的实施例的包括存储器系统的数据处理系统的框图。
图2是图示在图1的存储器系统中采用的存储器装置的示例配置的示意图。
图3是图示根据本公开的实施例的存储器系统的框图。
图4是描述根据本公开的实施例的存储器系统的操作的流程图。
图5是图示根据本公开的实施例的存储器系统的操作的概念图。
具体实施方式
下面将参考附图来更详细地描述本公开的实施例。然而，本公开的实施例可以以不同的形式实施，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是透彻和完整的，并将向本领域技术人员充分传达本公开的各种实施例的范围。贯穿本公开，在本公开的各个附图和实施例中，相同的附图标记指代相同的部分。
图1是图示了根据本公开的实施例的数据处理系统100的框图。
参考图1，数据处理系统100可以包括可操作地耦合到存储器系统110的主机102。
主机102可以包括诸如移动电话、MP3播放器和膝上型计算机的各种便携式电子装置中的任一个或者诸如台式计算机、游戏机、电视(TV)和投影仪的各种非便携式电子装置中的任一个。
主机102可以包括至少一个操作系统(OS)，其可以管理和控制主机102的整体功能和操作并且控制主机102与使用数据处理系统100或存储器系统110的用户之间的操作。OS可以支持与用户的使用目的和用途相对应的功能和操作。例如，根据主机102的移动性，可以将OS划分为通用OS和移动OS。根据用户的环境，可以将通用OS划分为个人OS和企业OS。
存储器系统110可以响应于主机102的请求而操作以存储用于主机102的数据。存储器系统110的非限制性示例可以包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储器卡国际协会(PCMCIA)卡以及记忆棒。MMC可以包括嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)、微型MMC等。SD卡可以包括小型SD卡和微型SD卡。
存储器系统110可以由各种类型的存储装置来体现。这样的存储装置的示例可以包括但不限于诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置以及诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻式RAM(MRAM)、电阻式RAM(RRAM或ReRAM)和闪存的非易失性存储器装置。闪存可以具有3维(3D)堆叠结构。
存储器系统110可以包括控制器130和存储器装置150。
控制器130和存储器装置150可以被集成到单个半导体装置中。例如，控制器130和存储器装置150可以被集成为半导体装置以构成固态驱动器(SSD)。当存储器系统110用作SSD时，可以改进连接到存储器系统110的主机102的操作速度。另外，控制器130和存储器装置150可以被集成为单个半导体装置以构成存储器卡。例如，控制器130和存储器装置150可以构成诸如个人计算机存储器卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体(SM)卡、记忆棒、多媒体卡(MMC)(包括缩小尺寸的MMC(RS-MMC)和微型MMC)、安全数字(SD)卡(包括小型SD卡、微型SD卡和SDHC卡)或通用闪存(UFS)装置之类的存储器卡。
同时，即使当电源被切断时，存储器系统110中的存储器装置150也可以保留所存储的数据，并且特别地可以存储通过写入操作从主机102提供的数据并且通过读取操作向主机102提供所存储的数据。在本文中，存储器装置150可以包括多个存储器块，存储器块中的每一个包括多个页，页中的每一个包括分别耦合到多个字线的多个存储器单元。在实施例中，存储器装置150可以包括多个存储器管芯，存储器管芯中的每一个包括多个平面，平面中的每一个包括多个存储器块。存储器装置150可以是诸如闪存的非易失性存储器装置，其中闪存可以具有三维堆叠结构。
控制器130可以响应于来自主机102的请求来控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。对于该操作，控制器130可以控制存储器装置150的读取、编程和擦除操作。
控制器130可以包括主机接口(I/F)132、处理器134、纠错码(ECC)部件136、存储器I/F 142和存储器144。尽管图1中未示出，控制器130可以进一步包括功率管理单元，功率管理单元能够提供和管理控制器130中包括的组成元件的功率。
主机I/F 132可以被配置为处理主机102的命令和数据，并且可以通过各种接口协议(诸如通用串行总线(USB)、多媒体卡(MMC)、外围部件互连快速(PCI-e或PCIe)、小型计算机系统接口(SCSI)、串行连接的SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小磁盘接口(ESDI)以及集成驱动电子装置(IDE))中的一个或多个与主机102通信。
主机I/F 132可以通过被称为主机接口层(HIL)的固件来被驱动，以便与主机102交换数据。
ECC部件136可以纠正存储器装置150中处理的数据的故障位，并且ECC部件138可以包括ECC编码器和ECC解码器。
ECC编码器可以对待在存储器装置150中编程的数据执行纠错编码操作，以便生成添加有奇偶校验位的数据。具有所添加的奇偶校验位的数据可以存储在存储器装置150中。当读取存储在存储器装置150中的数据时，ECC解码器可以检测并纠正从存储器装置150读取的数据中包括的故障位。
ECC部件136可以通过诸如低密度奇偶校验(LDPC)码、Bose-Chaudhri-Hocquenghem(BCH)码、turbo码、Reed-Solomon码、卷积码、递归系统码(RSC)、网格编码调制(TCM)和块编码调制(BCM)的编码调制来执行纠错。然而，ECC部件136不限于任何特定结构。ECC部件136可以包括用于纠错的电路、模块、系统和装置中的任一个。
处理器134可以控制存储器系统110的整体操作。处理器134可以驱动固件来控制存储器系统110的整体操作。固件可以被称为闪存转换层(FTL)。在实施例中，处理器134可以被实现为微处理器或中央处理单元(CPU)。
此外，控制器130可以通过被实现为微处理器或CPU的处理器134对存储器装置150执行后台操作。例如，对存储器装置150执行的后台操作可以包括垃圾收集(GC)操作、损耗均衡(WL)操作、映射刷新操作或坏块管理操作。
存储器144可以用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。
存储器144可以由易失性存储器来体现。例如，存储器144可以由静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来体现。存储器144可以设置在控制器130之内或之外。图1示出了设置在控制器130内的存储器144。在另一实施例中，存储器144可以设置在控制器130的外部，并且由具有存储器接口的外部易失性存储器来体现，存储器接口在存储器144和控制器130之间传输数据。
如上所述，存储器144可以存储在主机102和存储器装置150之间执行数据写入/读取操作所需的数据以及对其执行数据写入/读取操作的数据。为了存储这样的数据，存储器144可以包括程序存储器、数据存储器、写入缓冲器/高速缓存、读取缓冲器/高速缓存、数据缓冲器/高速缓存、映射缓冲器/高速缓存等。
图2是图示根据实施例的存储器装置150的示意图。
参考图2，存储器装置150可以包括多个存储器块(例如，存储器块330)。存储器块中的每一个可以包括多个页(例如，2M个页)，页的数目可以根据实施例而变化。例如，存储器块中的每一个可以包括M个页。页中的每一个可以包括耦合到字线的多个存储器单元。
存储器装置150可以包括单级单元(SLC)存储器块。在实施例中，存储器装置150可以包括各种多级单元(MLC)存储器块，例如，各自包括由能够在一个存储器单元中存储两位数据的存储器单元实现的多个页的多级单元(MLC)存储器块、各自包括由能够在一个存储器单元中存储三位数据的存储器单元实现的多个页的三级单元(TLC)存储器块、各自包括由能够在一个存储器单元中存储四位数据的存储器单元实现的多个页的四级单元(QLC)存储器块、以及各自包括由能够在一个存储器单元中存储五位或更多位数据的存储器单元实现的多个页的其他类型的存储器块。
根据本公开的实施例，将存储器装置150描述为诸如闪存的非易失性存储器，例如NAND闪存。然而，本公开的实施例不限于此，并且存储器装置150可以被实现为相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM或ReRAM)、铁电随机存取存储器(FRAM)和自旋转移矩磁性随机存取存储器(STT-RAM或STT-MRAM)中的任一个。
存储器系统110的存储器装置150中包括的存储器块330可以包括分别耦合到多个位线BL0至BLm-1的多个单元串340。每一列的单元串可以包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。在漏极选择晶体管DST和源极选择晶体管SST之间，可以将多个存储器单元(或存储器单元晶体管)MC0至MCn-1串联耦合。在实施例中，存储器单元MC0至MCn-1中的每一个可以由能够存储多个位的数据信息的MLC来体现。单元串340中的每一个可以电耦合到多个位线BL0至BLm-1中的对应位线。例如，第一单元串耦合到第一位线BL0，并且最后单元串耦合到最后位线BLm-1。
尽管图2图示了NAND闪存单元，但是本公开的实施例不限于此。注意，存储器单元可以是NOR闪存单元或者是包括组合在其中的两个或更多个类型的存储器单元的混合闪存单元。此外，应注意，存储器装置150可以是包括导电浮栅作为电荷存储层的闪存装置或包括绝缘层作为电荷存储层的电荷陷阱闪存(CTF)装置。
存储器装置150可以进一步包括电压供应310，电压供应310根据操作模式向字线WL0至WLn-1提供一个或多个字线电压(例如，编程电压、读取电压和通过电压)。电压供应310的电压发生操作可以由控制电路(未示出)控制。在控制电路的控制下，电压供应310可以选择存储器单元阵列的存储器块(或扇区)中的一个，选择所选择的存储器块的字线中的一个，并且将字线电压提供给所选择的字线和未选择的字线。
存储器装置150可以包括由控制电路控制的读取和写入(读取/写入)电路320。在验证/正常读取操作期间，读取/写入电路320可以用作用于从存储器单元阵列读取数据的感测放大器。在编程操作期间，读取/写入电路320可以用作用于根据待存储在存储器单元阵列中的数据来驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接收待存储到存储器单元阵列中的数据，并且根据所接收的数据来驱动位线。读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页缓冲器322-1至322-m，并且页缓冲器322-1至322-m中的每一个可以包括多个锁存器(未示出)。
存储器装置150可以由二维(2D)或三维(3D)存储器装置来体现。例如，存储器装置150可以被实现为具有3D堆叠结构的非易失性存储器装置。当存储器装置150具有3D结构时，存储器装置150可以包括多个存储器块。
存储器装置150中包括的每个存储器块330可以包括多个NAND串340，每个NAND串340沿第一方向延伸。在实施例中，每个存储器块330可以进一步包括各自在第二方向和第三方向上延伸的多个NAND串340。例如，第二方向与第一方向相交，并且第三方向垂直于由第一方向和第二方向限定的平面。NAND串NS中的每一个可以耦合到位线BL、至少一个漏极选择线DSL、至少一个源极选择线SSL、多个字线WL0至WLn-1、至少一个虚设字线(未示出)以及公共源极线CSL，并且NAND串NS中的每一个可以包括多个晶体管结构。
因此，存储器装置150的每个存储器块330可以耦合到多个位线BL0至BLm-1、一个或多个漏极选择线DSL、一个或多个源极选择线SSL、多个字线WL0-WL1、多个虚设字线(未示出)以及一个或多个公共源极线CSL，并且每个存储器块330可以包括多个NAND串NS。另外，在每个存储器块330中，单个位线BL可以耦合到多个NAND串NS，以在单个NAND串NS中实现多个晶体管。另外，每个NAND串NS的漏极选择晶体管DST可以耦合到对应位线BL，并且每个NAND串NS的源极选择晶体管SST可以耦合到公共源极线CSL。可以在每个NAND串NS的漏极选择晶体管DST和源极选择晶体管SST之间提供存储器单元MC0至MCn-1。换言之，可以在存储器装置150的每个存储器块330中实现多个存储器单元。
图3是图示根据本公开的实施例的存储器系统(例如，图1中的存储器系统110)的框图。特别地，图3示出了关于存储器装置150的多个存储器块的信息，并且该信息被包括在存储器144中存储的系统数据300中。
系统数据300可以是用于存储器系统110执行系统操作的数据。系统数据300可以包括存储器装置150的配置信息、超级块信息以及坏块信息、映射信息和读取计数信息。
存储器装置150的配置信息可以包括存储器装置150中包括的管芯的数目、通道的数目、平面的数目、块的数目和页的数目。超级块信息可以是指示一个或多个超级块的信息。超级块信息可以包括关于当前用于超级块的块和不用于超级块的块的信息。坏块信息可以是指示当前被包括在存储器装置150中的一个或多个坏块的信息。映射信息可以是指示当前存储在存储器装置150中的映射位置的信息。
控制器130可以从存储器装置150加载系统数据300，并且将所加载的数据存储在存储器144中。具体地，当存储器系统被启动时，控制器130可以从存储器装置150加载系统数据300。当系统正在操作时，控制器130可以在内部更新具有变化的系统数据300。然后，控制器130可以向存储器装置150提供更新请求以及经更新的系统数据300。根据从控制器130提供的更新请求和经更新的系统数据300，存储器装置150可以将先前存储在存储器装置150系统数据处理为无效数据，并且将新提供的经更新的系统数据300处理为有效数据。
如图1所示，控制器130可以通过使用存储器装置150中包括的多个存储器块来读取或写入数据。当重复执行读取操作或写入操作时，在多个存储器块之中，作为处于坏状态的存储器块的坏存储器块可能出现。坏存储器块可以是其中未正常存储数据的存储器块或者是在读取操作期间检测到故障位高于预定阈值的存储器块。应以完整性存储数据的存储器块的状态可以严重影响整个系统的性能。因此，存储器系统110可以连续地管理多个存储器块。
参考图3，示出了系统数据300中包括的信息之中的坏块信息。在图3中，存储器装置150中包括的多个存储器块之中的第一存储器块可以由“O”表示，并且第二存储器块可以由“X”表示。第一存储器块可以是正常存储器块，并且第二存储器块可以是坏存储器块。第三存储器块可以由“△”表示，这指示第三存储器块是需要管理的存储器块(在下文中，被称为候选存储器块)。
处理器134可以监视存储器装置150中包括的所有存储器块的状态，并且将每个存储器块的状态存储在存储器144或存储器装置150或两者中以作为系统数据300。
候选存储器块可以包括在相对较长的时间内没有被读取或写入的存储器块、由于存储器装置150的物理特性而从开始就未处于良好状态的存储器块以及在其上执行擦除操作超过给定次数的存储器块中的任一个。候选存储器块可以由处理器134确定。处理器134然后可以监视一个或多个候选存储器块，并且更新和存储相应候选存储器块的状态。
控制器130可以基于系统数据300仅使用正常存储器块，并且可以不使用坏存储器块。为了确定每个候选存储器块是否可用，控制器130中的处理器134可以对候选存储器块执行测试读取操作。
测试读取操作可以包括读取存储在候选存储器块中的数据的操作和对所读取的数据进行解码的操作。当解码结果显示失败位的数目等于或大于预定阈值时，处理器134可以将候选存储器块确定为坏存储器块。另一方面，当故障位数目小于预定阈值时，处理器134可以将候选存储器块确定为正常存储器块。
处理器134可以在预定时间内对候选存储器块执行测试读取操作。例如，处理器134可以在被启动时对候选存储器块执行测试读取操作。
理想地，可以在预定时间内对整个候选存储器块执行测试读取操作。但是，如前所述，候选存储器块的数目可能会随时间增加。此外，由于各种内部系统条件，可能无法正确执行针对候选存储器块的读取操作和解码操作。因此，可以对一些候选存储器块而不是整个候选存储器块执行测试读取操作。
为了解决这个问题，处理器134可以在灵活地调整执行测试读取操作的方法(测试读取方法)的同时执行测试读取操作。
处理器134可以通过仅读取候选存储器块中的某些字线来执行测试读取操作。处理器134然后可以确定在测试读取操作中待扫描的字线的数目。
此外，处理器134可以基于经扫描的候选存储器块的数目来确定测试操作方法。处理器134可以对当前候选存储器块的数目进行计数并且将所计数的数目存储在存储器144和存储器装置150中。处理器134可以在第一测试操作期间对经扫描的候选存储器块的数目进行计数。
处理器134可以基于预存储的参考值和在当前测试读取操作(例如，第i测试读取操作)期间当前扫描的候选存储器块的数目来调整待稍后执行的测试读取操作的测试读取方法。例如，处理器134可以基于参考值和在当前测试读取操作期间扫描的候选存储器块的数目来调整后续测试读取操作(例如，第i+1测试读取操作)的一个或多个参数。预存储的参考值可以是由用户设置的初始值，或者是在先前测试读取操作(例如，紧接在前的第i-1测试操作)期间扫描的候选存储器块的数目。
在当前扫描的候选存储器块的数目等于或大于参考值时，处理器134在下一测试操作被执行时可以通过将候选存储器块中字线的数目增加到高于当前值来调整执行测试读取操作的测试读取方法。具体地，在当前第i测试读取操作中扫描的候选存储器块的数目等于或大于参考值时，与当前第i测试读取操作中扫描的候选存储器块的数目相比，处理器134减少在随后的第i+1测试读取操作中扫描的候选存储器块的数目。因此，可以将在随后的第i+1测试读取操作中每个扫描的候选存储器块中读取的字线的数目增加到大于当前第i测试读取操作中字线的数目。在实施例中，在随后的第i+1测试读取操作中在每个扫描的候选存储器块中读取的字线数目可以比当前第i测试读取操作中读取的字线数目增加预定数目。例如，当处理器134在第i测试操作期间针对候选存储器块中的10个字线执行了测试操作时，当执行下一第i+1测试操作时，处理器134可以调整测试读取方法以执行针对候选存储器块中的15个字线的测试读取操作。在实施例中，基于当前第i测试读取操作中扫描的候选存储器块的数目与参考值之间的差来获得预定数目。例如，在随后的第i+1测试读取操作期间扫描的候选存储器块的数目可以比当前第i测试读取操作中的数目减少第一数目，第一数目与当前第i测试读取操作中扫描的候选存储器块的数目和参考值之间的差成比例。在当前的第i测试读取操作中扫描的候选存储器块的数目与在每个扫描的候选存储器块中读取的字线的数目的乘积可以等于随后的第i+1测试读取操作中的乘积。因此，当扫描的候选存储器块的数目减少时，在每个扫描的候选存储器块中读取的字线的数目可以增加。因此，在随后的第i+1测试读取操作中每个扫描的候选存储器块中读取的字线的数目可以比当前第i测试读取操作中的字线的数目增加与第一数目成比例的第二数目。当针对更多字线执行测试读取操作时，处理器134可以更准确地确定候选存储器块的状态。
另一方面，在当前扫描的候选存储器块的数目小于参考值时，处理器134在下一测试操作中可以调整测试读取方法以针对候选存储器块中其数目小于当前字线的数目的字线执行测试读取操作。具体地，在当前第i测试读取操作中扫描的候选存储器块的数目小于参考值时，与当前第i测试读取操作中扫描的候选存储器块的数目相比，处理器134增加在随后的第i+1测试读取操作中扫描的候选存储器块的数目。因此，可以将在随后的第i+1测试读取操作中每个扫描的候选存储器块中读取的字线数目减小到小于当前第i测试读取操作中的字线数目。在实施例中，在随后的第i+1测试读取操作中每个扫描的候选存储器块中读取的字线数目可以比当前第i测试读取操作中的字线数目减少预定数目。例如，当处理器134在第i测试操作期间已针对候选存储器块中的10个字线执行测试操作时，处理器134可以在下一第i+1测试操作期间调整测试读取方法以针对候选存储器块中的5个字线执行测试读取操作。在实施例中，基于参考值与当前第i测试读取操作中扫描的候选存储器块的数目之间的差来获得预定数目。例如，在随后的第i+1测试读取操作期间扫描的候选存储器块的数目可以比在当前第i测试读取操作中的数目增加第三数目，第三数目与参考值和当前第i测试读取操作中扫描的候选存储器块的数目之差成比例。在当前第i测试读取操作中扫描的候选存储器块的数目与每个扫描的候选存储器块中读取的字线的数目的乘积可以等于随后的第i+1测试读取操作中的乘积。因此，当扫描的候选存储器块的数目增加时，在每个扫描的候选存储器块中读取的字线的数目可以减少。因此，在随后的第i+1测试读取操作中每个扫描的候选存储器块中读取的字线的数目可以比当前第i测试读取操作中的数目减少与第三数目成比例的第四数目。当针对较少的字线执行测试读取操作时，处理器134可以扫描更多的候选存储器块。
图4是描述根据本公开的实施例的存储器系统(例如，图1中的存储器系统110)的操作的流程图。特别地，图4示出了由存储器系统110执行的测试读取操作。
在步骤S401，存储器系统110可以被通电。当存储器系统110被通电时，控制器(例如，图1中的控制器130)可以从存储器装置150读取存储在存储器装置(例如，图3中的存储器装置150)中的系统数据(例如，图3中的系统数据300)，并且将所读取的系统数据300存储在存储器(例如，图3中的存储器144)中。
在步骤S403，处理器134可以基于系统数据300中包括的坏块信息来对候选存储器块执行测试读取操作。此外，处理器134可以根据先前确定的测试读取方法来执行测试读取操作。
在步骤S405，处理器134可以在预定时间内对扫描的候选存储器块的数目进行计数，以执行测试读取操作。
在步骤S407，处理器134可以将当前扫描的候选存储器块的数目与预存储的参考值进行比较，并且调整测试读取方法(或测试读取信息)。处理器134然后可以将经调整的测试读取方法更新或存储在存储器144和存储器装置150中。
以这种方式，处理器134可以有效地执行测试读取操作，同时基于扫描的候选存储器块的数目灵活地调整测试读取方法。
图5是图示根据本公开的实施例的存储器系统(例如，图1中的存储器系统110)的操作的概念图。
作为测试读取操作的结果，处理器134可以检测候选存储器块中的坏存储器块。具体而言，作为测试读取操作的结果，处理器134可以将包括的故障位的数目小于预定阈值的候选存储器块确定为正常存储器块。另一方面，处理器134可以将包括的故障位的数目等于或大于预定阈值的候选存储器块确定为坏存储器块。
处理器134可以对被确定为坏存储器块的存储器块(例如，坏存储器块510)执行回收操作。
具体地，处理器134可以读取存储在坏存储器块510中的数据，并且将所读取的数据存储在存储器144中。处理器134然后可以将存储在存储器144中的数据传输到新的存储器块530，并且将所传输的数据存储在新的存储器块530中。
为了增加存储在坏存储器块中的数据的可靠性，存储器系统110可以确定每个存储器块的状态，执行测试读取操作，并且将数据存储在正常存储器块中，这可以导致改进的系统性能。
根据本公开的上述实施例，存储器系统可以对存储器块有效地执行测试读取操作。具体地，根据本公开的实施例的存储器系统可以将当前测试读取操作中扫描的候选存储器块的数目与参考值进行比较，并且基于比较结果，在随后的测试读取操作中，动态地调整扫描的候选存储器块的数目和每个扫描的候选存储器块中读取的字线的数目。因此，这样的存储器系统可以被优化以在执行测试读取操作时，实现扫描的候选存储器块的数目与在每个扫描的候选存储器块中读取的字线的数目之间的折衷，从而与常规存储器系统相比确保在测试读取操作期间检测坏块的增加的块覆盖率以及提高的准确性。
尽管已关于特定实施例描述了本公开，但是各种改变和修改是可能的。

Claims (20)

1.一种存储器系统，包括：
存储器装置；以及
控制器，适于对第一多个候选存储器块执行第一测试读取操作，基于参考值和在所述第一测试读取操作中扫描的所述第一多个候选存储器块的第一数目来确定第二测试读取操作的测试读取方法，以及基于所确定的测试读取方法来对第二多个候选存储器块执行第二测试读取操作。
2.根据权利要求1所述的存储器系统，其中：
第二数目是所述第二多个候选存储器块的数目，在所述第一测试读取操作中在所述第一多个候选存储器块中的每一个中读取第一多个字线，第三数目是所述第一多个字线的数目，并且在所述第二测试读取操作中在所述第二多个候选存储器块中的每一个中读取第二多个字线，第四数目是所述第二多个字线的数目；并且
当在所述第一测试读取操作中扫描的所述第一多个候选存储器块的所述第一数目等于或大于所述参考值时，所述控制器通过扫描所述第二多个字线来执行所述第二测试读取操作，所述第二多个字线的所述第四数目是通过向在所述第一测试读取操作中读取的所述第一多个字线的所述第三数目添加预定数目来获得。
3.根据权利要求1所述的存储器系统，其中：
第二数目是所述第二多个候选存储器块的数目，在所述第一测试读取操作中在所述第一多个候选存储器块中的每一个中读取第一多个字线，第三数目是所述第一多个字线的数目，并且在所述第二测试读取操作中在所述第二多个候选存储器块中的每一个中读取第二多个字线，第四数目是所述第二多个字线的数目；并且
其中当在所述第一测试读取操作中扫描的所述第一多个候选存储器块的所述第一数目小于所述参考值时，所述控制器通过扫描所述第二多个字线来执行所述第二测试读取操作，所述第二多个字线的所述第四数目是通过从在所述第一测试读取操作中读取的所述第一多个字线的所述第三数目中减去预定数目来获得。
4.根据权利要求1所述的存储器系统，其中第二数目是所述第二多个候选存储器块的数目，并且
其中所述控制器对在第三测试读取操作中扫描的所述存储器装置的第三多个候选存储器块的第三数目进行计数和存储，所述第三测试读取操作在所述第一测试读取操作之前，所述第三数目是所述参考值，所述控制器对在所述第一测试读取操作中扫描的所述第一多个候选存储器块的所述第一数目进行计数和存储，并且所述控制器对在所述第二测试读取操作中扫描的所述第二多个候选存储器块的所述第二数目进行计数和存储。
5.根据权利要求1所述的存储器系统，其中所述控制器基于包括坏块信息的系统数据来确定一个或多个候选存储器块。
6.根据权利要求5所述的存储器系统，其中所述控制器将所述系统数据存储在所述存储器装置中。
7.根据权利要求1所述的存储器系统，其中当候选存储器块包括故障位时，所述控制器将所述候选存储器块确定为坏存储器块，第二数目是所述故障位的数目，并且所述第二数目等于或大于预定阈值。
8.根据权利要求7所述的存储器系统，其中所述控制器对所述坏存储器块执行回收操作。
9.根据权利要求1所述的存储器系统，其中当候选存储器块包括故障位时，所述控制器将所述候选存储器块确定为正常存储器块，第二数目是所述故障位的数目，并且所述第二数目小于预定阈值。
10.根据权利要求1所述的存储器系统，其中所述控制器将所确定的测试读取方法存储在存储器和所述存储器装置中。
11.一种用于操作存储器系统的方法，包括：
对在第一测试读取操作中扫描的第一多个候选存储器块的第一数目进行计数；
基于参考值和在所述第一测试读取操作中扫描的所述第一多个候选存储器块的所述第一数目，确定第二测试读取操作的测试读取方法；以及
基于所确定的测试读取方法，对第二多个候选存储器块执行所述第二测试读取操作。
12.根据权利要求11所述的方法，其中：
第二数目是所述第二多个候选存储器块的数目，在所述第一测试读取操作中在所述第一多个候选存储器块中的每一个中读取第一多个字线，第三数目是所述第一多个字线的数目，并且在所述第二测试读取操作中在所述第二多个候选存储器块中的每一个中读取第二多个字线，第四数目是所述第二多个字线的数目；并且
确定所述测试读取方法包括：当在所述第一测试读取操作中扫描的所述第一多个候选存储器块的所述第一数目等于或大于所述参考值时，通过向在所述第一测试读取操作中读取的所述第一多个字线的所述第三数目添加预定数目来获得所述第二多个字线的所述第四数目。
13.根据权利要求11所述的方法，其中：
第二数目是所述第二多个候选存储器块的数目，在所述第一测试读取操作中在所述第一多个候选存储器块中的每一个中读取第一多个字线，第三数目是所述第一多个字线的数目，并且在所述第二测试读取操作中在所述第二多个候选存储器块中的每一个中读取第二多个字线，第四数目是所述第二多个字线的数目；并且
确定所述测试读取方法包括：当在所述第一测试读取操作中扫描的所述第一多个候选存储器块的所述第一数目小于所述参考值时，通过从在所述第一测试读取操作中读取的所述第一多个字线的所述第三数目中减去预定数目来获得所述第二多个字线的所述第四数目。
14.根据权利要求11所述的方法，其中第二数目是所述第二多个候选存储器块的数目，所述方法进一步包括：
存储第三测试读取操作中扫描的第三多个候选存储器块的第三数目，所述第三测试读取操作在所述第一测试读取操作之前，所述第三数目是所述参考值；
存储所述第一测试读取操作中扫描的所述第一多个候选存储器块的所述第一数目；以及
对所述第二测试读取操作中扫描的所述第二多个候选存储器块的所述第二数目进行计数和存储。
15.根据权利要求11所述的方法，进一步包括：
基于包括坏块信息的系统数据，确定一个或多个候选存储器块。
16.根据权利要求15所述的方法，其中所述存储器系统包括存储器装置，所述方法进一步包括：
将所述系统数据存储在所述存储器装置中。
17.根据权利要求11所述的方法，进一步包括：
当候选存储器块包括故障位时，将所述候选存储器块确定为坏存储器块，第二数目是所述故障位的数目，并且所述第二数目等于或大于预定阈值。
18.根据权利要求17所述的方法，进一步包括：
对所述坏存储器块执行回收操作。
19.根据权利要求11所述的方法，进一步包括：
当候选存储器块包括故障位时，将所述候选存储器块确定为正常存储器块，第二数目是所述故障位的数目，并且所述第二数目小于预定阈值。
20.根据权利要求11所述的方法，其中所述存储器系统包括存储器装置和存储器，所述方法进一步包括：
将所确定的测试读取方法存储在所述存储器和所述存储器装置中。
CN201911362576.1A 2019-03-25 2019-12-26 存储器系统及其操作方法 Withdrawn CN111739573A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0033510 2019-03-25
KR1020190033510A KR20200113387A (ko) 2019-03-25 2019-03-25 메모리 시스템 및 그것의 동작방법

Publications (1)

Publication Number Publication Date
CN111739573A true CN111739573A (zh) 2020-10-02

Family

ID=72607295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911362576.1A Withdrawn CN111739573A (zh) 2019-03-25 2019-12-26 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US10984851B2 (zh)
KR (1) KR20200113387A (zh)
CN (1) CN111739573A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11734093B2 (en) * 2020-06-23 2023-08-22 Samsung Electronics Co., Ltd. Storage device block-level failure prediction-based data placement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101639672B1 (ko) 2010-01-05 2016-07-15 삼성전자주식회사 무한 트랜잭션 메모리 시스템 및 그 동작 방법
US9104614B2 (en) 2011-09-16 2015-08-11 Apple Inc. Handling unclean shutdowns for a system having non-volatile memory
JP5815388B2 (ja) * 2011-12-02 2015-11-17 株式会社メガチップス メモリアクセス制御装置および方法
JP5906325B2 (ja) 2011-12-16 2016-04-20 インテル・コーポレーション トランザクションをサポートするコンピューターアーキテクチャにおけるコード特殊化のための例外を用いるプログラム及びコンピューティングデバイス
WO2015016926A1 (en) 2013-07-31 2015-02-05 Hewlett-Packard Development Company, L.P. Versioned memory implementation
KR102233808B1 (ko) 2014-03-14 2021-03-30 삼성전자주식회사 저장 장치 및 그것의 테이블 관리 방법
US9997258B2 (en) * 2016-05-10 2018-06-12 Sandisk Technologies Llc Using non-volatile memory bad blocks
JP2019168937A (ja) * 2018-03-23 2019-10-03 東芝メモリ株式会社 メモリシステム、制御方法及びコントローラ

Also Published As

Publication number Publication date
KR20200113387A (ko) 2020-10-07
US10984851B2 (en) 2021-04-20
US20200310909A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
CN107766257B (zh) 存储器系统及其操作方法
US10466902B2 (en) Memory system and operation method for the same
KR102468751B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US10664391B2 (en) Controller and operating method thereof
US11373717B2 (en) Verification of an excessively high threshold voltage in a memory device
US20200050515A1 (en) Memory system and operation method thereof
US11189350B2 (en) Controller and operating method thereof
KR20180046067A (ko) 메모리 제어 장치 및 방법
US11481155B2 (en) Controller and operating method thereof
CN110928805B (zh) 存储器系统及其操作方法
CN110765029B (zh) 控制器及用于操作该控制器的方法
US11922065B2 (en) Memory system and operating method thereof
CN113539341A (zh) 存储器装置及其操作方法
CN111367468A (zh) 存储器系统及其操作方法
CN110955611A (zh) 存储器系统及其操作方法
US11334462B2 (en) Memory system and operating method thereof
CN110716881A (zh) 存储器系统及其操作方法
US11662911B2 (en) Memory system and operating method thereof
CN110688060A (zh) 存储器系统及该存储器系统的操作方法
CN110556153B (zh) 存储器装置及该存储器装置的操作方法
US10748639B2 (en) Controller, operating method thereof and memory system including the controller
US20190179563A1 (en) Memory system and operation method thereof
US10984851B2 (en) Memory system and method for operating the same
US20230289260A1 (en) Controller and operating method of the controller for determining reliability data based on syndrome weight
CN112068983A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20201002

WW01 Invention patent application withdrawn after publication