CN110556153B - 存储器装置及该存储器装置的操作方法 - Google Patents

存储器装置及该存储器装置的操作方法 Download PDF

Info

Publication number
CN110556153B
CN110556153B CN201811637537.3A CN201811637537A CN110556153B CN 110556153 B CN110556153 B CN 110556153B CN 201811637537 A CN201811637537 A CN 201811637537A CN 110556153 B CN110556153 B CN 110556153B
Authority
CN
China
Prior art keywords
result
temperature sensing
memory
temperature
sensing operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811637537.3A
Other languages
English (en)
Other versions
CN110556153A (zh
Inventor
李显雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110556153A publication Critical patent/CN110556153A/zh
Application granted granted Critical
Publication of CN110556153B publication Critical patent/CN110556153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种用于操作存储器装置的方法，该方法包括：从控制器接收编程命令、存储器地址和编程数据；执行用于测量内部温度的第一温度感测操作以产生第一温度感测操作的第一结果；基于第一温度感测操作的第一结果对编程数据执行编程操作；执行用于测量内部温度的第二温度感测操作以产生第二温度感测操作的第一结果；并且执行温度比较操作以当第一温度感测操作的第一结果与第二温度感测操作的第一结果之间的差大于或等于阈值时，判定编程操作失败。

Description

存储器装置及该存储器装置的操作方法
相关申请的交叉引用
本申请要求于2018年5月31日提交的申请号为10-2018-0062518的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本发明的各个实施例涉及一种存储器装置，并且更特别地，涉及一种非易失性存储器装置及用于操作该存储器装置的方法。
背景技术
新兴的计算机环境范例是普适计算，即可随时随地使用的计算系统。因此，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经快速增长。这些便携式电子装置通常使用具有用于存储数据的一个或多个存储器装置的存储器系统。在这种装置中的存储器系统可以用作主存储器装置或辅助存储器装置。
因为存储器系统不具有移动部件，所以存储器系统提供优良的稳定性、耐久性、高信息访问速度和低功耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态硬盘(SSD)。
发明内容
本发明的实施例涉及一种存储器装置及用于操作该存储器装置的方法，即使当内部温度传感器发生故障时，该存储器装置也能够提高存储的数据的可靠性。
根据本发明的实施例，一种用于操作存储器装置的方法包括：从控制器接收编程命令、存储器地址和编程数据；执行用于测量内部温度的第一温度感测操作以产生第一温度感测操作的第一结果；基于第一温度感测操作的第一结果对编程数据执行编程操作；执行用于测量内部温度的第二温度感测操作以产生第二温度感测操作的第一结果；并且执行温度比较操作以当第一温度感测操作的第一结果与第二温度感测操作的第一结果之间的差大于或等于阈值时，判定编程操作失败。
根据本发明的另一实施例，一种用于操作存储器装置的方法包括：从控制器接收编程命令、存储器地址和编程数据；执行用于测量内部温度的第一温度感测操作以产生第一温度感测操作的第一结果；执行用于测量内部温度的第二温度感测操作以产生第二温度感测操作的第一结果，同时基于第一温度感测操作的第一结果对从控制器接收的编程数据执行编程操作；并且执行温度比较操作以当第一温度感测操作的第一结果与第二温度感测操作的第一结果之间的差大于或等于阈值时，判定编程操作失败。
根据本发明的又一实施例，一种存储器装置包括：温度传感器，适于当存储器装置从控制器接收编程命令、存储器地址和编程数据时，执行用于测量内部温度的第一温度感测操作和第二温度感测操作，以分别产生第一温度感测操作的第一结果和第二温度感测操作的第一结果；编程组件，适于基于第一温度感测操作的第一结果对编程数据执行编程操作，以产生编程操作的结果；以及温度比较器，适于执行温度比较操作以当第一温度感测操作的第一结果与第二温度感测操作的第一结果之间的差大于或等于阈值时，判定编程操作失败。
根据本发明的再一实施例，一种存储器系统包括：存储器装置，包括多个存储块和温度传感器；以及控制器，被配置成控制存储器装置执行编程操作，其中存储器装置被配置成：使用温度传感器测量第一温度，对从多个存储块中选择的存储块执行编程操作，使用温度传感器测量第二温度，并且当第一温度与第二温度之间的差大于阈值时，将重新执行编程操作的信号传送给控制器。
附图说明
图1是示出根据本发明的实施例的数据处理系统的框图。
图2是示出图1的存储器系统中采用的存储器装置的块的示例性配置的示意图。
图3是示出图1中所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图。
图4是示出图2的存储器装置的示例性三维(3D)结构的示意图。
图5是示出根据本发明的实施例的存储器系统的结构的框图。
图6A至6D是示出根据本发明的实施例的存储器系统的操作的流程图。
图7至图15是示出根据本发明的各个实施例的数据处理系统的示例性应用的示图。
具体实施方式
下面将参照附图更详细地描述本发明的各个实施例。然而，本发明可以以不同的形式实施，并且不应该被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开是彻底和完全的，并且将向本领域技术人员充分传达本发明的范围。在整个公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部分。此外，在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。
图1是示出根据本发明的实施例的数据处理系统100的框图。
参照图1，数据处理系统100可包括被可操作地联接至存储器系统110的主机102。
主机102可包括诸如移动电话、MP3播放器和膝上型计算机的各种便携式电子装置中的任意一种或诸如台式计算机、游戏机、电视(TV)和投影仪的各种非便携式电子装置中的任意一种。
主机102可包括至少一个操作系统(OS)，其可管理和控制主机102的全部功能和操作，并且使用数据处理系统100或存储器系统110来提供主机102和用户之间的操作。OS可支持与主机102的使用和应用对应的各种功能和操作。例如，根据主机102的移动性，OS可被划分为通用OS和移动OS。根据用户的环境，通用OS可被分为个人OS和企业OS。例如，配置为支持向一般用户提供服务的功能的个人OS可包括Windows和Chrome，以及被配置成保护和支持高性能的企业OS可包括Windows服务器、Linux和Unix。被配置成支持向用户提供移动服务的功能和系统的省电功能的移动OS可包括Android、iOS和Windows Mobile。主机102可包括多个OS，并且执行OS以对存储器系统110执行与用户请求相对应的操作。
存储器系统110可响应于主机102的请求操作，以存储用于主机102的数据。存储器系统110的非限制性示例包括固态硬盘(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通用闪存(UFS)装置、标准闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可包括嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)、微型-MMC等。SD卡可包括迷你-SD卡和微型-SD卡。
存储器系统110可通过各种类型的存储装置中的任意一种来实施。这种存储装置的示例包括但不限于诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置和诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM或ReRAM)和闪速存储器的非易失性存储器装置。闪速存储器可具有三维(3D)堆叠结构。
存储器系统110可包括存储器装置150和控制器130。存储器装置150可存储用于主机102的数据，并且控制器130可控制将数据存储到存储器装置150中。
控制器130和存储器装置150可被集成到单个半导体装置中，其中单个半导体装置可被包括在上述所例示的各种类型的存储器系统中的任意一种中。例如，控制器130和存储器装置150可集成为一个半导体装置来构成固态硬盘(SSD)。当存储器系统110用作SSD时，可提高连接到存储器系统110的主机102的操作速度。另外，控制器130和存储器装置150可集成为一个半导体装置来构成存储卡，诸如：个人计算机存储卡国际协会(PCMCIA)卡，标准闪存卡(CF)，智能媒体卡(SMC)，记忆棒，包括尺寸减小的MMC(RS-MMC)和微型-MMC的多媒体卡(MMC)，包括迷你-SD、微型-SD和SD高容量(SDHC)的安全数字(SD)卡，或通用闪存(UFS)装置。
存储器系统110的非限制性应用示例包括计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数码相机、数字多媒体广播(DMB)播放器、3维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境下传输/接收信息的装置、构成家庭网络的各种电子装置中的一个、构成计算机网络的各种电子装置中的一个、构成远程信息处理的各种电子装置中的一个、射频识别(RFID)装置或构成计算系统的各种部件中的一个。
存储器装置150可以是非易失性存储器装置，并且即使不供应电力也可保留其中存储的数据。存储器装置150可通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供至主机102。存储器装置150可包括多个存储块152、154、156，多个存储块152-156中的每一个可包括多个页面，并且多个页面中的每一个可包括联接到字线的多个存储器单元。在实施例中，存储器装置150可以是闪速存储器。闪速存储器可具有三维(3D)堆叠结构。
因为稍后将参照图2至图4详细描述包括3D堆叠结构的存储器装置150的结构，因此在此省略对这方面的进一步描述。
控制器130可响应于来自主机102的请求控制存储器装置150。例如，控制器130可将从存储器装置150读取的数据提供至主机102，并将从主机102提供的数据存储至存储器装置150中。对于该操作，控制器130可控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。
控制器130可包括全部通过内部总线可操作地联接的主机接口(I/F)132、处理器134、错误校正码(ECC)部件138、电源管理单元(PMU)140、存储器接口(I/F)142(或NAND闪速控制器(NFC))以及存储器144。
主机接口132可被配置成处理主机102的命令和数据。主机接口132通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-e或PCIe)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。
ECC部件138可检测并且校正从存储器装置150读取的数据中包含的错误。换言之，ECC部件138可通过在ECC编码进程期间使用的ECC代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ECC部件138可输出信号，例如错误校正成功/失败信号。当错误位的数量大于可校正错误位的阈值时，ECC部件138可不校正错误位，而是可输出错误校正失败信号。
ECC部件138可通过诸如低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、涡轮码、里德-所罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、分组编码调制(BCM)等的编码调制执行错误校正操作。然而，ECC部件138不限于任何特定的结构。ECC部件138可包括用于错误校正的所有电路、模块、系统或装置。
PMU 140可提供和管理控制器130的电力。
存储器I/F 142可用作用于将控制器130和存储器装置150接口连接的存储器或存储接口，使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器(具体地是NAND闪速存储器)时，存储器I/F 142可在处理器134的控制下生成用于存储器装置150的控制信号并处理待被提供至存储器装置150的数据。存储器I/F142可用作用于处理控制器130和存储器装置150之间的命令和数据的接口(例如，NAND闪存接口)。具体地，存储器I/F 142可支持控制器130和存储器装置150之间的数据传输。
存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可响应于来自主机102的请求控制存储器装置150执行读取操作、写入操作、编程操作和擦除操作。控制器130可将从存储器装置150读取的数据提供至主机102并可将从主机102提供的数据存储到存储器装置150中。存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可通过易失性存储器来实现。例如，存储器144可通过静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。存储器144可设置在控制器130内部或外部。图1示出了设置在控制器130内部的存储器144。在实施例中，存储器144可通过具有在存储器144和控制器130之间传输数据的存储器接口的外部易失性存储器来实施。
处理器134可控制存储器系统110的全部操作。处理器134可驱动固件来控制存储器系统110的全部操作。固件可被称为闪存转换层(FTL)。处理器134可被实施为微处理器或中央处理单元(CPU)。
例如，控制器130可通过处理器134在存储器装置150中执行由主机102请求的操作，其中处理器134被实施为微处理器或CPU。换言之，控制器130可执行与从主机102或其它来源接收的命令相对应的命令操作。控制器130可执行前台操作作为与从主机102接收到的命令相对应的命令操作。例如，控制器130可执行对应于写入命令的编程操作、对应于读取命令的读取操作、对应于擦除命令的擦除操作以及与设置参数命令或设置特征命令相对应的参数设置操作。
控制器130可通过处理器134对存储器装置150执行后台操作，其中处理器134被实施为微处理器或CPU。对存储器装置150执行的后台操作可包括：将存储在存储块152至156之中的一些存储块中的数据复制到其它存储块并进行处理的操作，例如垃圾收集(GC)操作；在存储块152至156之间或存储块152至156的数据之间的交换操作，例如损耗均衡(WL)操作；将存储在控制器130中的映射数据存储在存储块152至156中的操作，例如映射清除(flush)操作；或者管理存储器装置150的坏块的操作，例如在存储块152至156之中检测坏块并进行处理的坏块管理操作。
参照图2至图4详细描述根据本发明的实施例的存储器系统的存储器装置。
图2是示出根据本发明的实施例的存储器装置例如图1的存储器装置150的示意图。图3是示出存储器装置150中的存储块的存储器单元阵列的示例性配置的电路图。图4是示出存储器装置150的示例性三维(3D)结构的示意图。
参照图2，存储器装置150可包括多个存储块0至N-1，例如，存储块0(BLK0)(210)、存储块1(BLK1)(220)、存储块2(BLK2)(230)和存储块N-1(BLKN-1)(240)。存储块210、220、230和240中的每一个可包括多个页面，例如2M个页面，页面的数量可根据电路设计而变化。例如，在一些应用中，存储块中的每一个可包括M个页面。页面中的每一个可包括联接到多个字线WL的多个存储器单元。
存储器装置150可包括多个存储块，其中存储块可包括存储1位数据的单层单元(SLC)存储块和/或存储2位数据的多层单元(MLC)存储块。SLC存储块可包括由在一个存储器单元中存储一位数据的存储器单元实现的多个页面。SLC存储块可具有较快的数据操作性能和高耐用性。另一方面，MLC存储块可包括由在一个存储器单元中存储多位数据，例如两位或更多位数据的存储器单元实现的多个页面。MLC存储块可具有比SLC存储块更大的数据存储空间。换言之，MLC存储块可被高度集成。特别地，存储器装置150不仅可包括MLC存储块，而且还包括三层单元(TLC)存储块、四层单元(QLC)存储块和/或多层单元存储块等，其中MLC存储块中的每一个包括由在一个存储器单元中能够存储两位数据的存储器单元实现的多个页面，三层单元(TLC)存储块中的每一个包括由在一个存储器单元中能够存储三位数据的存储器单元实现的多个页面，四层单元(QLC)存储块中的每一个包括由在一个存储器单元中能够存储四位数据的存储器单元实现的多个页面，多层单元存储块中的每一个包括由在一个存储器单元中能够存储五位或更多位数据的存储器单元实现的多个页面。
根据本发明的实施例，存储器装置150被描述为非易失性存储器，诸如闪速存储器，例如NAND闪速存储器。然而，存储器装置150可被实现为以下中的任意一种：相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM或ReRAM)、铁电随机存取存储器(FRAM)、自旋转移扭矩磁性随机存取存储器(STT-RAM或STT-MRAM)。
存储块210、220、230和240可通过编程操作来存储从主机102传输的数据，并且通过读取操作来将所存储的数据传输到主机102。
参照图3，存储块330可对应于包括在存储器系统110的存储器装置150中的多个存储块152至156中的任意一个。存储块330可包括联接到多个相应位线BL0至BLm-1的多个单元串340。每个列的单元串340可包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。多个存储器单元MC0至MCn-1可被串联地被联接在漏极选择晶体管DST和源极选择晶体管SST之间。在实施例中，存储器单元晶体管MC0至MCn-1中的每一个可通过能够存储多位数据信息的MLC来实施。单元串340中的每一个可被电联接到多个位线BL0至BLm-1中的相应位线。例如，如图3中所示，第一单元串联接到第一位线BL0，并且最后单元串联接到最后位线BLm-1。
虽然图3示出了NAND闪速存储器单元，但是本发明不限于此。注意的是，存储器单元可以是NOR闪速存储器单元或者包括其中组合了两个或更多个类型存储器单元的混合闪速存储器单元。还应注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置，或者包括作为电荷存储层的绝缘层的电荷撷取闪速(CTF)存储器装置。
存储器装置150可进一步包括可提供字线电压的电压供给装置310，字线电压包括根据操作模式供应至字线的编程电压、读取电压和通过电压。电压供给装置310的电压产生操作可由控制电路(未示出)来控制。在控制电路的控制下，电压供给装置310可选择存储器单元阵列的存储块(或扇区)中的一个，选择所选择的存储块的字线中的一个，并且按需要将字线电压提供给所选择的字线和未选择的字线。
存储器装置150可包括由控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可用作用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320可用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据，并根据接收的数据驱动位线。读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器(PB)322至326。页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。
存储器150可由2D或3D存储器装置来实现。特别地，如图4所示，存储器装置150可由具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可包括多个存储块BLK0至BLKN-1。图4示出图1所示的存储器装置150的存储块152至156。存储块152至156中的每一个可以3D结构(或垂直结构)来实现。例如，存储块152至156可以是具有在例如x轴方向、y轴方向和z轴方向的第一至第三方向上延伸的尺寸的三维结构。
存储器装置150中的每个存储块330可包括在第二方向上延伸的多个NAND串NS以及在第一方向和第三方向上延伸的多个NAND串NS。NAND串NS中的每一个可联接到位线BL、至少一个串选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚拟字线DWL和共源线CSL，并且NAND串NS中的每一个可包括多个晶体管结构TS。
简而言之，存储块152至156之中的每个存储块330可联接到多个位线BL、多个串选择线SSL、多个接地选择线GSL、多个字线WL、多个虚拟字线DWL以及多个共源线CSL。每一个存储块330可包括多个NAND串NS。在每一个存储块330中，一个位线BL可联接到多个NAND串NS，以在一个NAND串NS中实现多个晶体管。而且，每一个NAND串NS的串选择晶体管SST可联接到相应位线BL，并且每一个NAND串NS的接地选择晶体管GST可联接到共源线CSL。存储器单元MC可被设置在每一个NAND串NS的串选择晶体管SST和接地选择晶体管GST之间。换言之，多个存储器单元可被实现在存储器装置150的存储块152至156的每一个存储块330中。
参照图5至图6D详细描述根据本发明的实施例的存储器系统中的存储器装置的数据处理操作，特别是当执行与多个命令对应的多个命令操作时执行的数据处理操作。
图5是示出根据本发明的实施例的存储器系统的结构的框图。
参照图5，图5的控制器130和存储器装置150可对应于图1中所述的那些装置。存储器装置150可包括温度传感器510、偏置设置器530、编程组件550、温度比较器570和验证组件590。
温度传感器510可以执行第一温度感测操作和第二温度感测操作。第一温度感测操作测量存储器装置150的温度，以便判定编程电压和验证电压。第二温度感测操作测量存储器装置150的温度，以便验证第一温度感测操作的结果是否准确。
偏置设置器530可以基于第一温度感测操作的结果来设置偏置电压。换言之，偏置设置器530可以基于第一温度感测操作的结果来判定待施加的编程电压和验证电压。
编程组件550可以通过将判定的编程电压施加到字线来执行编程操作。
温度比较器570可以将第一温度感测结果与第二温度感测结果进行比较。如果两个温度感测结果之间的差等于或大于阈值，则温度比较器570可以判定编程操作的结果为失败。
验证组件590可以基于第一温度感测结果来判定验证电压，并且通过将验证电压施加到字线来执行验证操作。
图6A是示出根据本发明的实施例的存储器系统110的操作的流程图。
参照图6A，在步骤S602，存储器装置150可以从控制器130接收编程命令、用于执行编程的存储器地址和待编程的编程数据。
在步骤S604，温度传感器510可以执行用于测量存储器装置150的内部温度的第一温度感测操作，以便根据编程命令对数据进行编程。
在步骤S606，偏置设置器530可以基于第一温度感测操作的结果来判定诸如编程电压和验证电压的偏置电压。
在步骤S608，编程组件550可以通过将判定的编程电压施加到字线来执行编程操作。
在步骤S610，验证组件590可以通过将判定的验证电压施加到字线来执行关于编程操作的结果的验证操作。换言之，验证组件590可以判定编程操作是否成功。
当作为验证操作的结果判定编程操作失败(步骤S610为“否”)时，验证组件590可以在步骤S618将例如状态失败信号的编程失败信号提供给控制器130。
随后，响应于编程失败信号，控制器130可以判定具有与编程失败相关联的存储器地址的存储块是坏存储块。而且，控制器130可以响应于编程失败信号来提供新的存储器地址，并且存储器装置150可以再次从步骤S604执行操作。
当作为验证操作的结果判定编程操作通过(步骤S610为“是”)时，温度传感器510可以在步骤S612执行第二温度感测操作。第二温度感测操作测量存储器装置150的内部温度，以便判定编程操作和验证操作是否基于准确的温度被执行。
在步骤S614，温度比较器570可以将第一温度感测操作的结果与第二温度感测操作的结果进行比较。
由于步骤S604至S612的操作时间短至数百微秒(μs)至几毫秒(ms)，因此可以假设在第一温度感测操作的时间与第二温度感测操作的时间之间，存储器装置150的内部温度变化非常小，如果真的改变了的话。
因此，当第一温度感测操作的结果与第二温度感测操作的结果之间的差大于或等于阈值时，温度感测操作结果中的至少一个可能不准确。换言之，在上述情况下，验证组件590可能通过基于不准确的温度执行验证操作而在步骤S610对编程操作是否通过做出了错误判定。
因此，当第一温度感测操作的结果与第二温度感测操作的结果之间的差大于或等于阈值(步骤S614为“是”)时，温度比较器570可以在步骤S618将编程失败信号提供给控制器130。
当编程操作的失败不是由于存储块本身的缺陷而是由于温度传感器510的故障引起，并且控制器130接收到作为步骤S614的温度比较操作的结果的编程失败信号时，控制器130可以不判定具有与编程操作相关联的存储器地址的存储块是坏存储块，而是继续使用该存储块。
在实施例中，当第一温度感测操作的结果与第二温度感测操作的结果之间的差大于或等于阈值(步骤S614为“是”)时，温度比较器570可以将标记信号与编程失败信号一起传送到控制器130。因此，控制器130基于标记信号不判定存储块是坏存储块。此外，控制器130可以将新的存储器地址提供给存储器装置150，并且存储器装置150可以再次从步骤S604基于新的存储器地址来执行操作。
如果温度感测结果的差小于阈值(步骤S614为“否”)，则温度比较器570可以在步骤S616将如状态通过信号的编程通过信号提供给控制器130，然后控制器130可以将编程通过信号提供给主机102。
图6B是示出根据本发明的实施例的存储器系统110的操作的流程图。
步骤S602至S606的操作可以与以上参照图6A所述相同。
参照图6B，可以同时执行参照图6A描述的步骤S608和S612的操作。换言之，当编程组件550执行编程操作时，温度传感器510可以执行第二温度感测操作。根据本发明的实施例，在与执行编程操作的时间段一致或重叠的时间段中执行第二温度感测操作可以提高存储器系统110的性能。
步骤S610和步骤S614至S618的操作如参照图6A所述。
图6C是示出根据本发明的实施例的存储器系统110的操作的流程图。
参照图6C，步骤S602至S608的操作如参照图6A所述。
在步骤S612，温度传感器510可以执行第二温度感测操作。
在步骤S620，温度比较器570可以将第一温度感测操作的结果与第二温度感测操作的结果进行比较。
当第一温度感测操作的结果与第二温度感测操作的结果之间的差大于或等于阈值时，两个温度感测结果中的至少一个可能不准确。换言之，在上述情况下，验证组件590可能基于不准确的温度执行验证操作，因此验证组件590可能在步骤S622对编程操作是否通过做出错误判定。
因此，当第一温度感测操作的结果与第二温度感测操作的结果之间的差大于或等于阈值(步骤S620为“是”)时，在步骤S626，温度比较器570可以将编程失败信号提供给控制器130。温度比较器570可以将标记信号与编程失败信号一起提供给控制器130，使得控制器130不判定包括存储器地址的存储块是坏存储块。
此外，控制器130可以响应于编程失败信号而提供新的存储器地址，并且存储器装置150可以再次从步骤S604开始执行操作。
当第一温度感测操作的结果与第二温度感测操作的结果之间的差小于阈值(步骤S620为“否”)时，验证组件590可以基于第一温度感测操作的结果通过将验证电压施加到字线来执行关于编程操作的结果的验证操作。
当从验证操作判定编程操作通过(步骤S622为“是”)时，验证组件590可以在步骤S624将如状态通过信号的编程通过信号提供给控制器130。
当从验证操作判定编程操作失败(步骤S622为“否”)时，验证组件590可以在步骤S626将如状态失败信号的编程失败信号提供给控制器130。
随后，控制器130可以响应于编程失败信号判定包括存储器地址的存储块是坏存储块。此外，控制器130可以提供新的存储器地址，并且存储器装置150可以再次从步骤S604执行操作。
图6D是示出根据本发明的实施例的存储器系统110的操作的流程图。
参照图6D，步骤S602至S606的操作如参照图6A所述。
可以同时执行参照图6A描述的步骤S608和S612的操作。换言之，当编程组件550执行编程操作时，温度传感器510可以执行第二温度感测操作。
步骤S620至S626的操作如参照图6C所述。
根据上述本发明的实施例，当基于由于温度传感器510的故障而获得的不准确的温度信息执行编程操作和验证操作时，可以基于第二温度感测操作的结果通过检查第一温度感测操作的结果是否是准确的结果来防止做出编程操作通过的判定。
参照图7至图15，下面将详细描述可以应用包括参照图1至图6D描述的存储器装置150和控制器130的存储器系统110的数据处理系统和电子装置。
图7是示意性地示出根据实施例的包括存储器系统的数据处理系统的示图。图7示意性示出了应用根据实施例的存储器系统的存储卡系统6100。
参照图7，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可被连接至通过非易失性存储器实施的存储器装置6130，并被配置成访问存储器装置6130。例如，存储器控制器6120可被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置成提供存储器装置6130和主机之间的接口连接并驱动固件以控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1描述的存储器系统110的控制器130，并且存储器装置6130可对应于参照图1描述的存储器系统110的存储器装置150。
因此，存储器控制器6120可包括随机存取存储器(RAM)、处理器、主机接口、存储器接口和错误校正部件。
存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可被配置成通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、WIFI以及蓝牙。因此，根据实施例的存储器系统和数据处理系统可应用于有线/无线电子装置，特别是移动电子装置。
存储器装置6130可通过非易失性存储器来实施。例如，存储器装置6130可利用诸如以下的各种非易失性存储器装置中的任意一种来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-MRAM)。
存储器控制器6120和存储器装置6130可被集成至单个半导体装置中。例如，存储器控制器6120和存储器装置6130可被集成为形成固态硬盘(SSD)。此外，存储器控制器6120以及存储器装置6130可形成诸如以下的存储卡：个人计算机(PC)卡(个人计算机存储卡国际协会(PCMCIA))、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、数字安全(SD)卡(例如，SD、迷你SD、微型SD和SDHC)和/或通用闪存(UFS)。
图8是示意性地示出根据实施例的包括存储器系统的数据处理系统6200的另一示例的示图。
参照图8，数据处理系统6200可包括具有一个或多个非易失性存储器(NVM)的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图8中示出的数据处理系统6200可用作诸如存储卡(例如，CF、SD、微型SD等)或USB装置的存储介质，如参照图1描述的。存储器装置6230可对应于图1所示的存储器系统110中的存储器装置150，并且存储器控制器6220可对应于图1所示的存储器系统110中的控制器130。
存储器控制器6220可响应于主机6210的请求控制对存储器装置6230的读取操作、写入操作或擦除操作。存储器控制器6220可包括一个或多个中央处理单元(CPU)6221、诸如随机存取存储器(RAM)6222的缓冲存储器、错误校正码(ECC)电路6223、主机接口6224以及诸如NVM接口6225的存储器接口。
CPU 6221可控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM 6222可根据CPU 6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓冲存储器。当RAM 6222用作工作存储器时，由CPU 6221处理的数据可以临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM6222可用于缓冲从主机6210传输到存储器装置6230或从存储器装置6230传输到主机6210的数据。当RAM 6222用作高速缓冲存储器时，RAM 6222可辅助以低速操作的存储器装置6230以高速操作。
ECC电路6223可对应于图1所示的控制器130的ECC部件138。如参照图1所述，ECC电路6223可生成用于校正从存储器装置6230提供的数据的失效位或错误位的错误校正码(ECC)。ECC电路6223可对被提供给存储器装置6230的数据执行错误校正编码，由此形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。ECC电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ECC电路6223可使用LDPC码、BCH码、涡轮码、里德-所罗门码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。
存储器控制器6220可通过主机接口6224与主机6210交换数据，并且通过NVM接口6225与存储器装置6230交换数据。主机接口6224可通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口而连接到主机6210。存储器控制器6220可利用诸如WiFi或长期演进(LTE)的移动通信协议具有无线通信功能。存储器控制器6220可以连接到外部装置，例如主机6210或另一外部装置，并且然后与外部装置交换数据。特别地，由于存储器控制器6220被配置成通过各种通信协议中的一种或多种与外部装置进行通信，因此根据实施例的存储器系统和数据处理系统可应用于有线/无线电子装置，特别是移动电子装置。
图9是示意性地示出根据实施例的包括存储器系统的数据处理系统的示图。图9示出了应用了存储器系统的固态硬盘(SSD)6300。
参照图9，SSD 6300可包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可对应于图1的存储器系统110中的控制器130，并且存储器装置6340可对应于图1的存储器系统中的存储器装置150。
更具体地，控制器6320可通过多个通道CH1至CHi连接至存储器装置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、错误校正码(ECC)电路6322、主机接口6324和例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据，或者临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可由诸如动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、双数据速率(DDR)SDRAM、低功率DDR(LPDDR)SDRAM和图形RAM(GRAM)的易失性存储器实现，或者由诸如铁电RAM(FRAM)、电阻式RAM(RRAM或ReRAM)、自旋转移扭矩磁性RAM(STT-MRAM)和相变RAM(PRAM)的各种非易失性存储器中的任意一种实现。通过示例的方式，图9示出缓冲存储器6325设置在控制器6320中。然而，缓冲存储器6325可在控制器6320的外部。
ECC电路6322可在编程操作期间计算待被编程到存储器装置6340的数据的错误校正码(ECC)值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可提供与诸如主机6310的外部装置的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可提供应用了图1的存储器系统110的多个SSD 6300来实施数据处理系统，例如，独立磁盘冗余阵列(RAID)系统。RAID系统可包括多个SSD 6300和用于控制多个SSD6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的写入命令的RAID级别信息，在SSD6300中选择一个或多个存储器系统或SSD6300，并将对应于写入命令的数据输出到选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的读取命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD6300，并将从所选择的SSD 6300读取的数据提供给主机6310。
图10是示意性地示出根据实施例的包括存储器系统的数据处理系统的示图。图10示意性地示出应用了存储器系统的嵌入式多媒体卡(eMMC)6400。
参照图10，eMMC 6400可包括控制器6430和通过一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可对应于图1的存储器系统110中的控制器130，并且存储器装置6440可对应于图1的存储器系统110中的存储器装置150。
更具体地，控制器6430可通过多个通道连接至存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和诸如NAND接口6433的存储器接口。
内核6432可控制eMMC 6400的全部操作，主机接口6431可提供控制器6430和主机6410之间的接口功能，并且NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作并行接口，例如参照图1所描述的MMC接口。此外，主机接口6431可用作串行接口，例如超高速(UHS)-I和UHS-II接口。
图11至图14是示意性地示出根据一个或多个实施例的包括存储器系统的数据处理系统的其它示例性应用的示图。图11至图14示意性地示出应用了存储器系统的通用闪速存储(UFS)系统。
参照图11至图14，UFS系统6500、6600、6700和6800可分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可用作有线/无线电子装置，特别是移动电子装置的应用处理器。UFS装置6520、6620、6720和6820可用作嵌入式UFS装置。UFS卡6530、6630、6730和6830可用作外部嵌入式UFS装置或可移除UFS卡。
各个UFS系统6500、6600、6700和6800中的主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS协议与外部装置通信，例如有线/无线电子装置，特别是移动电子装置通信，并且UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可由图1所示的存储器系统110实现。例如，在UFS系统6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可参照图8至图10描述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可以参照图7描述的存储卡系统6100的形式来实施。
此外，在UFS系统6500、6600、6700和6800中，主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过例如移动产业处理器接口(MIPI)中的MIPI M-PHY和MIPI统一协议(UniPro)的UFS接口彼此通信。此外，UFS装置6520、6620、6720和6820与UFS卡6530、6630、6730和6830可通过除UFS协议以外的各种协议，例如通用串行总线(USB)闪存驱动器(UFD)、多媒体卡(MMC)、安全数字(SD)、迷你-SD和微型-SD彼此通信。
在图11所示的UFS系统6500中，主机6510、UFS装置6520以及UFS卡6530中的每一个可包括UniPro。主机6510可执行交换操作，以便与UFS装置6520和UFS卡6530通信。特别地，主机6510可通过例如UniPro处的L3交换的链路层交换与UFS装置6520或UFS卡6530通信。UFS装置6520和UFS卡6530可通过主机6510的UniPro处的链路层交换来彼此通信。在图11的实施例中，示出了其中一个UFS装置6520和一个UFS卡6530连接到主机6510的配置作为示例。然而，在另一实施例中，多个UFS装置和UFS卡可并联或以星型形式连接至主机6510，并且多个UFS卡可并联或以星型形式连接至UFS装置6520，或者串联或以链型形式连接至UFS装置6520。
在图12所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可包括UniPro，并且主机6610可通过执行交换操作的交换模块6640，例如，通过在UniPro处执行链路层交换例如L3交换的交换模块6640，与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过UniPro处的交换模块6640的链路层交换来彼此通信。在图12的实施例中，示出了其中一个UFS装置6620和一个UFS卡6630连接到交换模块6640的配置作为示例。然而，在另一实施例中，多个UFS装置和UFS卡可并联或以星型形式连接至交换模块6640，并且多个UFS卡可串联或以链型形式连接至UFS装置6620。
在图13所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可包括UniPro，并且主机6710可通过执行交换操作的交换模块6740，例如通过在UniPro处执行例如L3交换的链路层交换的交换模块6740，与UFS装置6720或UFS卡6730通信。UFS装置6720和UFS卡6730可通过交换模块6740在UniPro处的的链路层交换来彼此通信，并且交换模块6740可在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在图13的实施例中，示出了其中一个UFS装置6720和一个UFS卡6730连接到交换模块6740的配置作为示例。然而，在另一实施例中，每个都包括交换模块6740和UFS装置6720的多个模块可并联或以星型形式连接至主机6710，或者串联或以链型形式彼此连接。此外，多个UFS卡可并联或以星型形式连接至UFS装置6720。
在图14所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操作，以便与主机6810和UFS卡6830通信。特别地，UFS装置6820可以通过用于与主机6810通信的M-PHY和UniPro模块之间的交换操作和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标标识符(ID)交换操作，来与主机6810或UFS卡6830通信。主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在图14的实施例中，示出其中一个UFS装置6820连接到主机6810和一个UFS卡6830连接到UFS装置6820的配置作为示例。然而，在另一实施例中，多个UFS装置可并联或以星型形式连接至主机6810，或串联或以链型形式连接至主机6810，并且多个UFS卡可并联或以星型形式连接至UFS装置6820，或串联或以链型形式连接至UFS装置6820。
图15是示意性地示出根据实施例的包括存储器系统的数据处理系统的示图。图15示意性地示出了可能应用了存储器系统的用户系统6900。
参照图15，用户系统6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可以驱动包括在例如操作系统(OS)的用户系统6900中的部件，并且包括控制用户系统6900中包括的部件的控制器、接口、图形引擎。应用处理器6930可被设置为片上系统(SoC)。
存储器模块6920可用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可包括诸如动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率(DDR)SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDR SDRAM、LPDDR2SDRAM或LPDDR3SDRAM的易失性随机存取存储器(RAM)，或诸如相变RAM(PRAM)、电阻式RAM(ReRAM)、磁阻RAM(MRAM)或铁电RAM(FRAM)的非易失性RAM。例如，可基于叠层封装(POP)来封装和安装应用处理器6930和存储器模块6920。
网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，还可支持诸如以下的各种无线通信：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置，特别是移动电子装置通信。因此，根据本发明的实施例，存储器系统和数据处理系统可应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。
存储模块6950可存储数据，例如从应用处理器6930接收到的数据，并且将存储的数据传输到应用处理器6930。存储模块6950可由诸如以下的非易失性半导体存储器装置实现：相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存，并且存储模块6950可被设置为诸如用户系统6900的存储卡或外部驱动器的可移除存储介质。存储模块6950可对应于参照图1描述的存储器系统110。此外，存储模块6950可被实施为如上参照图9至图14所述的固态硬盘(SSD)、嵌入式多媒体卡(eMMC)和通用闪存(UFS)。
用户接口6910可包括用于将数据或命令输入到应用处理器6930或用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、发光二极管(LED)、扬声器和监控器的用户输出接口。
此外，当图1的存储器系统110应用于用户系统6900的移动电子装置时，应用处理器6930可控制移动电子装置的全部操作，并且网络模块6940可用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可在移动电子装置的显示/触摸模块上显示由处理器6930处理的数据或支持从触摸面板接收数据的功能。
根据本发明的实施例，一种存储器装置及用于操作该存储器装置的方法即使当内部温度传感器发生故障时也能够提高存储的数据的可靠性。
虽然已经针对具体实施例示出并描述了本发明，但是对于本领域技术人员显而易见的是，根据本公开，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和修改。

Claims (16)

1.一种用于操作存储器装置的方法，包括：
从控制器接收编程命令、存储器地址和编程数据；
执行用于测量内部温度的第一温度感测操作以产生所述第一温度感测操作的第一结果；
基于所述第一温度感测操作的第一结果对所述编程数据执行编程操作；
执行用于测量内部温度的第二温度感测操作以产生所述第二温度感测操作的第一结果；并且
执行温度比较操作以当所述第一温度感测操作的第一结果与所述第二温度感测操作的第一结果之间的差大于或等于阈值时，判定所述编程操作失败。
2.根据权利要求1所述的方法，进一步包括：
当所述第一温度感测操作的第一结果与所述第二温度感测操作的第一结果之间的差小于所述阈值时，基于所述第一温度感测操作的第一结果执行关于所述编程操作的结果的验证操作以产生验证结果。
3.根据权利要求1所述的方法，进一步包括：
在执行所述温度比较操作之前，基于所述第一温度感测操作的第一结果执行关于所述编程操作的结果的验证操作以产生验证结果；并且
当所述验证结果指示所述编程操作通过时，执行所述温度比较操作。
4.根据权利要求1所述的方法，其中基于所述第一温度感测操作的第一结果对所述编程数据执行所述编程操作包括：
将基于所述第一温度感测操作的第一结果判定的编程电压施加到字线。
5.根据权利要求1所述的方法，进一步包括：
在执行所述温度比较操作之后，从所述控制器接收新的存储器地址；
再次执行所述第一温度感测操作以产生所述第一温度感测操作的第二结果；
基于所述第一温度感测操作的第二结果对所述编程数据执行编程操作；
再次执行所述第二温度感测操作以产生所述第二温度感测操作的第二结果；并且
基于所述第一温度感测操作的第二结果和所述第二温度感测操作的第二结果执行温度比较操作。
6.根据权利要求1所述的方法，其中在执行所述编程操作的同时执行所述第二温度感测操作。
7.一种存储器装置，包括：
温度传感器，当所述存储器装置从控制器接收编程命令、存储器地址和编程数据时，执行用于测量内部温度的第一温度感测操作和第二温度感测操作，以分别产生所述第一温度感测操作的第一结果和所述第二温度感测操作的第一结果；
编程组件，基于所述第一温度感测操作的第一结果对所述编程数据执行编程操作，以产生所述编程操作的结果；以及
温度比较器，执行温度比较操作以当所述第一温度感测操作的第一结果与所述第二温度感测操作的第一结果之间的差大于或等于阈值时，判定所述编程操作失败。
8.根据权利要求7所述的存储器装置，进一步包括：
验证组件，当所述第一温度感测操作的第一结果与所述第二温度感测操作的第一结果之间的差小于所述阈值时，基于所述第一温度感测操作的第一结果执行关于所述编程操作的结果的验证操作以产生验证结果。
9.根据权利要求7所述的存储器装置，进一步包括：
验证组件，在所述温度比较器执行所述温度比较操作之前，基于所述第一温度感测操作的第一结果执行关于所述编程操作的结果的验证操作以产生验证结果，
其中当所述验证组件产生的所述验证结果指示所述编程操作通过时，所述温度比较器执行所述温度比较操作。
10.根据权利要求7所述的存储器装置，进一步包括：
偏置设置器，基于所述第一温度感测操作的第一结果判定编程电压和验证电压。
11.根据权利要求10所述的存储器装置，其中所述编程组件通过将判定的编程电压施加到字线来基于所述第一温度感测操作的第一结果执行编程操作。
12.根据权利要求7所述的存储器装置，其中所述温度传感器再次执行所述第一温度感测操作和所述第二温度感测操作以分别产生所述第一温度感测操作的第二结果和所述第二温度感测操作的第二结果，
所述编程组件基于所述第一温度感测操作的第二结果对所述编程数据执行所述编程操作，并且
所述温度比较器基于所述第一温度感测操作的第二结果和所述第二温度感测操作的第二结果执行所述温度比较操作。
13.根据权利要求12所述的存储器装置，其中在所述温度传感器再次执行所述第一温度感测操作和所述第二温度感测操作之前，所述存储器装置从所述控制器接收新的存储器地址。
14.一种存储器系统，包括：
存储器装置，包括多个存储块和温度传感器；以及
控制器，控制所述存储器装置执行编程操作，
其中所述存储器装置：
使用所述温度传感器测量第一温度，
对从所述多个存储块中选择的存储块执行所述编程操作，
使用所述温度传感器测量第二温度，并且
当所述第一温度与所述第二温度之间的差大于阈值时，将重新执行所述编程操作的信号传送给所述控制器。
15.根据权利要求14所述的存储器系统，其中所述存储器装置基于所述第一温度执行所述编程操作。
16.根据权利要求14所述的存储器系统，其中在所述存储器装置执行所述编程操作的同时，所述存储器装置测量所述第二温度。
CN201811637537.3A 2018-05-31 2018-12-29 存储器装置及该存储器装置的操作方法 Active CN110556153B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0062518 2018-05-31
KR1020180062518A KR102639679B1 (ko) 2018-05-31 2018-05-31 메모리 장치 및 메모리 장치의 동작방법

Publications (2)

Publication Number Publication Date
CN110556153A CN110556153A (zh) 2019-12-10
CN110556153B true CN110556153B (zh) 2023-03-10

Family

ID=68694282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811637537.3A Active CN110556153B (zh) 2018-05-31 2018-12-29 存储器装置及该存储器装置的操作方法

Country Status (3)

Country Link
US (2) US10685719B2 (zh)
KR (1) KR102639679B1 (zh)
CN (1) CN110556153B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210062364A (ko) * 2019-11-21 2021-05-31 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
TWI694456B (zh) * 2019-12-03 2020-05-21 華騰國際科技股份有限公司 反及閘型快閃記憶體控制系統及其方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464256B1 (ko) * 2008-06-13 2014-11-25 삼성전자주식회사 온도 센서를 포함하는 메모리 시스템
US7184313B2 (en) * 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
US7342831B2 (en) * 2006-06-16 2008-03-11 Sandisk Corporation System for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
US7889575B2 (en) * 2008-09-22 2011-02-15 Sandisk Corporation On-chip bias voltage temperature coefficient self-calibration mechanism
KR101802448B1 (ko) * 2010-10-12 2017-11-28 삼성전자주식회사 상변화 메모리 장치 및 상변화 메모리 장치의 리라이트 동작 방법
JP5126346B2 (ja) 2010-11-24 2013-01-23 カシオ計算機株式会社 撮像装置、画像処理方法、及び、プログラム
KR20130127686A (ko) * 2012-05-15 2013-11-25 삼성전자주식회사 비휘발성 메모리 장치의 데이터 프로그래밍 수행 방법 및 장치와 이에 이용되는 데이터 프로그래밍 모드 설정 방법 및 장치
US20150092488A1 (en) 2013-09-27 2015-04-02 Yogesh Wakchaure Flash memory system endurance improvement using temperature based nand settings
KR102211126B1 (ko) * 2014-04-17 2021-02-02 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
KR102248276B1 (ko) * 2014-05-26 2021-05-07 삼성전자주식회사 스토리지 장치의 동작 방법
KR20160121204A (ko) * 2015-04-10 2016-10-19 에스케이하이닉스 주식회사 집적 회로
KR20160129418A (ko) * 2015-04-30 2016-11-09 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20170039451A (ko) * 2015-10-01 2017-04-11 삼성전자주식회사 메모리 모듈 및 이를 포함하는 반도체 메모리 시스템
KR102456118B1 (ko) * 2016-02-24 2022-10-19 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102512448B1 (ko) 2016-03-28 2023-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US9891859B1 (en) 2016-08-09 2018-02-13 Apple Inc. Systems and methods for managing non-volatile memory based on temperature
US9928126B1 (en) * 2017-06-01 2018-03-27 Apple Inc. Recovery from cross-temperature read failures by programming neighbor word lines

Also Published As

Publication number Publication date
US20200265901A1 (en) 2020-08-20
KR20190136596A (ko) 2019-12-10
US10685719B2 (en) 2020-06-16
US10803960B2 (en) 2020-10-13
KR102639679B1 (ko) 2024-02-23
CN110556153A (zh) 2019-12-10
US20190371412A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
CN107766257B (zh) 存储器系统及其操作方法
CN110399311B (zh) 存储器系统及该存储器系统的操作方法
KR102529696B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN110765035B (zh) 存储器系统及其操作方法
CN109390003B (zh) 存储器系统及其操作方法
CN110531922B (zh) 存储器系统、控制器及其操作方法
CN110781095A (zh) 控制器及其操作方法
CN110197692B (zh) 存储器系统及其操作方法
KR102553170B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN110765029B (zh) 控制器及用于操作该控制器的方法
CN107767897B (zh) 存储器系统及其操作方法
CN110827906A (zh) 存储器系统及其操作方法
CN110727397A (zh) 存储器系统以及用于操作该存储器系统的方法
CN110556152B (zh) 存储器装置、其操作方法以及包括其的存储器系统
CN109656470B (zh) 存储器系统及其操作方法
CN111400082A (zh) 控制器及控制器的操作方法
CN110910941A (zh) 存储器系统及其操作方法
KR20200088564A (ko) 컨트롤러, 컨트롤러의 동작방법 및 메모리 시스템
CN110688060B (zh) 存储器系统及该存储器系统的操作方法
CN110045914B (zh) 存储器系统及其操作方法
CN109147853B (zh) 控制器及其操作方法
US10803960B2 (en) Memory device and operation method thereof
CN110716881A (zh) 存储器系统及其操作方法
CN107436730B (zh) 数据处理系统及其操作方法
KR20190073824A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant