CN110765035B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN110765035B
CN110765035B CN201811612221.9A CN201811612221A CN110765035B CN 110765035 B CN110765035 B CN 110765035B CN 201811612221 A CN201811612221 A CN 201811612221A CN 110765035 B CN110765035 B CN 110765035B
Authority
CN
China
Prior art keywords
data
cache
memory
region
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811612221.9A
Other languages
English (en)
Other versions
CN110765035A (zh
Inventor
李熙源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110765035A publication Critical patent/CN110765035A/zh
Application granted granted Critical
Publication of CN110765035B publication Critical patent/CN110765035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1021—Hit rate improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/602—Details relating to cache prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供了一种存储器系统。该存储器系统包括非易失性存储器，该非易失性存储器包括主区域和第一高速缓存区域；以及控制器，适于控制非易失性存储器并且包括第二高速缓存区域。控制器包括读取管理器，适于执行基于列表来将存储在主区域中的数据移动至第一高速缓存区域中的迁移操作，该列表基于读取数据访问模式而存储多个逻辑块地址(LBA)。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2018年7月25日提交的申请号为10-2018-0086791的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
本发明的各种实施例涉及一种存储器系统。更特别地，实施例涉及一种基于非易失性存储器的存储器系统以及操作该存储器系统的方法。
背景技术
近年来，计算机环境范例已经转变成允许计算机系统被随时随地使用的普适计算。因此，诸如移动电话、数码相机以及笔记本/膝上型计算机的便携式电子装置的使用已经迅速增加。通常，这些便携式电子装置使用利用存储器装置的存储器系统，即数据存储装置。数据存储装置用作便携式电子装置的主存储器装置或辅助存储器装置。
由于这种使用存储器装置的数据存储装置不具有机械驱动部件，因此它们提供诸如优良的稳定性和耐用性、高信息访问速度以及低功耗的优点。具有这些优点的数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态硬盘(SSD)。
发明内容
本发明的实施例涉及一种可以减少在非易失性存储器的多层单元(MLC)区域和单层单元(SLC)区域之间的数据迁移的存储器系统、一种能够通过将存储在MLC区域中的多个数据之中的可能被读出的数据迁移至SLC区域中来在读取操作期间快速处理数据的存储器系统以及操作存储器系统的方法。
根据本发明的实施例，一种存储器系统包括：非易失性存储器，包括主区域和第一高速缓存区域；以及控制器，适于控制非易失性存储器并且包括第二高速缓存区域，其中控制器包括读取管理器，适于执行基于列表来将存储在主区域中的数据移动至第一高速缓存区域中的迁移操作，列表基于读取数据访问模式而存储多个逻辑块地址(LBA)。
列表可以存储基于执行读操作的频率(数据读取计数)而布置的多个LBA，并在设定时间更新数据读取计数。
LBA的数量可以基于存储在第一高速缓存区域或第二高速缓存区域中的页面的数量。
数据可以被存储在主区域中的多层单元中，并且数据可以被存储在第一高速缓存区域中的单层单元中。
读取管理器当检测到空闲时间时或者周期性地来执行迁移操作，该迁移操作通过检查列表来将存储在主区域中的数据移动到第一高速缓存区域中。
在执行迁移操作之后，读取管理器可以删除存储在主区域中的数据。
读取管理器可以进一步包括：基于根据读取数据访问模式的列表，读取并复制存储在主区域中的数据并将数据存储在第二高速缓存区域中，或者读取并复制存储在第一高速缓存区域中的数据并将数据存储在第二高速缓存区域中。
读取管理器可以检测第二高速缓存区域的数据存储空间的数量，然后从列表中读取与第二高速缓存区域的数据存储空间的检测数量对应的一个或多个LBA、从主区域读取并复制与LBA对应的数据以及将数据存储在第二高速缓存区域中。
读取管理器可以检测第二高速缓存区域的数据存储空间的数量，然后从列表中读取与第二高速缓存区域的数据存储空间的检测数量对应的一个或多个LBA，并且从第一高速缓存区域读取并复制与LBA对应的数据，并且将数据存储在第二高速缓存区域中。
根据本发明的实施例，一种操作存储器系统的方法，存储器系统包括非易失性存储器和控制器，非易失性存储器具有主区域和第一高速缓存区域；以及控制器控制非易失性存储器并且包括第二高速缓存区域，该方法可以包括：读取列表，列表基于读取数据访问模式存储多个逻辑块地址(LBA)；以及执行迁移操作，该迁移操作基于列表来将存储在主区域中的数据移动至第一高速缓存区域中或基于列表来将存储在主区域中的数据存储在第二高速缓存区域中。
列表可以存储基于执行读操作的频率(数据读取计数)而布置的多个LBA，并在设定时间更新数据读取计数。
LBA的数量可以基于存储在第一高速缓存区域或第二高速缓存区域中的页面的数量。
数据可以被存储在主区域中的多层单元中，并且数据可以被存储在第一高速缓存区域中的单层单元中。
执行基于列表来将存储在主区域中的数据移动到第一高速缓存区域中的迁移操作可以包括：检测空闲时间或在预定时间段，检测在空闲时间或预定时段期间的第一高速缓存区域的数据存储空间的数量，从列表读取与第一高速缓存区域的数据存储空间的检测数量对应的一个或多个LBA，并且将存储在主区域中的与LBA对应的数据迁移至第一高速缓存区域中。
基于列表来将存储在主区域中的数据存储在第二高速缓存区域中可以包括：检测空闲时间或在预定时段，检测在空闲时间或预定时段期间的第二高速缓存区域的数据存储空间的数量，从列表读取与第二高速缓存区域的数据存储空间的检测数量对应的一个或多个LBA，从主区域读取与LBA对应的数据并且将所读取的数据存储在第二高速缓存区域中。
基于所读取的列表将存储在第一高速缓存区域中的数据存储到第二高速缓存区域中可以包括：检测空闲时间或在预定时间段，检测在空闲时间或预定时段期间的第二高速缓存区域的数据存储空间的数量，从列表读取与第二高速缓存区域的数据存储空间的检测数量对应的一个或多个LBA，从第一高速缓存区域读取与LBA对应的数据，并且将所读取的数据存储在第二高速缓存区域中。
根据本发明的实施例，一种存储器系统包括：非易失性存储器，包括主区域以及第一高速缓存区域，第一高速缓存区域具有比主区域的数据访问速率更快的数据访问速率；以及控制器，包括第二高速缓存区域，第二高速缓存区域具有比主区域的数据访问速率更快的数据访问速率，控制器被配置成：控制非易失性存储器，保持列表，该列表表示特定时间段中的数据项目中的每个被访问的次数，以及基于列表来将存储在主区域中的数据项目移动到第一高速缓存区域或第二高速缓存区域中。
根据本发明的实施例，一种存储器系统包括：非易失性存储器，包括第一访问区域和第二访问区域，第二访问区域具有比第一访问区域的数据访问速率更快的数据访问速率；以及控制器，包括高速缓存区域，控制器被配置成：保持列表，该列表表示数据项目被访问的相对频率，以及基于列表来将数据项目从第一访问区域移动至第二访问区域或者从第一访问区域移动至高速缓存区域。
附图说明
图1是示出包括根据本发明的实施例的存储器系统的数据处理系统的框图。
图2是示出根据本发明的实施例的存储器系统中的存储器装置的示图。
图3是示出根据本发明的实施例的存储器装置中的存储块的存储器单元阵列电路的示图。
图4是示出根据本发明的实施例的存储器系统中的存储器装置的示图。
图5是示出根据本发明的实施例的存储器系统的框图。
图6示出根据本发明的实施例的包括在读取管理器中的示例性列表。
图7示出根据本发明的实施例的读取管理器的操作。
图8示出根据本发明的实施例的包括读取管理器中的示例性列表。
图9至图11示出根据本发明的实施例的读取管理器的操作。
图12至20是是示出根据本发明的实施例的存储器系统的示例性应用的示图。
具体实施方式
以下将参照附图更详细地描述本发明的各个实施例。然而，本发明可以不同形式实施，且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开全面并将本发明的范围充分地传达给本领域技术人员。在整个本公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。而且，在整个说明书中，对“实施例”，“另一实施例”等的参考不一定仅是一个实施例，并且对任何这种短语的不同参考不一定是相同的实施例。
图1是示出根据实施例的包括存储器系统的数据处理系统100的框图。
参照图1，数据处理系统100可以包括主机102和存储器系统110。
主机102包括例如下列的各种电子装置中的任意一种：诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、电视机(TV)和投影仪的电子装置，即有线和无线电子装置。
主机102包括至少一个操作系统(OS)。操作系统通常管理并控制主机102的功能和操作，并且在主机102和使用数据处理系统100或存储器系统110的用户之间提供交互操作性。操作系统支持与主机102的使用和应用对应的各种功能和操作。例如，根据主机102的移动性，操作系统可以是一般操作系统或移动操作系统。根据使用环境，一般操作系统可以是个人操作系统或企业操作系统。例如，配置成支持一般用户的服务提供功能的个人操作系统可以包括Windows和Chrome，配置成确保并支持高性能的企业操作系统可以包括Windowsserver、Linux和Unix。配置成支持用户的移动服务提供功能和系统节电功能的移动操作系统可以包括Android、iOS、Windows mobile等。主机102可以包括多个操作系统，并且运行操作系统以利用存储器系统110执行与用户请求对应的操作。主机102将与用户请求对应的多个命令传送至存储器系统110，并且因此，存储器系统110执行与命令对应的操作，即，与用户请求对应的操作。
存储器系统110响应于主机102的请求进行操作，并且特别地，存储待由主机102访问的数据。换言之，存储器系统110可以用作主机102的主存储器装置或辅助存储器装置。根据与主机102联接的主机接口协议，存储器系统110可以实施为各种存储装置中的任何一种。例如，存储器系统110可以被实施为固态硬盘(SSD)、多媒体卡(例如，MMC、嵌入式MMC(eMMC)、减小尺寸的MMC(RS-MMC)和微型-MMC)、安全数字卡(例如，SD、迷你-SD和微型-SD)、通用串行总线(USB)存储装置、通用闪存(UFS)装置、标准闪存(CF)卡、智能媒体卡和记忆棒中的任何一种。
实施存储器系统110的存储装置可以是诸如动态随机存取存储器(DRAM)和/或静态随机存取存储器(SRAM)的易失性存储器装置或者诸如以下的非易失性存储器装置：只读存储器(ROM)、掩膜ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁性RAM(MRAM)和/或电阻式RAM(RRAM)。
存储器系统110包括存储待由主机102访问的数据的存储器装置150和控制存储器装置150中的数据存储的控制器130。
控制器130和存储器装置150可以集成至一个半导体装置中。例如，控制器130和存储器装置150可以集成至一个半导体装置中以形成固态硬盘(SSD)。在存储器系统110用作SSD的情况下，联接至存储器系统110的主机102的运行速度可以得到提高。控制器130和存储器装置150可以集成至一个半导体装置中以形成诸如以下的存储卡：个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC和微型MMC)、安全数字卡(例如，SD、迷你-SD、微型-SD和SDHC)和/或通用闪存(UFS)装置。
在另一实施例中，存储器系统110可以设置在计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑盒、数码相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储装置、能够在无线环境下传送和接收信息的装置、配置家庭网络的各种电子装置中的一种、配置计算机网络的各种电子装置中的一种、配置远程信息处理网络的各种电子装置中的一种、无线射频识别(RFID)装置、或者配置计算系统的各种组成元件中的一种中。
实施为非易失性存储器装置时，即使不供应电力，存储器装置150也可以保留存储的数据。特别地，存储器装置150通过写入操作存储从主机102提供的数据，并且通过读取操作将存储的数据提供至主机102。存储器装置150包括多个存储块152、154和156，每个存储块包括多个页面。页面中的每一个包括联接至多个字线(WL)的多个存储器单元。而且，存储器装置150包括多个平面，平面中的每一个包括多个存储块，例如块152、154和156。特别地，存储器装置150可以包括多个存储器管芯，存储器管芯中的每一个包括多个平面。存储器装置150可以是非易失性存储器装置，例如闪速存储器。闪速存储器可以具有三维(3D)堆叠结构。
在下文参照图2至图4给出包括3D堆叠结构的存储器装置150的结构的详细说明。
控制器130响应于来自主机102的请求控制存储器装置150。例如，控制器130将从存储器装置150读取的数据提供至主机102，并且将从主机102提供的数据存储在存储器装置150中。为此，控制器130控制存储器装置150的操作，诸如读取操作、写入操作、编程操作和擦除操作。
控制器130可以包括主机接口(I/F)132、处理器134、错误校正码(ECC)组件138、电源管理单元(PMU)140、存储器接口(I/F)142以及存储器144。
主机接口132处理主机102的命令和数据，并且可以配置成通过诸如以下的各种接口协议中的至少一种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-e或PCIe)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)以及移动工业处理器接口(MIPI)。主机接口32可以通过被称为主机接口层(HIL)的固件驱动，主机接口层为与主机102交换数据的区域。
ECC组件138校正存储器装置150中处理的数据的错误位，并且可以包括ECC编码器和ECC解码器。ECC编码器可以对待编程至存储器装置150中的数据进行编码，并且生成添加有奇偶校验位的数据。添加有奇偶校验位的数据可以存储在存储器装置150中。在读取存储在存储器装置150中的数据的情况下，ECC解码器检测并校正从存储器装置150读取的数据中包括的错误。也就是说，在对从存储器装置150读取的数据执行错误校正解码之后，ECC组件138可以确定错误校正解码是否已经成功，输出表示确定结果的指示信号，例如，错误校正成功/失败信号、并且通过使用ECC编码进程中生成的奇偶校验位来校正读取数据的错误位。当错误位的数量超过可校正错误位极限时，ECC组件138不能校正错误位，在这种情况下ECC组件138可以输出指示不能校正错误位的错误校正失败信号。
ECC组件138可以通过使用但不限于以下来执行错误校正：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、turbo码、里德-所罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)或分组编码调制(BCM)等。ECC组件138可以包括用于错误校正的电路、模块、系统或装置。
PMU 140提供和管理用于控制器130的电源，即，用于控制器130中包括的组成元件的电源。
存储器接口142用作执行控制器130和存储器装置150之间的接口连接的存储器和存储接口以允许控制器130响应于来自主机102的请求来控制存储器装置150。在存储器装置150是闪速存储器的情况下，特别是在存储器装置150是NAND闪速存储器的情况下，存储器接口142根据作为NAND闪存控制器(NFC)的处理器134的控制来生成用于存储器装置150的控制信号并处理数据。存储器接口142可以支持处理在控制器130和存储器装置150之间交换的命令和数据或更一般地数据的接口，例如NAND闪存接口的操作。存储器接口142可以通过被称为闪存接口层(FIL)的固件驱动，闪存接口层为与存储器装置150交换数据的区域。
作为存储器系统110和控制器130的工作存储器的存储器144存储用于驱动存储器系统110和控制器130的数据。例如，当控制器130响应于来自主机102的请求控制存储器装置150时，控制器130可以将从存储器装置150读取的数据提供至主机102，和/或将从主机102提供的数据存储在存储器装置150中。为此，当控制器130控制存储器装置150的诸如读取操作、写入操作、编程操作和擦除操作的操作时，存储器144存储允许存储器系统110，即控制器130和存储器装置150之间执行这些操作所需的数据。
存储器144可以由诸如静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)的易失性存储器来实现。此外，存储器144可以被设置在如图1所示的控制器130内。可选地，存储器144可以在控制器130外部，并且在一点上，存储器144可以实现为通过存储器接口与控制器130通信的独立的外部易失性存储器。
如上所述，存储器144存储在主机102和存储器装置150之间执行数据读取操作和写入操作所需的数据以及当执行数据读取操作和写入操作时的数据。对于这种数据存储，存储器144包括程序存储器、数据存储器、写入缓冲器/高速缓存、读取缓冲器/高速缓存、数据缓冲器/高速缓存、映射缓冲器/高速缓存等。
处理器134控制存储器系统110的操作，特别地，响应于来自主机102的写入请求或读取请求控制对存储器装置150的编程操作或读取操作。处理器134驱动被称为闪存转换层(FTL)的固件，以控制存储器系统110的一般操作。处理器134可以由微处理器或中央处理单元(CPU)实现。
例如，控制器130通过处理器134来在存储器装置150中执行主机102请求的操作，即利用存储器装置150执行与从主机102接收的命令对应的命令操作。控制器130可以执行前台操作，该前台操作为与从主机102接收的命令对应的命令操作，例如，与写入命令对应的编程操作、与读取命令对应的读取操作、与擦除命令对应的擦除操作、或与作为设置命令的设置参数命令或设置特征命令对应的参数设置操作。
控制器130还可以通过处理器134执行对存储器装置150的后台操作。对存储器装置150的后台操作包括将存储器装置150的存储块152、154和156中的一个存储块中存储的数据复制到另一存储块中的操作。这种后台操作可以是：垃圾收集(GC)操作；交换存储块152、154和156或存储块152、154和156中存储的数据的操作，例如损耗均衡(WL)操作；将存储在控制器130中的映射数据存储在存储块152、154和156中的操作，例如映射清除操作；或者对存储器装置150执行坏块管理的操作，例如识别并处理存储器装置150中的存储块152、154和156中的坏块的操作。
用于对存储器装置150执行坏块管理的管理单元(未示出)可以包括在控制器130的处理器134中。管理单元识别存储器装置150中的多个存储块152、154和156中的坏块，然后执行可以处理坏块并将坏块标记为坏的坏块管理。在存储器装置150是例如NAND闪速存储器的闪速存储器的情况下，当在执行数据写入，例如数据编程时，由于NAND闪速存储器的特性而发生编程失败时，可执行坏块管理。处理已经发生编程失败的存储块并将该存储块标记为坏块，并且将编程失败的数据写入，即编程在新的存储块中。此外，在存储器装置150具有如上所述的3D堆叠结构的情况下，如果相应块根据编程失败而被处理为坏块，则因为存储器装置150的使用效率和存储器系统110的可靠性可能突然劣化，因此需要可靠地执行坏块管理。下面将参照图2至图4详细描述根据本公开的实施例的存储器系统中的存储器装置。
图2是示出存储器系统中的存储器装置的示图，图3是示出存储器装置中的存储块的存储器单元阵列电路的示图，并且图4是示出3D非易失性存储器装置的结构的示图。
参照图2，存储器装置150可以包括多个存储块，例如152、154以及156。块152、154以及156中的每一个包括多个页面，例如2M页面或M页面。每个页面包括连接至多个字线(WL)的多个存储器单元。
根据一个存储器单元中存储或表达的位的数量，存储器装置150可以包括单层单元(SLC)存储块和/或多层单元(MLC)存储块。SLC存储块包括由每一个存储1位数据的存储器单元实现的多个页面。MLC存储块可以包括由每一个存储多位(例如，两位或更多位)数据的存储器单元实现的多个页面，并且具有比SLC存储块大的数据存储空间，即MLC存储块能够被高度集成。特别地，存储器装置150可以包括：包括由每一个能够存储两位数据的存储器单元实现的多个页面的MLC存储块，包括由每一个能够存储三位数据的存储器单元实现的多个页面的三层单元(TLC)存储块，包括由每一个能够存储四位数据的存储器单元实现的多个页面的四层单元(QLC)存储块，或者包括由每一个能够存储五位或更多位数据的存储器单元实现的多页面的多层单元存储块，作为MLC存储块。
尽管作为示例描述了存储器装置150由诸如闪速存储器，例如NAND闪速存储器的非易失性存储器实现，但应注意的是，存储器装置150可以作为诸如以下的多种类型的存储器中的任一种实施：相变存储器(即，相变随机存取存储器(PCRAM))、电阻式存储器(即，电阻式随机存取存储器(RRAM或ReRAM))、铁电存储器(即，铁电随机存取存储器(FRAM))和自旋转移力矩磁性存储器(即，自旋转移力矩磁性随机存取存储器(STT-RAM或STT-MRAM))。
存储块152、154以及156中的每一个通过写入操作存储从图1的主机102提供的数据，并且通过读取操作将存储的数据提供至主机102。
参照图3，存储块330表示存储器系统110的存储器装置150中的存储块152、154和156中的任意一个。每个存储块330可以包括实现为存储器单元阵列并且分别连接到位线BL0至BLm-1的多个单元串340。每个列的单元串340可以包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储器单元或存储器单元晶体管MC0至MCn-1可以串联地连接在选择晶体管SST和DST之间。各存储器单元MC0至MCn-1可以由每一个存储多位数据或信息的多层单元(MLC)构成。单元串340可以分别电连接到相应的位线BL0至BLm-1。
虽然图3作为示例示出每个存储块330由NAND闪速存储器单元构成，但注意的是，存储块器装置150不限于NAND闪速存储器，相反可以由NOR闪速存储器、组合至少两种存储器单元的混合闪速存储器或控制器内置在存储器芯片中的1-NAND闪速存储器实现。存储器装置150不仅可以实现为电荷存储层由导电浮栅构成的闪速存储器装置，而且可以实现为电荷存储层由介电层构成的电荷撷取闪存(CTF)存储器装置。
存储器装置150的电压供给电路310可以根据操作模式提供待供给到各字线的字线电压(例如，编程电压、读取电压和通过电压)，以及待供给至由存储器单元形成的体材料(bulk)(例如，阱区)的电压。电压供给电路310的电压生成操作可以通过控制电路(未示出)的控制执行。电压供给单元310可以生成多个可变读取电压以生成多个读取数据，响应于控制电路的控制选择存储器单元阵列的存储块(或扇区)中的一个，选择所选择的存储块的字线中的一个，并且将字线电压提供至所选择的字线和未选择的字线。
存储器装置150的读取/写入电路320由控制电路(未示出)控制，并且可以根据操作模式用作读出放大器或写入驱动器。在验证/正常读取操作期间，读取/写入电路320可以用作用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320可以用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接收待写入到存储器单元阵列中的数据并且可以根据输入的数据来驱动位线。为此，读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器(PB)322、324和326，并且页面缓冲器322、324和326中的每一个可以包括多个锁存器(未示出)。
存储器装置150可以被实现为二维(2D)或三维(3D)存储器装置。具体地，如图4所示，存储器装置150可以被实现为具有3D堆叠结构的非易失性存储器装置。在这种情况下，存储器装置150可以包括多个存储块BLK0至BLKN-1。图4示出了图1所示的存储器装置150的存储块152、154和156。如图4中所示，存储块152、154和156中的每一个可以被实现为3D结构(或垂直结构)，该3D结构在第一方向至第三方向，例如，x轴方向、y轴方向和z轴方向上延伸。
每个存储块330可以包括在第二方向上延伸的多个NAND串NS。多个NAND串NS可以在第一方向和第三方向上提供。每个NAND串NS可以连接至位线BL、至少一个串选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚设字线DWL和共源线CSL，并且可以包括多个晶体管结构TS。
每个存储块330可以连接至多个位线BL、多个串选择线SSL、多个接地选择线GSL、多个字线WL、多个虚设字线DWL和多个共源线CSL，因此每个存储块330可以包括多个NAND串NS。并且，在每个存储块330中，多个NAND串NS可以连接至一个位线BL，多个晶体管可以实现在一个NAND串NS中。每个NAND串NS的串选择晶体管SST可以连接至对应的位线BL，并且每个NAND串NS的接地选择晶体管GST可以连接至共源线CSL。存储器单元MC可以设置在每个NAND串NS的串选择晶体管SST和接地选择晶体管GST之间。即，多个存储器单元可以实现在每个存储块330中。
图5是示出根据本发明的实施例的包括存储器系统110的数据处理系统100的框图。
参照图5，存储器系统110可以包括存储器装置150和控制器130。
存储器装置150可以包括非易失性存储器151，并且可以由控制器130控制，并且可以执行与控制器130的请求对应的操作(例如，读取操作和写入操作)。非易失性存储器151可以包括主区域和高速缓存区域。主区域可以包括多层单元(MLC)区域151A，并且高速缓存区域可以包括单层单元(SLC)区域151B。MLC区域151A和SLC区域151B可以如图5的实施例中所示被实现在一个存储器装置中或分别被实现在单独的存储器装置中。适合于低速率操作的映射方案可以应用于MLC区域151A，并且适合于高速率操作的映射方案可以应用于SLC区域151B。例如，可以基于块映射方案来管理MLC区域151A，并且可以基于页面映射方案来管理SLC区域151B。因为页面映射方案不需要导致操作性能劣化的合并操作，所以SLC区域151B能够以高速操作。另一方面，由于块映射方案需要这样的合并操作，因此MLC区域151A可能以相对低速操作。
MLC区域151A可以在每个单元中存储2位数据，并且SLC区域151B可以在每个单元中存储1位数据。
控制器130可以响应于来自主机的请求来控制对存储器装置的读取操作或写入操作。控制器130可以包括主机接口132、处理器134、ECC 138、PMU 140、存储器接口142、存储器144和读取管理器146。由于以上参照图1描述了主机接口132、处理器134、ECC 138、PMU140、存储器接口142和存储器144，因此此处省略对它们的描述。读取管理器146可以管理以下操作：将存储在存储器装置150的MLC区域151A中的数据迁移至SLC区域151B或存储器144中的缓冲器。此外，读取管理器146可以管理以下操作：将存储在SLC区域151B中的数据迁移至存储器144中的缓冲器。将参照图6至图11详细描述读取管理器146的操作。
图6示出根据本发明的实施例的包括在读取管理器146中的示例性列表。
参照图6，列表可以是根据数据的访问模式来存储逻辑块地址(LBA)的列表。通常，当分析数据的访问模式时，经常读取的数据和/或最近读取的数据很大可能被再次读取。在本发明的该实施例中，如图6所示，根据数据读取计数来布置LBA。
列表可以存储最近读取最多的数据的LBA。也就是说，列表可以包括多个逻辑块地址(LBA)，该多个逻辑块地址根据对关联数据执行数据读取操作的频率来被顺序地布置，其中对关联数据执行数据读取操作的频率有时被称为数据读取计数。可以通过在设定时段或预定时段检查数据读取计数来更新列表，其中设定时段或预定时段可重复出现。在这种布置中，与读取最多的数据对应的LBA可以位于列表的第一区域中。存储在列表中的LBA的数量可以基于在SLC区域中可以存储的页面数量。例如，可以基于以下假设来描述本发明的实施例：可以存储在列表中的LBA的数量等于可以存储在SLC区域中的页面的数量。例如，列表可以存储分别与第一至第五索引对应的LBA，其中第一至第五索引用于A至E数据。基于数据读取计数，列表可按照A→D→E→C→B数据的次序来顺序地存储与A至E数据对应的LBA。
图7示出根据本发明的实施例的读取管理器的操作。
参照图7，读取管理器146可以执行基于列表将存储在MLC区域151A中的数据移动至SLC区域151B的迁移操作。可以通过各种方法来执行将数据从MLC区域151A迁移至SLC区域151B的操作。例如，每当检测到空闲时间时，读取管理器146可以通过检查列表来执行将存储在MLC区域151A中的数据迁移至SLC区域151B的操作。可选地，可以周期性地，例如在重复出现的设定时间执行将存储在MLC区域151A中的数据迁移至SLC区域151B的操作。例如，读取管理器146可以在每个空闲时间检查列表并将存储在MLC区域151A中的数据迁移至SLC区域151B中。更具体地，读取管理器146可以检查存储在列表中的、与A至E数据对应的LBA，并且将存储在MLC区域151A中的所有数据之中的A至E数据迁移至SLC区域151B中。由于MLC区域151A和SLC区域151B处于非易失性存储器装置中，因此MLC区域151A中的数据不被复制到SLC区域151B中并且被重复存储；相反，存储在MLC区域151A中的数据被迁移至SLC区域151B中。因此，存储在MLC区域151A中的A数据到E数据是无效数据。
图8示出根据本发明的实施例的包括在读取管理器146中的示例性列表。
参照图8，列表可以根据数据的访问模式存储LBA。通常，当分析数据的访问模式时，具有高数据读取计数的数据或最近读取的数据很大可能被再次读取。将基于包括根据数据读取计数布置的LBA的列表来描述本发明的该实施例。
列表可以是存储最近读取最多的数据的LBA的列表。也就是说，列表可以包括多个逻辑块地址(LBA)，该多个逻辑块地址(LBA)根据数据读取计数而被顺序地布置。可以通过在设定或预定时段检查数据读取计数来更新列表。与最频繁或最常读取的数据对应的LBA可以位于列表的第一区域中。存储在列表中的LBA的数量可以基于通过合并SLC区域的大小和存储器144中的高速缓存区域的大小而获得的大小。例如，可以基于以下假设来描述本发明：可被存储在列表中的LBA的数量等于通过合并SLC区域的大小和包括在存储器144中的高速缓存区域的大小而获得的大小。例如，列表可以存储A至J数据的LBA。基于数据读取计数，列表可按照E→D→C→G→F→J→I→H→B→A数据的次序来顺序地存储与A至J数据对应的LBA。
图9至图11示出根据本发明的实施例的读取管理器146的操作。图9至图11的读取管理器146可以基于列表来将存储在MLC区域151A中的数据复制到高速缓存区域144中，或者当数据未被复制到高速缓存区域144中时，读取管理器146可以将存储在MLC区域151A中的数据迁移至SLC区域151B中，或者当数据未被复制至高速缓存区域144或未被迁移至SLC区域151B时，读取管理器146可以指定并操作MLC区域151A的一部分作为SLC区域151B。
参照图9，读取管理器146可以基于列表来将存储在MLC区域151A中的数据复制到高速缓存区域144中。
首先，读取管理器146可以检测高速缓存区域144中的数据存储空间的数量，并且基于存储在列表的第一部分中的LBA来顺序地执行多个读取操作，直达达到高速缓存区域144的数据存储空间的检测数量。读取管理器146可以从MLC区域151A读取与LBA对应的数据，并将数据存储在高速缓存区域144中。例如，当在高速缓存区域144中存在三个数据存储空间时，读取管理器146可以从列表的第一部分顺序地读取E-LBA，D-LBA和C-LBA。换言之，如图9中所示，读取管理器146可以基于在列表的第一部分中存储和读取的E-LBA、D-LBA和C-LBA，从MLC区域151A读取与E-LBA、D-LBA和C-LBA对应的数据，并将它们存储在高速缓存区域144中。当在MLC区域151A中没有与读取的LBA对应的数据时，读取管理器146可以从SLC区域151B读取与LBA对应的数据，并将数据存储在高速缓存区域144中。
参照图10，读取管理器146可以执行基于列表将存储在MLC区域151A中的数据移动至SLC区域151B中的迁移操作。
首先，读取管理器146可以检测SLC区域151B中的可以存储数据的数据存储空间的数量，并且顺序地执行与检测到的SLC区域151B的数据存储空间一样多的读取操作。读取管理器146可以基于读取的LBA来从MLC区域151A读取与LBA对应的数据，并将数据迁移至SLC区域151B。例如，当假设在SLC区域151B中存在五个数据存储空间时，读取管理器146可以从列表读取LBA之中的除第一部分之外的G-LBA、F-LBA、J-LBA、I-LBA和H-LBA。读取管理器146可以基于读取的G-LBA、F-LBA、J-LBA、I-LBA和H-LBA，将与G-LBA、F-LBA、J-LBA、I-LBA和H-LBA对应的数据从MLC区域151A读取到SLC区域151B中。因此，存储在MLC区域151A中的、与G-LBA、F-LBA、J-LBA、I-LBA和H-LBA对应的数据可以是无效数据。
参照图11，当读取管理器146不执行基于列表将存储在MLC区域151A中的数据迁移至SLC区域151B中或者将存储在MLC区域151A中的数据复制到高速缓存区域中的操作时，读取管理器146可以指定MLC区域151A的一部分并且将数据迁移至MLC区域151A的一部分中。
首先，读取管理器146可以在高速缓存区域144和SLC区域151B中检测可以存储数据的空间。当高速缓存区域144和SLC区域151B中的存储空间不足时，与除了列表的第一和第二部分之外的、MLC区域151A的剩余LBA对应的数据，即与第三部分中的LBA对应的数据可以不被复制到高速缓存区域144中或者迁移至SLC区域151B中。此处，可以在MLC区域151A中指定部分151C，并且与包括在第三部分中的LBA对应的数据可以被迁移至指定部分151C中。例如，当高速缓存区域144和SLC区域151B中的存储空间不足时，读取管理器146可以从列表中读取第三部分中的B-LBA和A-LBA。读取管理器146可以基于读取的B-LBA和A-LBA来在MLC区域151A中指定部分151C，并将与B-LBA和A-LBA对应的数据迁移至MLC区域151A的部分151C中。
参照图12至图20，描述根据实施例的可以应用上述包括存储器装置150和控制器130的存储器系统100的数据处理系统和电子设备。
图12是示出包括根据实施例的存储器系统的数据处理系统的示图。图12示出应用存储器系统的存储卡系统6100。
参照图12，存储卡系统6100包括连接器6110、存储器控制器6120和存储器装置6130。
存储器控制器6120与实施为非易失性存储器(NVM)的存储器装置6130连接，以访问存储器装置6130。例如，存储器控制器6120控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120提供存储器装置6130和主机(未示出)之间的接口并驱动用于控制存储器装置6130的固件。也就是说，存储器控制器6120可对应于上面参照图1描述的存储器系统110中的控制器130，并且存储器装置6130可对应于上面参照图1描述的存储器系统110中的存储器装置150。
因此，存储器控制器6120可包括诸如随机存取存储器(RAM)、处理器、主机接口、存储器接口和错误校正组件的组件。
存储器控制器6120可通过连接器6110与例如上面参照图1描述的主机102的外部装置通信。例如，如上面参照图1所述的，存储器控制器6120可被配置为通过诸如以下的各种通信协议中的至少一种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、WiFi或Wi-Fi以及蓝牙。因此，根据实施例的存储器系统和数据处理系统可应用于有线和/或无线电子设备，特别是移动电子设备。
存储器装置6130可通过诸如以下的非易失性存储器来实施：电可擦除可编程ROM(EPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和/或自旋转移力矩磁性RAM(STT-MRAM)。
存储器控制器6120和存储器装置6130可集成到一个半导体装置中，以形成固态硬盘(SSD)、或诸如以下的存储卡：PC卡(个人计算机存储卡国际协会(PCMCIA))、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、安全数字(SD)卡(例如，SD、迷你SD、微型SD和SDHC)或通用闪存(UFS)。
图13是示出包括根据实施例的存储器系统的数据处理系统6200的示图。
参照图13，数据处理系统6200包括通过至少一个非易失性存储器(NVM)实施的存储器装置6230和控制存储器装置6230的存储器控制器6220。数据处理系统6200可以是诸如存储卡(例如，CF、SD和微型SD)的存储介质。存储器装置6230可对应于上面参照图1描述的存储器系统110中的存储器装置150，并且存储器控制器6220可对应于上面参照图1描述的存储器系统110中的控制器130。
存储器控制器6220可响应于来自主机6210的请求来控制对存储器装置6230的读取操作、写入操作和擦除操作。存储器控制器6220包括至少一个CPU 6221、诸如RAM 6222的缓冲存储器、ECC电路6223、主机接口6224以及诸如NVM接口6225的存储器接口。
CPU 6221可控制对存储器装置6230的一般操作，例如读取、写入、文件系统管理和坏页面管理等。RAM 6222可根据CPU 6221的控制来操作且可以用作工作存储器、缓冲存储器或高速缓存存储器等。在RAM 6222用作工作存储器的情况下，通过CPU 6221处理的数据可被临时存储在RAM 6222中。在RAM 6222用作缓冲存储器的情况下，RAM 6222用于缓冲从主机6210传送到存储器装置6230的数据或从存储器装置6230传送到主机6210的数据。在RAM 6222用作高速缓存存储器的情况下，RAM 6222可用来使低速存储器装置6230能够以高速操作。
ECC电路6223对应于上面参照图1描述的控制器130的ECC组件138。如上面参照图1所述，ECC电路6223生成用于校正从存储器装置6230接收的数据中的失效位或错误位的错误校正码(ECC)。并且，ECC电路6223可对将提供至存储器装置6230的数据执行错误校正编码，并生成添加有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。ECC电路6223可通过使用奇偶校验位来校正错误。例如，如上面参照图1所述，ECC电路6223可通过使用诸如LDPC码、BCH码、turbo码、里德-所罗门)码、卷积码、RSC、TCM和BCM的各种编码调制来校正错误。
存储器控制器6220可通过主机接口6224向主机6210传送数据以及从主机6210接收数据，并通过NVM接口6225向存储器装置6230传送数据以及从存储器装置6230接收数据。主机接口6224可通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口与主机6210连接。此外，由于实施了诸如WiFi或长期演进(LTE)的无线通信功能或移动通信协议，存储器控制器6220可通过与外部装置，例如主机6210或另一外部装置连接来传送和接收数据。具体地，由于存储器控制器6220被配置为通过各种通信协议中的至少一种与外部装置进行通信，因此根据实施例的存储器系统和数据处理系统可应用于有线和/或无线电子设备，特别是移动电子设备。
图14是示出包括根据实施例的存储器系统的数据处理系统的示图。图14示出应用存储器系统的固态硬盘(SSD)6300。
参照图14，SSD 6300包括控制器6320和包括多个非易失性存储器(NVM)的存储器装置6340。控制器6320可对应于上面参照图1描述的存储器系统110中的控制器130，并且存储器装置6340可对应于上面参照图1描述的存储器系统110中的存储器装置150。
控制器6320通过多个信道CH1、CH2、CH3、……和CHi与存储器装置6340连接。控制器6320包括至少一个处理器6321、ECC电路6322、主机接口6324、缓冲存储器6325以及例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325临时存储从主机6310接收的数据或从存储器装置6340中包括的多个闪速存储器NVM接收的数据，或者临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可通过诸如但不限于DRAM、SDRAM、DDR SDRAM、LPDDRSDRAM和GRAM的易失性存储器或诸如但不限于FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器来实现。尽管图13示出了缓冲存储器6325设置在控制器6320内部，然而缓冲存储器6325可设置在控制器6320外部。
ECC电路6322可在编程操作期间计算待被编程到存储器装置6340中的数据的错误校正编码值。在读取操作期间，ECC电路6322基于错误校正编码值对从存储器装置6340读取的数据执行错误校正操作。在失效数据的恢复操作期间，ECC电路6322对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324提供与诸如主机6310的外部装置的接口功能，并且非易失性存储器接口6326提供与通过多个信道CH1、CH2、CH3、……和CHi连接的存储器装置6340的接口功能。
由于使用了每一个均应用了上面参照图1描述的存储器系统110的多个SSD 6300，因此可实现数据处理系统，例如，独立磁盘冗余阵列(RAID)系统。在RAID系统中，可包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。在通过从主机6310接收写入命令而执行编程操作的情况下，RAID控制器可对应于接收的写入命令的RAID级别信息在多个RAID级别，即多个SSD 6300中选择至少一个存储器系统，即，至少一个SSD 6300，并可将与写入命令对应的数据输出到选择的SSD 6300。并且，在通过从主机6310接收读取命令而执行读取操作的情况下，RAID控制器可对应于接收的读取命令的RAID级别信息在多个RAID级别，即多个SSD 6300中选择至少一个存储器系统，即，至少一个SSD 6300，并可将从选择的SSD6300输出的数据提供给主机6310。
图15是示出包括根据实施例的存储器系统的数据处理系统的示图。图15示出应用存储器系统的嵌入式多媒体卡(eMMC)6400。
参照图15，eMMC 6400包括控制器6430和通过至少一个NAND闪速存储器实施的存储器装置6440。控制器6430可对应于上面参照图1描述的存储器系统110中的控制器130，并且存储器装置6440可对应于上面参照图1描述的存储器系统110中的存储器装置150。
控制器6430通过多个信道与存储器装置6440连接。控制器6430包括至少一个内核6432、主机接口(I/F)6431和存储器接口，即NAND接口(I/F)6433。
内核6432控制eMMC 6400的一般操作。主机接口6431提供控制器6430和主机6410之间的接口功能。NAND接口6433提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可以是并行接口，例如上面参照图1所描述的MMC接口，并且主机接口6431可以是串行接口，例如超高速(UHS)-I/UHS-II接口和/或UFS接口。
图16至图19是示出包括根据实施例的存储器系统的数据处理系统的示例的示图。图16至图19中的每一个示出应用存储器系统的通用闪存(UFS)。
参照图16至图19，各UFS系统6500、6600、6700和6800可分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。各主机6510、6610、6710和6810可以是有线和/或无线电子设备，特别是移动电子设备等的应用处理器，各UFS装置6520、6620、6720和6820可以是嵌入式UFS装置。各UFS卡6530、6630、6730和6830可以是外部嵌入式UFS装置或可移除UFS卡。
在各UFS系统6500、6600、6700和6800中，主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS协议与例如有线和/或无线电子设备，特别是移动电子设备等的外部装置通信。UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可被实施为上面参照图1描述的存储器系统110。例如，在各UFS系统6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可以参照图13至图15描述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可以参照图12描述的存储卡系统6100的形式来实施。
在各UFS系统6500、6600、6700和6800中，主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过通用闪存(UFS)接口，例如，移动工业处理器接口(MIPI)中的MIPI M-PHY和MIPI统一协议(UniPro)来执行通信。UFS装置6520、6620、6720和6820与UFS卡6530、6630、6730和6830可通过除UFS协议之外的另一协议，例如，诸如通用存储总线(USB)、闪存驱动器(UFD)、多媒体卡(MMC)、安全数字(SD)、迷你SD和微型SD的各种卡协议中的任意一种来执行通信。
在图16所示的UFS系统6500中，主机6510、UFS装置6520以及UFS卡6530中的每一个可包括UniPro。主机6510执行交换操作，以便与UFS装置6520和UFS卡6530中的每一个通信。特别地，主机6510通过例如L3交换的UniPro中的链路层交换与UFS装置6520或UFS卡6530来执行通信。UFS装置6520和UFS卡6530可通过主机6510的UniPro中的链路层交换来执行通信。尽管作为示例描述了一个UFS装置6520和一个UFS卡6530连接到主机6510，然而要注意的是，多个UFS装置和多个UFS卡可以并联布置或星型布置连接到主机6510。并且，多个UFS卡可以并联式布置、星型式布置、串联式布置或链型式布置连接到UFS装置6520。
在图17所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可包括UniPro。主机6610通过执行交换操作的交换模块6640，例如，执行例如L3交换操作的UniPro中的链路层交换的交换模块6640，来与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过在交换模块6640的UniPro中的链路层交换来执行通信。尽管作为示例描述了一个UFS装置6620和一个UFS卡6630连接到交换模块6640，然而要注意的是，多个UFS装置和多个UFS卡可以并联式布置或星型式布置连接到交换模块6640。并且，多个UFS卡可以并联式布置、星型式布置、串联式布置或链型式布置连接到UFS装置6620。
在图18所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个中可包括UniPro。主机6710通过执行交换操作的交换模块6740，特别地，执行例如L3交换操作的UniPro中的链路层交换的交换模块6740，来与UFS装置6720或UFS卡6730通信。UFS装置6720和UFS卡6730可通过交换模块6740的UniPro中的链路层交换来执行通信。交换模块6740可在UFS装置6720内部或外部与UFS装置6720实施为一个模块。尽管作为示例描述了一个UFS装置6720和一个UFS卡6730连接到交换模块6740，然而要注意的是，交换模块6740和UFS装置6720分别被实施在其中的多个模块可以并联式布置或星型式布置连接到主机6710。并且，各模块可以串联式布置或以链型式布置连接，或者多个UFS卡可以并联式布置或星型式布置连接到交换模块6740。
在图19所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个中存在M-PHY和UniPro。UFS装置6820执行交换操作以便与主机6810和UFS卡6830通信。特别地，UFS装置6820通过用于与主机6810通信的M-PHY和UniPro模块之间的交换和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换，例如目标标识符(ID)交换，来与主机6810或UFS卡6830通信。主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来执行通信。尽管作为示例描述了一个UFS装置6820连接到主机6810并且一个UFS卡6830连接到UFS装置6820，然而要注意的是，多个UFS装置可以并联式布置或星型式布置连接到主机6810。并且，多个UFS卡可以并联式布置、星型式布置、串联式布置或链型式布置中的任一种连接到UFS装置6820。
图20是示出包括根据实施例的存储器系统的数据处理系统的示图。图20示出应用存储器系统的用户系统6900。
参照图20，用户系统6900包括用户接口6910、存储器模块6920、应用处理器6930、网络模块6940和存储模块6950。
应用处理器6930驱动用户系统6900中包括的组件和操作系统(OS)。例如，应用处理器6930可以包括控制用户系统6900中包括的组件的控制器、接口和图形引擎以及其它组件。应用处理器6930可被设置为片上系统(SoC)。
存储器模块6920可用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块6920可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR2SDRAM和LPDDR3SDRAM的易失性随机存取存储器，或诸如PRAM、ReRAM、MRAM和FRAM的非易失性随机存取存储器。例如，应用处理器6930和存储器模块6920可作为堆叠封装(PoP)来安装。
网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且可支持各种无线通信，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)等，因此可与有线和/或无线电子设备，特别是移动电子设备通信。因此，存储器系统和数据处理系统可应用于有线和/或无线电子设备。网络模块6940可包括在应用处理器6930中。
存储模块6950可存储数据，例如从应用处理器6930接收的数据，并且可将存储在其中的数据传送到应用处理器6930。存储模块6950可通过诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪速存储器、NOR闪速存储器和三维NAND闪速存储器的非易失性存储器中的任意一种来实施。并且，存储模块6950可被提供为诸如用户系统6900的存储卡或外部驱动器的可移除存储介质。也就是说，存储模块6950可对应于上面参照图1描述的存储器系统110，并且可被实施为上面参照图14至图19描述的SSD、eMMC和UFS。
用户接口6910可包括用于向应用处理器6930输入数据或命令或者用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器的用户输出接口。
在上面参照图1描述的存储器系统110被应用于根据实施例的用户系统6900的移动电子设备的情况下，如上所述，应用处理器6930控制移动电子设备的一般操作，并且作为通信模块的网络模块6940控制与外部装置的有线和/或无线通信。作为移动电子设备的显示和触摸模块的用户接口6910显示应用处理器6930处理的数据，或支持来自触摸面板的数据输入。
根据本发明的实施例，存储器系统和操作该存储器系统的方法可以通过将存储在非易失性存储器的MLC区域中的多个数据之中的可能被读出的数据复制或迁移至高速缓存区域或SLC区域中，来在读取操作期间快速地处理数据。
虽然已经针对特定实施例示出并描述了本发明，但是根据本公开，本领域技术人员将显而易见的是，在不脱离如所附权利要求中限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (15)

1.一种存储器系统，包括：
非易失性存储器，包括主区域和第一高速缓存区域；以及
控制器，控制所述非易失性存储器并且包括第二高速缓存区域，
其中所述控制器包括：
读取管理器，执行基于列表来将存储在所述主区域中的数据移动至所述第一高速缓存区域或所述第二高速缓存区域中的迁移操作，所述列表基于读取数据访问模式而存储多个逻辑块地址，即LBA，
其中所述读取管理器检测在空闲时间或预定时段期间的所述第一高速缓存区域或所述第二高速缓存区域的数据存储空间，从所述列表读取与所述第一高速缓存区域或所述第二高速缓存区域的检测到的数据存储空间对应的一个或多个LBA，从所述主区域读取并复制与所述LBA对应的数据并且将存储在所述主区域中的数据迁移到所述第一高速缓存区域或所述第二高速缓存区域中。
2.根据权利要求1所述的存储器系统，其中所述列表存储基于执行读取操作的频率，即数据读取计数而布置的多个LBA，并且在设定时间更新所述数据读取计数。
3.根据权利要求1所述的存储器系统，其中所述LBA的数量基于存储在所述第一高速缓存区域或所述第二高速缓存区域中的页面的数量。
4.根据权利要求1所述的存储器系统，其中数据被存储在所述主区域中的多层单元中，并且数据被存储在所述第一高速缓存区域中的单层单元中。
5.根据权利要求1所述的存储器系统，其中在执行所述迁移操作之后，所述读取管理器删除存储在所述主区域中的所述数据。
6.根据权利要求1所述的存储器系统，其中所述读取管理器进一步包括：
基于根据所述读取数据访问模式的列表，者读取并复制存储在所述第一高速缓存区域中的数据并且将所述数据存储在所述第二高速缓存区域中。
7.根据权利要求6所述的存储器系统，其中所述读取管理器检测所述第二高速缓存区域的数据存储空间的数量，然后从所述列表读取与所述第二高速缓存区域的数据存储空间的检测数量对应的一个或多个LBA，并且从所述第一高速缓存区域读取并复制与所述LBA对应的数据以及将所述数据存储在所述第二高速缓存区域中。
8.一种操作存储器系统的方法，所述存储器系统包括非易失性存储器和控制器，所述非易失性存储器包括主区域和第一高速缓存区域，所述控制器控制所述非易失性存储器并且包括第二高速缓存区域，所述方法包括：
读取列表，所述列表基于读取数据访问模式来存储多个逻辑块地址，即LBA；以及
执行迁移操作，所述迁移操作基于所述列表来将存储在所述主区域中的数据移动至所述第一高速缓存区域中或者所述第二高速缓存区域中，其中检测在空闲时间或预定时段期间的所述第一高速缓存区域或所述第二高速缓存区域的数据存储空间，从所述列表读取与所述第一高速缓存区域或所述第二高速缓存区域的检测到的数据存储空间对应的一个或多个LBA，从所述主区域读取并复制与所述LBA对应的数据并且将存储在所述主区域中的数据迁移到所述第一高速缓存区域或所述第二高速缓存区域中。
9.根据权利要求8所述的方法，其中所述列表存储基于执行读操作的频率，即数据读取计数而布置的多个LBA，并且在设定时间更新所述数据读取计数。
10.根据权利要求9所述的方法，其中所述LBA的数量基于存储在所述第一高速缓存区域或所述第二高速缓存区域中的页面的数量。
11.根据权利要求8所述的方法，其中数据被存储在所述主区域中的多层单元中，并且数据被存储在所述第一高速缓存区域中的单层单元中。
12.根据权利要求8所述的方法，进一步包括：
基于所读取的列表将存储在所述第一高速缓存区域中的数据存储到所述第二高速缓存区域中。
13.根据权利要求12所述的方法，其中基于所读取的列表将存储在所述第一高速缓存区域中的数据存储到所述第二高速缓存区域中包括：
检测空闲时间或在预定时段，检测在所述空闲时间或所述预定时段期间的所述第二高速缓存区域的数据存储空间的数量，从所述列表读取与所述第二高速缓存区域的数据存储空间的检测数量对应的一个或多个LBA，从所述第一高速缓存区域读取与所述LBA对应的数据并且将所读取的数据存储在所述第二高速缓存区域中。
14.一种存储器系统，包括：
非易失性存储器，包括主区域以及第一高速缓存区域，所述第一高速缓存区域具有比所述主区域的数据访问速率更快的数据访问速率；以及
控制器，包括第二高速缓存区域，所述第二高速缓存区域具有比所述主区域的数据访问速率更快的数据访问速率，所述控制器：
控制所述非易失性存储器，
保持列表，所述列表表示特定时间段中的数据项目的每个被访问的次数，以及
基于所述列表来将存储在所述主区域中的数据项目移动到所述第一高速缓存区域或所述第二高速缓存区域中，
其中所述控制器检测在空闲时间或预定时段期间的所述第一高速缓存区域或所述第二高速缓存区域的数据存储空间，从所述列表读取与所述第一高速缓存区域或所述第二高速缓存区域的检测到的数据存储空间对应的一个或多个数据项目，从所述主区域读取与所述数据项目对应的数据并且将读取的数据存储在所述第一高速缓存区域或所述第二高速缓存区域中。
15.一种存储器系统，包括：
非易失性存储器，包括第一访问区域和第二访问区域，所述第二访问区域具有比所述第一访问区域的数据访问速率更快的数据访问速率；以及
控制器，包括高速缓存区域，所述控制器：
保持列表，所述列表表示数据项目被访问的相对频率，以及
基于所述列表来将数据项目从所述第一访问区域移动至所述第二访问区域或者从所述第一访问区域移动至所述高速缓存区域，
其中所述控制器检测在空闲时间或预定时段期间的所述第二访问区域或所述高速缓存区域的数据存储空间，从所述列表读取与所述第二访问区域或所述高速缓存区域的检测到的数据存储空间对应的一个或多个数据项目，从所述第一区域读取与所述列表的数据项目对应的数据并且将读取的数据存储在所述第二访问区域或所述高速缓存区域中。
CN201811612221.9A 2018-07-25 2018-12-27 存储器系统及其操作方法 Active CN110765035B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0086791 2018-07-25
KR1020180086791A KR20200011831A (ko) 2018-07-25 2018-07-25 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (2)

Publication Number Publication Date
CN110765035A CN110765035A (zh) 2020-02-07
CN110765035B true CN110765035B (zh) 2023-04-14

Family

ID=69179337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811612221.9A Active CN110765035B (zh) 2018-07-25 2018-12-27 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US10866898B2 (zh)
KR (1) KR20200011831A (zh)
CN (1) CN110765035B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11221954B2 (en) * 2019-11-18 2022-01-11 International Business Machines Corporation Storing metadata in heterogeneous cache to improve I/O performance
WO2021189203A1 (zh) * 2020-03-23 2021-09-30 华为技术有限公司 带宽均衡方法和装置
US11645006B2 (en) * 2020-04-30 2023-05-09 Macronix International Co., Ltd. Read performance of memory devices
KR20210141159A (ko) * 2020-05-15 2021-11-23 에스케이하이닉스 주식회사 메모리 시스템
KR20220099848A (ko) * 2021-01-07 2022-07-14 에스케이하이닉스 주식회사 컨트롤러 및 이를 포함하는 메모리 시스템
KR20220099845A (ko) 2021-01-07 2022-07-14 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US11435920B2 (en) 2021-01-20 2022-09-06 Western Digital Technologies, Inc. Storage system and method for using read and write buffers in a memory
US11734189B2 (en) * 2021-03-16 2023-08-22 Micron Technology, Inc. Caching of logical-to-physical mapping information in a memory sub-system
US11755495B2 (en) * 2021-03-16 2023-09-12 Micron Technology, Inc. Storing a logical-to-physical mapping in NAND memory
CN113031868B (zh) * 2021-03-24 2023-07-21 联想(北京)有限公司 一种存储器的控制方法及装置
US20220374216A1 (en) * 2021-05-20 2022-11-24 Lenovo (United States) Inc. Method of manufacturing information processing apparatus and mobile computer
US11842069B2 (en) 2022-01-14 2023-12-12 Western Digital Technologies, Inc. Storage system and method for delaying flushing of a write buffer based on a host-provided threshold

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790248A (zh) * 2004-12-17 2006-06-21 富士通株式会社 具有双重写入功能的装置和存储控制装置
CN103377169A (zh) * 2012-04-20 2013-10-30 国际商业机器公司 处理器系统以及用于操作计算机处理器的方法
CN103578552A (zh) * 2012-08-10 2014-02-12 三星电子株式会社 用可变存储单元状态定义的非易失性存储器件和操作方法
CN106257593A (zh) * 2015-06-18 2016-12-28 爱思开海力士有限公司 非易失性存储系统及其操作方法
CN108062962A (zh) * 2016-11-08 2018-05-22 爱思开海力士有限公司 数据存储装置及其操作方法
CN108108308A (zh) * 2016-11-24 2018-06-01 爱思开海力士有限公司 存储器系统及其操作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110119406A (ko) * 2010-04-27 2011-11-02 삼성전자주식회사 동작 모드 전환기능을 갖는 불휘발성 반도체 메모리 장치 및 동작 모드 전환방법
US8977803B2 (en) * 2011-11-21 2015-03-10 Western Digital Technologies, Inc. Disk drive data caching using a multi-tiered memory
US9594685B2 (en) * 2012-07-06 2017-03-14 Seagate Technology Llc Criteria for selection of data for a secondary cache
US9128847B2 (en) * 2012-10-18 2015-09-08 Hitachi, Ltd. Cache control apparatus and cache control method
KR20150037364A (ko) * 2013-09-30 2015-04-08 삼성전자주식회사 캐시 마이그레이션 관리 방법 및 이를 적용한 호스트 시스템
KR20170007958A (ko) 2015-07-13 2017-01-23 에스케이하이닉스 주식회사 메모리 시스템
US20170075812A1 (en) * 2015-09-16 2017-03-16 Intel Corporation Technologies for managing a dynamic read cache of a solid state drive

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790248A (zh) * 2004-12-17 2006-06-21 富士通株式会社 具有双重写入功能的装置和存储控制装置
CN103377169A (zh) * 2012-04-20 2013-10-30 国际商业机器公司 处理器系统以及用于操作计算机处理器的方法
CN103578552A (zh) * 2012-08-10 2014-02-12 三星电子株式会社 用可变存储单元状态定义的非易失性存储器件和操作方法
CN106257593A (zh) * 2015-06-18 2016-12-28 爱思开海力士有限公司 非易失性存储系统及其操作方法
CN108062962A (zh) * 2016-11-08 2018-05-22 爱思开海力士有限公司 数据存储装置及其操作方法
CN108108308A (zh) * 2016-11-24 2018-06-01 爱思开海力士有限公司 存储器系统及其操作方法

Also Published As

Publication number Publication date
KR20200011831A (ko) 2020-02-04
US10866898B2 (en) 2020-12-15
CN110765035A (zh) 2020-02-07
US20200034299A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
CN110399311B (zh) 存储器系统及该存储器系统的操作方法
CN110765035B (zh) 存储器系统及其操作方法
CN110858180B (zh) 数据处理系统及其操作方法
CN109947358B (zh) 存储器系统及其操作方法
CN109284202B (zh) 控制器及其操作方法
CN107450845B (zh) 存储器系统及其操作方法
KR20180076765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102605609B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN110321069B (zh) 存储器系统及其操作方法
CN110096385B (zh) 存储器系统及其操作方法
CN109390003B (zh) 存储器系统及其操作方法
CN110750207B (zh) 存储器系统及其操作方法
KR20180030319A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190040604A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102415875B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN110781095A (zh) 控制器及其操作方法
CN110765029B (zh) 控制器及用于操作该控制器的方法
CN110727397A (zh) 存储器系统以及用于操作该存储器系统的方法
CN109656470B (zh) 存储器系统及其操作方法
CN109521946B (zh) 数据处理系统及其操作方法
KR20220086532A (ko) 메모리 시스템
CN110795359B (zh) 存储器系统及该存储器系统的操作方法
CN110045914B (zh) 存储器系统及其操作方法
KR20190083517A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
CN110556153B (zh) 存储器装置及该存储器装置的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant