CN108305660A - 用于以优化读取电压读取数据的非易失性存储器设备 - Google Patents

用于以优化读取电压读取数据的非易失性存储器设备 Download PDF

Info

Publication number
CN108305660A
CN108305660A CN201711274002.XA CN201711274002A CN108305660A CN 108305660 A CN108305660 A CN 108305660A CN 201711274002 A CN201711274002 A CN 201711274002A CN 108305660 A CN108305660 A CN 108305660A
Authority
CN
China
Prior art keywords
read
voltage
data
memory cell
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711274002.XA
Other languages
English (en)
Other versions
CN108305660B (zh
Inventor
尹铉竣
朴汉
朴一汉
崔那荣
宋承桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108305660A publication Critical patent/CN108305660A/zh
Application granted granted Critical
Publication of CN108305660B publication Critical patent/CN108305660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

提供了一种用于以最佳读取电压读取数据的非易失性存储器设备的读取方法。读取方法包括：通过将连接到第一字线的第一组存储器单元的数据划分为M页并从M页单独地读取数据，读取第一组存储器单元的数据。读取数据包括：当读取M页中的每个页时，通过对第一组存储器单元的两个相邻阈值电压分布的第一谷执行片上谷搜索(OVS)操作；以及基于OVS操作的结果，经由对与第一字线相邻的第二字线的读取操作执行数据恢复读取操作。在数据恢复读取操作中，不执行对第一字线的读取操作。

Description

用于以优化读取电压读取数据的非易失性存储器设备
相关申请的交叉引用
本申请要求于2017年1月13日在韩国知识产权局提交的韩国专利申请第10-2017-0006282号的优先权，其全部公开内容通过引用并入本文。
技术领域
本公开涉及一种半导体设备，更具体地，涉及一种非易失性存储器设备，在该非易失性存储器设备中，通过针对每单元多位(multi-bit-per-cell)优化读取电压来执行数据恢复读取操作。
背景技术
近来已经开发了每单元存储多位(即两位或更多位)的快闪存储器(flashmemories)。为了提高快闪存储器的可靠性，准确读取存储在多位存储器单元中的数据的方法可能是有用的。
发明内容
本公开提供了一种用于针对非易失性存储器设备的多位存储器单元以最佳读取电压读取数据的非易失性存储器设备的读取方法。
根据本发明构思的一个方面，提供了一种用于非易失性存储器设备的读取方法，该非易失性存储器设备包括多个存储器单元，每个存储器单元存储M位数据(M为3或大于3的整数)，并且该读取方法包括通过将连接到第一字线的第一组存储器单元的数据划分为M页并从M页单独地读取数据，读取该第一组存储器单元的数据。读取第一组存储器单元的数据包括：当读取第一至第M页中的每个页时，通过对第一组存储器单元的两个相邻阈值电压分布的第一谷执行N个感测操作(N为3或更多)来执行片上谷搜索(OVS)操作；以及基于OVS操作的结果，经由对与第一字线相邻的第二字线的读取操作执行数据恢复读取操作。在数据恢复读取操作中，不执行对所选字线的读取操作。
根据本发明构思的另一方面，提供了一种用于非易失性存储器设备的读取方法，该非易失性存储器设备包括多个存储器单元，每个存储器单元存储M位数据(M为3或更多)，并且该读取方法包括通过将连接到第一字线的第一组存储器单元的数据划分为M页并从M页单独地读取数据，读取该第一组存储器单元的数据。读取第一组存储器单元的数据包括：在非易失性存储器设备内执行片上谷搜索(OVS)操作，其中在OVS操作期间，确定关于对应于第一至第M页中的每个页的第一组存储器单元的两个相邻阈值电压分布的第一谷的读取电压；基于第一谷的OVS操作的结果，确定执行两个相邻阈值电压分布的第二谷的感测操作的次数；以及基于OVS操作的结果，对与第一字线相邻的第二字线选择性地执行数据恢复读取操作。
根据本发明构思的另一方面，提供了一种非易失性存储器设备，该非易失性存储器设备包括：存储器单元阵列，包括以行和列排列的多个存储器单元，每个存储器单元被配置为存储M位数据，其中M为3或更多；页缓冲器单元，被配置为从存储器单元阵列读取多个存储器单元的数据；以及控制逻辑单元，被配置为：通过单独地读取连接到第一字线的第一组存储器单元的M页的数据来读取该第一组存储器单元的数据；当读取M页中的每个页时，通过N个感测操作对第一组存储器单元的两个相邻阈值电压分布的第一谷执行片上谷搜索(OVS)操作，其中N为3或更多；基于OVS操作的结果，确定是否对与第一字线相邻的第二字线执行数据恢复读取操作；以及确定执行第一组存储器单元的两个相邻阈值电压分布的第二谷的感测操作的次数。
根据本发明构思的又一方面，提供了一种用于非易失性存储器设备的读取方法，该非易失性存储器设备包括连接到多个字线的多个存储器单元，并且该读取方法包括读取连接到第一字线的第一组存储器单元的数据。读取第一组存储器单元的数据包括：通过针对第一组存储器单元的两个相邻阈值电压分布的第一谷以三个相应读取电压顺序地执行三个感测操作，执行片上谷搜索(OVS)操作；基于OVS操作的第一结果，针对第一组存储器单元的两个相邻阈值电压分布的第二谷，以从三个读取电压中选择的一个读取电压执行一个感测操作；以及基于与第一结果不同的OVS操作的第二结果，针对第二谷以从三个读取电压中选择的两个相应读取电压顺序地执行两个感测操作。
附图说明
从以下结合附图的详细描述将更清楚地理解本发明构思的实施例，在附图中：
图1是根据示例实施例的存储器系统的框图；
图2是根据示例实施例的图1的非易失性存储器设备的框图；
图3是图2的存储器单元阵列的示例的电路图；
图4是示出图3的存储器单元阵列的透视图；
图5A和图5B是示出在图4的存储器单元是3位多级单元时存储器设备的阈值电压的分布的曲线图(graph)；
图6示出在第n+1字线的存储器单元被编程时发生的字线耦接之前和之后关于第n字线的存储器单元的阈值电压分布；
图7和图8示出图6的包括耦接和非耦接存储器单元的阈值电压分布；
图9是用于描述根据示例性实施例的针对3位多级单元的每页的读取操作的图；
图10是用于描述根据示例实施例的读取操作的序列的图；
图11A至图11E是用于描述根据示例实施例的片上谷搜索(OVS,on-chip valleysearch)操作的图；
图12是根据示例实施例的读取操作的流程图；
图13至图17是示出根据示例实施例的参考图12描述的相应操作的图；
图18和图19是用于描述根据示例实施例在读取操作中执行感测操作的次数的图；
图20是用于描述被描述为关于图19的示例实施例的比较示例的读取操作的图；以及
图21是示出根据示例实施例应用执行OVS操作和恢复读取操作的存储器系统的固态驱动器(SSD)系统的框图。
具体实施方式
将在下文中参考附图更全面地描述各种示例性实施例，在附图中示出了一些示例性实施例。
将理解，虽然本文可以使用术语第一、第二、第三等来描述各种要素，但是这些要素不应受这些术语限制。除非另有说明，这些术语通常用于将一个要素与另一个要素区分开。因此，下面在说明书的一个部分中讨论的第一要素可以在说明书的不同部分中被称为第二要素，而不脱离本公开的教导。此外，在权利要求中可以使用诸如“第一”和“第二”的术语来命名权利要求的要素，即使该特定名称不用于与说明书中的要素关联地描述。如本文所使用的，术语“和/或”包括一个或多个相关列出项的任何和全部组合。尽管可以使用术语第一、第二、第三等这样的表述来描述各种要素，但这些要素应当是列表的要素。
在功能块、单元和/或模块方面，在附图中描述并示出了实施例。这些块、单元和/或模块可以由电子(或光学)电路(诸如逻辑电路)、分立组件、微处理器、硬布线电路、存储器元件、布线连接等物理地实现，以上所列项目可以使用半导体制造技术和/或其他制造技术一起形成在单个集成电路中(例如，作为单个半导体芯片)、或形成为分开的集成电路和/或分立组件(例如，在印刷电路板上布线到一起的若干半导体芯片)。这些块、单元和/或模块可以由使用软件(例如，微代码)编程以执行本文讨论的各种功能的一个或多个处理器(例如，微处理器、控制器、CPU、GPU)来实现。每个块、单元和/或模块可以由专用硬件实现、或被实现为执行一些功能的专用硬件和执行其他功能的处理器的组合。此外，实施例的每个块、单元和/或模块可以由物理上分开的电路来实现，并且不需要被形成为单个集成电路。
图1是根据示例实施例的存储器系统100的框图。参考图1，存储器系统100包括存储器控制器110和非易失性存储器设备120。
存储器控制器110可以被配置为响应于来自主机的请求而控制非易失性存储器设备120。存储器控制器110可以用作主机与非易失性存储器设备120之间的接口。存储器控制器110可将数据DATA写入非易失性存储器设备120或读取存储在非易失性存储器设备120中的数据DATA。
存储器控制器110可以向非易失性存储器设备120发送命令CMD、地址ADDR、控制信号CTRL和数据DATA，以便将数据DATA写入非易失性存储器设备120。为了读取存储在非易失性存储器设备120中的数据DATA，存储器控制器110可以向非易失性存储器设备120发送命令CMD、地址ADDR和控制信号CTRL。
非易失性存储器设备120可以包括诸如NAND快闪存储器、NOR快闪存储器、相变存储器(PRAM)、电阻式存储器(ReRAM)、磁阻式RAM(MRAM)等的非易失性存储器设备。根据本发明构思，NAND快闪存储器将被描述为非易失性存储器设备120。详细地，电荷俘获(chargetrap)快闪存储器将被描述为非易失性存储器设备120。
非易失性存储器设备120可以响应于从存储器控制器110接收到的信号而执行诸如数据DATA的写入、读取和擦除的操作。非易失性存储器设备120包括存储器单元阵列122，存储器单元阵列122包括以行(字线)和列(位线)排列的多个存储器单元。每个存储器单元可以存储1位(单个位)数据或M位(多位)数据(M为2或更多)。每个存储器单元可以被实现为包括诸如浮动栅(floating gate)的电荷存储层或电荷俘获层的存储器单元、或包括可变电阻器的存储器单元。
存储器单元阵列122可以包括具有单层阵列结构(或二维阵列结构)的平面型NAND串。替选地，存储器单元阵列122可以具有多层阵列结构(或三维(3D)阵列结构)。3D存储器阵列包括下述NAND串：其被垂直布置以使得至少一个存储器单元被布置在另一存储器单元之上。该至少一个存储器单元可以包括电荷俘获层。
非易失性存储器设备120包括控制逻辑单元124，控制逻辑单元124控制读取操作，使得当对与所选字线(例如，第一字线)相邻的上字线(例如，第二字线)执行数据恢复读取操作时，对该所选字线不执行读取操作。控制逻辑单元124可以确定在读取操作期间要在存储器单元的两个相邻阈值电压分布的每个谷处执行的感测操作执行次数。
图2是根据示例实施例的图1的非易失性存储器设备120的框图。参考图2，非易失性存储器设备120包括存储器单元阵列122、地址解码器123、控制逻辑单元124、页缓冲器单元125、输入/输出电路126和电压发生器127。
存储器单元阵列122可以连接到字线WL、串选择线SSL、地选择线GSL和位线BL。存储器单元阵列122可以经由字线WL、串选择线SSL和地选择线GSL连接到地址解码器123，并且可以经由位线BL连接到页缓冲器单元125。存储器单元阵列122可以包括多个存储器块BLK1至BLKn。
存储器块BLK1至BLKn中的每个可以包括多个存储器单元和多个选择晶体管。存储器单元可以连接到字线WL，并且选择晶体管可以连接到串选择线SSL和地选择线GSL。存储器块BLK1至BLKn中的每个的存储器单元可以包括存储1位数据的单级单元或存储M位数据的多级单元(例如，M是3或大于3的整数)。存储器块BLK1至BLKn中的每个可被垂直于衬底堆叠以形成3D结构。将参考图3和图4更详细地描述存储器块BLK1至BLKn的结构。
地址解码器123可以选择存储器单元阵列122的多个存储器块BLK1至BLKn中的一个。地址解码器123被配置为对所选存储器块的字线WL执行选择和驱动操作。在读取操作中，地址解码器123可以将选择读取电压VR发送到所选字线，并且将非选择读取电压Vread发送到非选字线。
控制逻辑单元124可以从存储器控制器110接收命令CMD、地址信号ADDR和控制信号CTRL。控制逻辑单元124可以基于命令CMD和控制信号CTRL将多个控制信号CTL提供给电压发生器127以及将页缓冲器控制信号PBC提供给页缓冲器单元125。控制逻辑单元124还可以基于地址信号ADDR将行地址R_ADDR提供给地址解码器123以及将列地址C_ADDR提供给输入/输出电路126。例如，控制逻辑单元124可以控制地址解码器123、页缓冲器单元125和输入/输出电路126，使得响应于命令CMD和控制信号CTRL来输出存储在存储器单元阵列122中的数据DATA。
在对存储M位数据的存储器单元的读取操作中，控制逻辑单元124可以控制读取操作，使得从连接到所选字线的存储器单元的M页中分别地(individually)读取数据以将其存储在页缓冲器单元125中。当读取第一至第M页中的每个时，控制逻辑单元124可以在存储器单元的两个相邻阈值电压分布的某些谷(例如，至少第一谷)处执行感测操作。当读取第一至第M页中的每个时，控制逻辑单元124可以对第一至第M页的两个相邻阈值电压分布的谷之一(例如，第一谷)执行片上谷搜索(OVS)操作。控制逻辑单元124可以经由N次感测操作(例如，N为3或更多)来执行OVS操作。在示例实施例中，根据OVS操作的结果，控制逻辑单元124可以确定对与所选字线相邻的上字线是否必要进行数据恢复读取操作。在其他示例实施例中，根据OVS操作的结果，控制逻辑单元124可以确定执行所选字线中的两个相邻阈值电压分布的第二谷的感测操作的次数。
当确定不需要数据恢复读取操作时，控制逻辑单元124可以确定在对应页的读取期间对一些阈值电压分布的其余的谷(例如，第二谷)执行感测操作的次数。例如，控制逻辑单元124可以将要对其余的谷执行的感测操作执行次数设置为一次。
当确定需要数据恢复读取操作时，控制逻辑单元124可以经由对上字线(例如，与所选字线相邻的字线)的读取操作来执行数据恢复读取操作，并且可以控制数据恢复读取操作，使得不对所选字线执行读取操作。此外，当数据恢复操作被确定为必要时，控制逻辑单元124可以将执行感测操作的次数设置为(N-1)次，该感测操作要在对应页的读取期间对一些阈值电压分布的其余的谷执行。
控制逻辑单元124可以控制电压发生器127，电压发生器127生成用于非易失性存储器设备120的操作所需的各种电压(例如，VOLTS)。例如，电压发生器127可以根据控制逻辑单元124的控制来生成各种类型的电压(诸如，多个选择读取电压、多个非选择读取电压、多个编程电压、多个通过电压和多个擦除电压)，并且将电压提供给地址解码器123和存储器单元阵列122。
页缓冲器单元125可以根据操作模式而作为写入驱动器或感测放大器进行操作。在读取操作期间，页缓冲器单元125可以感测根据控制逻辑单元124的页缓冲器控制信号PBC而选择的存储器单元的位线BL。感测的数据可以被存储在页缓冲器单元125所包括的锁存器中。页缓冲器单元125可以根据控制逻辑单元124的控制将存储在锁存器中的数据转存(dump)到输入/输出电路126。
输入/输出电路126可以临时存储经由输入/输出线I/O从非易失性存储器设备120的外部提供的命令CMD、地址ADDR、控制信号CTRL和数据DATA。输入/输出电路126可以临时存储读取的非易失性存储器设备120的数据，并且在设定的时间处经由输入/输出线I/O将数据输出到外部。
图3是图2的存储器单元阵列122的示例的电路图。虽然参考图3描述了来自存储器块BLK1至BLKn中的第一存储器块BLK1的部分，但是本发明构思的示例实施例不限于此。第二至第n存储器块BLK2至BLKn也可以具有与第一存储器块BLK1相同的结构。
第一存储器块BLK1可以包括多个NAND串NS11至NS22、多个字线WL1至WL8、包括第一位线BL1和第二位线BL2的多个位线BL、地选择线GSL、第一和第二串选择线SSL1和SSL2、以及共源线CSL。串选择线SSL可以被分成第一选择线SSL1和第二选择线SSL2。根据示例实施例，NAND串的数量、字线的数量、位线的数量、地选择线的数量和串选择线的数量可以以各种方式变化。
NAND串NS11和NS21被提供在第一位线BL1和共源线CSL之间，并且NAND串NS12和NS22被提供在第二位线BL2和共源线CSL之间。每个NAND串(例如，NAND串NS11)可以包括串联连接的串选择晶体管SST、多个存储器单元MC1至MC8和地选择晶体管GST。
共同连接到一个位线的NAND串构成一列。例如，共同连接到第一位线的NAND串NS11和NS21可以对应于第一列，并且共同连接到第二位线BL2的NAND串NS12和NS22可以对应于第二列。
连接到一个串选择线的NAND串构成一行。例如，连接到第一串选择线SSL1的NAND串NS11和NS12可以对应于第一行，并且连接到第二串选择线SSL2的NAND串NS21和NS22可以对应于第二行。
串选择晶体管SST连接到第一串选择线SSL1或第二串选择线SSL2。多个存储器单元MC1至MC8分别连接到第一至第八字线WL1至WL8。地选择晶体管GST连接到地选择线GSL。串选择晶体管SST连接到位线BL1和BL2，并且地选择晶体管GST连接到共源线CSL。
可以增加或减少NAND串的列数。随着NAND串的列数被修改，连接到NAND串的列的位线的数量和连接到每个串选择线的NAND串的数量也可以被修改。可以增加或减小NAND串的高度。例如，可以增加或减少堆叠在每个NAND串中的存储器单元的数量。
图4是示出图3的存储器单元阵列的透视图。
参考图4，第一存储器块BLK1沿垂直于衬底SUB的方向被布置。虽然图4所示的第一存储器块BLK1包括两条选择线(即，地选择线GSL和串选择线SSL)、八条字线WL1至WL8以及三条位线BL1至BL3，但是可以增加或减少这些线的数量。
衬底SUB可以是第一导电类型(例如，p型)并且可以沿衬底SUB上的第一方向(例如，Y方向)延伸，并且掺杂有第二导电类型(例如，n型)杂质的共源线CSL可以被提供在衬底SUB中。在衬底SUB中的、两个相邻共源线CSL之间的区域上沿第三方向(例如Z方向)顺序地提供了沿第一方向延伸的多个绝缘层IL。多个绝缘层IL在第三方向上彼此隔开预定距离。例如，多个绝缘层IL可以包括诸如氧化硅的绝缘材料。
在衬底SUB中的、两个相邻共源线CSL之间的区域上提供了多个柱(pillar)P，所述多个柱P沿第一方向顺序地布置并沿第三方向穿过多个绝缘层IL。例如，多个柱P可以穿过多个绝缘层IL以接触衬底SUB。详细地，每个柱P的表面层S可以包括p型硅材料，并且可以用作沟道区。同时，每个柱P的内层I可以包括诸如氧化硅或气隙的绝缘材料。
在两个相邻共源线CSL之间的区域中，沿着绝缘层IL、柱P和衬底SUB的暴露表面提供了电荷存储层CS。电荷存储层CS可以包括栅绝缘层(或者也称为“隧道绝缘层”)、电荷俘获层和阻挡绝缘层。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。此外，在两个相邻共源线CSL之间的区域中、在电荷存储层CS的暴露表面上提供了栅电极GE，诸如选择线(例如，地选择线GSL和串选择线SSL)和字线(例如，字线WL1至WL8)。
漏极或漏极触头DR被分别提供在多个柱P上。例如，漏极或漏极触头DR可以包括掺杂有第二导电类型杂质的硅材料。在漏极触头DR上提供了沿第二方向(例如X方向)延伸且在第一方向上彼此间隔开的位线BL1至BL3。
沿第三方向延伸的字线WL1至WL8、选择线GSL和SSL和柱P一起形成NAND串NS。NAND串NS包括多个晶体管结构TS。每个晶体管结构TS可以包括电荷俘获快闪(CTF)存储器单元。
图5A和图5B是示出在图4的存储器单元MC是3位多级单元时非易失性存储器设备120的阈值电压的分布的曲线图。
参考图5A，水平轴表示阈值电压Vth，并且垂直轴表示存储器单元MC的数量。当存储器单元MC是用3位编程的3位多级单元时，存储器单元MC可以具有下述状态之一：擦除状态E、第一编程状态P1、第二编程状态P2、第三编程状态P3、第四编程状态P4、第五编程状态P5、第六编程状态P6和第七编程状态P7。
第一读取电压VR1具有在具有擦除状态E的存储器单元MC的分布和具有第一编程状态P1的存储器单元MC的分布之间的电压电平。第二读取电压VR2具有在具有第一编程状态P1的存储器单元MC的分布和具有第二编程状态P2的存储器单元MC的分布之间的电压电平。第三读取电压VR3具有在具有第二编程状态P2的存储器单元MC的分布和具有第三编程状态P3的存储器单元MC的分布之间的电压电平。第四读取电压VR4具有在具有第三编程状态P3的存储器单元MC的分布和具有第四编程状态P4的存储器单元MC的分布之间的电压电平。第五读取电压VR5具有在具有第四编程状态P4的存储器单元MC的分布和具有第五编程状态P5的存储器单元MC的分布之间的电压电平。第六读取电压VR6具有在具有第五编程状态P5的存储器单元MC的分布和具有第六编程状态P6的存储器单元MC的分布之间的电压电平。第七读取电压VR7具有在具有第六编程状态P6的存储器单元MC的分布和具有第七编程状态P7的存储器单元MC的分布之间的电压电平。
例如，当第一读取电压VR1被施加到所选存储器单元MC的字线WL时，处于擦除状态E的存储器单元MC导通(turn on)，而处于第一编程状态P1的存储器单元MC截止(turnoff)。当存储器单元MC导通时，电流流经该存储器单元MC，而当存储器单元MC截止时，无电流流经该存储器单元MC。因此，依据存储器单元MC是否导通，可以区分(discriminate)存储在存储器单元MC中的数据。
例如，当由于第一读取电压VR1被施加到存储器单元MC而使该存储器单元MC导通时，该存储器单元MC可以被区分为存储数据“1”，而当存储器单元MC截止时，该存储器单元MC可以被区分为存储数据“0”。然而，示例实施例不限于此。根据另一示例实施例，当由于第一读取电压VR1被施加到存储器单元MC而使该存储器单元MC导通时，该存储器单元MC可以被区分为存储数据“0”，而当存储器单元MC截止时，该存储器单元MC可以被区分为存储数据“1”。如上所述，根据示例实施例可以改变数据的逻辑电平的分配。
图5B是示出图5A的曲线图中的存储器单元MC中的阈值电压位移的曲线图。
参考图5B，分别被编程为擦除状态E和第一至第七编程状态P1至P7的存储器单元MC可以具有如图5B所修改的阈值电压分布。由于各种原因，阈值电压分布可能位移。
随着在存储器单元MC被编程之后时间流逝，存储在电荷存储层CS中的电荷可能泄漏。由于更加反复地进行存储器单元MC的编程和擦除，所以隧道绝缘层可能劣化，以使电荷损失恶化。由于编程和读取之间的温度差或高温应力，所以存储在存储器单元MC的电荷存储层CS中的电荷也可能泄漏。
此外，存储器单元MC也可能受到其他相邻存储器单元的影响。例如，当上页被编程到与第n字线WLn相邻的第(n+1)字线的存储器单元时，第n字线WLn的存储器单元的阈值电压可能位移。与在上页被编程到第(n+1)字线的存储器单元之前相比，由于字线耦接(coupling)，第n字线WLn的存储器单元的阈值电压分布可能加宽。由于当上页被编程到第(n+1)字线的存储器单元时第n字线WLn的存储器单元选择性地经历，所以阈值电压分布可能加宽。
图6示出在第(n+1)字线的存储器单元被编程时引起的字线耦接之前和之后与第n字线的存储器单元相关联的阈值电压分布。
参考图6，示出了在第(n+1)字线的存储器单元被编程之前(即在字线耦接之前)与第n字线WLn的存储器单元相关联的两个相邻阈值电压分布610和620。在图6中，仅示出了两个阈值电压分布。然而，依据每单元的位数可以存在更多阈值电压分布。可以基于存储在存储器单元中的数据位数来确定阈值电压分布的数量。例如，当M位数据(例如，M为3或大于3的整数)被存储在存储器单元中时，可以生成2M个阈值电压分布。
可以通过使用存在于阈值电压分布610和620之间的读取电压VR来区分阈值电压分布610和620。尽管附图中未示出，但是也可以通过使用存在于相邻阈值电压分布之间的读取电压来区分其他阈值电压分布。
在阈值电压分布610和620经历与在第(n+1)字线的存储器单元被编程时引起的字线耦接对应的阈值电压位移之后，与第n字线WLn的存储器单元相关联的阈值电压分布610和620可以被修改为阈值电压分布612和622。阈值电压分布612和622表示关于经历在第(n+1)字线的存储器单元被编程时引起的字线耦接的存储器单元和未经历字线耦接的存储器单元两者的、全部的(entire)阈值电压分布。
图7和图8是用于描述图6的包括耦接和非耦接存储器单元的阈值电压分布的图。
参考图7，阈值电压分布710a和720a表示未经历由于字线耦接而引起的阈值电压位移的存储器单元(或非耦接存储器单元)的阈值电压分布。阈值电压分布710b和720b表示经历由于字线耦接而引起的阈值电压位移的存储器单元(或耦接存储器单元)的阈值电压分布。阈值电压分布710b和720b表示被编程为阈值电压分布710a和720a的数据状态的存储器单元的阈值电压位移。
依据由于第(n+1)字线的存储器单元的编程而引起的阈值电压位移，第n字线的被编程的存储器单元可能属于未经历耦接的阈值电压分布710a和720a，或属于经历耦接的阈值电压分布710b和720b。例如，可以使用第一读取电压VR_F来区分阈值电压分布710a和720a中的未经历耦接的存储器单元。可以使用第二读取电压VR_S来区分阈值电压分布710b和720b中的经历耦接的存储器单元。
可以使用第一和第二读取电压VR_F和VR_S、关于一个阈值电压分布(或数据状态)运行两次读取操作，以便减少由字线耦接引起的读取错误。可以根据攻击者单元(aggressor cell)(或引起耦接的编程状态)来确定关于一个数据状态运行的读取操作的次数。
例如，攻击者单元构成一个组、或两个或更多个组。如果攻击者单元构成一个组，则可以执行两次感测操作。如果攻击者单元构成两个组，则可以执行三次感测操作。例如，当攻击者单元构成一个组时，攻击者单元可以是被编程为具有图5A和图5B所示的编程状态P1、P3、P5和P7的存储器单元。当攻击者单元构成两个组时，攻击者单元可以是被编程为具有编程状态P1的存储器单元以及被编程为具有图5A和5B中所示的编程状态P3、P5和P7的存储器单元。
虽然这里在本示例实施例中描述了构成一个组的攻击者单元和构成两个组的攻击者单元，但是对于本领域的普通技术人员而言明显的是攻击者单元的数量不限于此。此外，还将明显的是，用于定义包括攻击者单元的组的编程状态不限于所公开的编程状态。
参考图8，阈值电压分布810a和820a表示未经历由于字线耦接而引起的阈值电压位移的存储器单元(或非耦接存储器单元)的阈值电压分布。阈值电压分布810b、820b、810c和820c表示经历由于字线耦接而引起的阈值电压位移的存储器单元(或耦接存储器单元)的阈值电压分布。阈值电压分布810b、820b、810c和820c表示被编程为阈值电压分布810a和820a的数据状态的存储器单元的阈值电压位移。
依据由于第(n+1)字线的存储器单元的编程而引起的阈值电压位移，第n字线的被编程的存储器单元可能属于阈值电压分布810a和820a或属于阈值电压分布810b、820b、810c和820c。例如，可以执行使用第一读取电压VR_F的感测操作来区分阈值电压分布810a和820a中的未耦接的存储器单元，并且可以执行使用第二读取电压VR_S的感测操作来区分阈值电压分布810b和820b中的耦接的存储器单元，并且可以执行使用第三读取电压VR_M的感测操作来区分阈值电压分布810c和820c中的耦接的存储器单元。
随着存储器单元MC的分布变化，将修改读取存储器单元MC的数据所需的第一至第三读取电压VR_F、VR_S和VR_M的最佳电压电平。当检测到存储器单元MC的两个相邻编程状态Pi和Pi+1之间的谷并且将与检测到的谷对应的电压电平确定为读取电压时，读取电压可以是非易失性存储器设备120的最佳读取参考电压。
同时，可以使用存储器控制器110(见图1)来确定非易失性存储器设备120的最佳读取电压。例如，非易失性存储器设备120可以从存储器控制器110接收读取命令，然后执行读取操作，并且将读取的数据发送到存储器控制器110。接下来，非易失性存储器设备120可以接收来自存储器控制器110的修改的读取电压，并且接收读取命令，然后执行读取操作，并切将读取的数据发送到存储器控制器110，并且可以重复这些操作。在这种情况下，可能需要长的时间段和大的功率量来确定最佳读取电压。
如果可以在非易失性存储器设备120内确定最佳读取电压而无需在存储器控制器110和非易失性存储器设备120之间传输数据，则可以简化存储器控制器110和非易失性存储器设备120之间的数据通信。这里，检测在非易失性存储器设备120内的存储器单元MC的两个相邻编程状态Pi和Pi+1之间的谷的操作将被称为片上谷搜索(OVS)操作。谷是指两个相邻阈值电压分布(或编程状态)之间的谷。谷搜索可以包括执行多次读取以在两个相邻阈值电压分布之间找到谷。新的读取电平可以基于谷的位置。
图9是用于描述根据示例实施例的针对3位多级单元的每页的读取操作的图。
参考图9，当存储器单元MC是3位多级单元时，可以对存储器单元MC执行三次读取操作，并且可以在三页上分别输出八个状态信息。根据示例实施例，擦除状态E被分配为数据“111”；第一编程状态P1可以被分配为数据“110”；第二编程状态P2可以被分配为数据“100”；第三编程状态P3可以被分配为数据“000”；第四编程状态P4可以被分配为数据“010”；第五编程状态P5可以被分配为数据“011”；第六编程状态P6可以被分配为数据“001”；并且第七编程状态P7可以被分配为数据“101”。然而，示例实施例不限于此，并且根据另一示例实施例可以改变分配给各个编程状态的数据。
第一页读取包括对擦除状态E和第一编程状态P1之间的第一谷VA1的第一读取操作、以及对第四编程状态P4和第五编程状态P5之间的第五谷VA5的第二读取操作。
第二页读取包括对第一编程状态P1和第二编程状态P2之间的第二谷VA2的第一读取操作、对第三编程状态P3和第四编程状态P4之间的第四谷VA4的第二读取操作、以及对第五编程状态P5和第六编程状态P6之间的第六谷VA6的第三读取操作。
第三页读取包括对第二编程状态P2和第三编程状态P3之间的第三谷VA3的读取操作、以及对第六编程状态P6和第七编程状态P7之间的第七谷VA7的读取操作。
图10是用于描述根据示例实施例的读取操作的序列的图。参考图10，为了便于描述，将描述图9所示的第三页读取的读取操作。第三页读取的读取操作的描述也可以应用于第一页读取和第二页读取的读取操作。
参考图10，对连接到所选字线WLn的存储器单元MC的第三页读取包括两个读取操作S1010和S1020以及转存(dumping)操作S1030，在该转存操作中，在第一读取操作S1010和第二读取操作S1020中感测的数据从页缓冲器单元125(图2)的锁存器被输出到输入/输出电路126(图2)。
根据本示例实施例，第一读取操作S1010可以是对第七谷VA7的读取操作，并且第二读取操作S1020可以是对第三谷VA3的读取操作。根据示例实施例，可以对第三谷VA3执行第一读取操作S1010，并且可以对第七谷VA7执行第二读取操作S1020。
第三页读取的第一读取操作S1010可以被称为OVS操作。在第一读取操作S1010中，可以顺序地执行对第七谷VA7的第一至第三感测操作F_SENSE、S_SENSE和M_SENSE。在第一感测操作F_SENSE期间，可以使用第一读取电压VR7_F读取存储器单元MC的数据，并且可以将读取的数据存储在页缓冲器单元125的锁存器中。在第二感测操作S_SENSE期间，可以使用第二读取电压VR7_S读取存储器单元MC的数据，并且可以将读取的数据存储在页缓冲器单元125的锁存器中。在第三感测操作M_SENSE中，可以使用第三读取电压VR7_M读取存储器单元MC的数据，并且可以将读取的数据存储在页缓冲器单元125的锁存器中。
在第三页读取的第二读取操作S1020中，可以顺序地执行计数操作XCNT、确定操作COMP和感测操作SENSE。在示例实施例中，计数操作XCNT和确定操作COMP可以被包括在第一读取操作S1010中。在第三页读取的第二读取操作S1020中，可以在感测操作SENSE之后选择性地执行数据恢复读取操作DR_READ。在计数操作XCNT中，根据第一至第三感测操作F_SENSE、S_SENSE和M_SENSE对存储在页缓冲器单元125的锁存器中的数据执行XOR(异或)运算，并且可以执行对XOR运算的结果进行计数的操作。
在确定操作COMP中，可以将在计数操作XCNT中获得的计数值与第一参考值A和第二参考值B进行比较。第一参考值A是确定要选择并输出第一至第三感测操作F_SENSE、S_SENSE和M_SENSE中的哪个读取的数据的参数，并且第二参考值B是确定是否要执行数据恢复读取操作的参数。
可以基于确定操作COMP的比较结果来控制对第三谷VA3的读取操作的感测操作SENSE。此外，可以基于确定操作COMP的比较结果来控制对选择性地相邻的上字线WLn+1或相邻的下字线WLn-1的数据恢复读取操作DR_READ。
在转存操作S1030中，可以将第一读取操作S1010和第二读取操作S1020中感测的数据从页缓冲器单元125的锁存器输出到输入/输出电路126。例如，在转存操作S1030中，可以基于确定操作COMP的比较结果来选择在第一读取操作S1010中执行的第一至第三感测操作F_SENSE、S_SENSE和M_SENSE的读取的数据之一并且将其输出到输入/输出电路126。此外，在转存操作S1030中，将在第二读取操作S1020中执行的感测操作SENSE的读取的数据输出到输入/输出电路126。
在下文中，将参考图11A至图11E更详细地描述作为第三页读取的读取操作的、第一读取操作S1010的第一至第三感测操作F_SENSE、S_SENSE和M_SENSE，以及第二读取操作S1020的计数操作XCNT、确定操作COMP、感测操作SENSE和数据恢复读取操作DR_READ。
图11A至图11E是用于描述根据示例实施例的OVS操作的图。将参考图11A至图11E描述根据图10的第三页读取的读取操作的OVS操作。
参考图11A，示出了与所选字线WLn的存储器单元MC的数据相关联的第六编程状态P6和第七编程状态P7的阈值电压分布1110和1120。阈值电压分布1110和1120可以向下述阈值电压分布偏离：所述阈值电压分布由于例如由外部刺激、磨损和/或字线耦接引起的阈值电压位移而变化。为了附图的简洁，描述将集中于第七编程状态P7的阈值电压分布1120偏离至阈值电压分布1122的实施例。根据示例实施例，第六编程状态P6的阈值电压分布1110可以位移，或者第六和第七编程状态P6和P7的阈值电压分布1110和1120可以都位移。
在第三页读取的第一读取操作S1010中，在第一感测操作F_SENSE期间，以第一读取电压VR7_F读取存储器单元MC的数据。这里，具有比第一读取电压VR7_F更低的阈值电压Vth的存储器单元MC被读取为“1”，并且具有比第一读取电压VR7_F更高的阈值电压Vth的存储器单元MC被读取为“0”。在第一感测操作F_SENSE期间读取的数据可以被存储在页缓冲器单元125的锁存器中。
在第二感测操作S_SENSE期间，以第二读取电压VR7_S读取存储器单元MC的数据。这里，具有比第二读取电压VR7_S低的阈值电压Vth的存储器单元MC被读取为“1”，并且具有比第二读取电压VR7_S更高的阈值电压Vth的存储器单元MC被读取为“0”。在第二感测操作S_SENSE期间读取的数据可以被存储在页缓冲器单元125的锁存器中。
在第三感测操作M_SENSE中，以第三读取电压VR7_M读取存储器单元MC的数据。这里，具有比第三读取电压VR7_M更低的阈值电压Vth的存储器单元MC被读取为“1”，并且具有比第三读取电压VR7_M更高的阈值电压Vth的存储器单元MC被读取为“0”。在第三感测操作M_SENSE中读取的数据可以被存储在页缓冲器单元125的锁存器中。
在第三页读取的第二读取操作S1020中，在第一计数操作XCNT1中，可以对在第一感测操作F_SENSE期间读取的数据和在第二感测操作S_SENSE期间读取的数据执行第一XOR运算，并且可以从第一XOR运算的结果对“1”的数量X进行计数。第一XOR运算的结果“1”指示存在具有在第一读取电压VR7_F和第二读取电压VR7_S之间的阈值电压Vth的存储器单元。
在示例实施例中，在第一读取操作S1010中，连续执行第一至第三感测操作F_SENSE、S_SENSE和M_SENSE。
在第二计数操作XCNT2中，可以对在第二感测操作S_SENSE期间读取的数据和在第三感测操作M_SENSE中读取的数据执行第二XOR运算，并且可以从第二XOR运算的结果对“1”的数量Y进行计数。第二XOR运算的结果“1”指示存在具有在第二读取电压VR7_S和第三读取电压VR7_M之间的阈值电压Vth的存储器单元。
在确定操作COMP中，可以将第一XOR运算的结果的第一计数值X和第二XOR运算的结果的第二计数值Y与第一参考值A和第二参考值B进行比较。例如，第二计数值Y可以被确定为在第一计数值X和第二参考值B之间(X<Y<B)，并且第一计数值X和第二计数值Y之间的差的绝对值(|X-Y|)可以被确定为大于第一参考值A。在这种情况下，可以将在第一感测操作F_SENSE期间使用的第一读取电压VR7_F确定为第七谷VA7的最佳读取电压。
作为示例，对第三谷VA3(见图9)的读取操作的感测操作SENSE可以被设置为执行一次。在对第三谷VA3的感测操作SENSE期间使用的读取电压可以被设置为与第七谷VA7的第一读取电压VR7_F对应的第一读取电压VR3_F。在第三谷VA3的感测操作SENSE中，以第一读取电压VR3_F读取存储器单元MC的数据。作为示例，具有比第一读取电压VR3_F更低的阈值电压Vth的存储器单元MC被读取为“1”，并且具有比第一读取电压VR3_F更高的阈值电压Vth的存储器单元MC被读取为“0”。通过感测操作SENSE读取的数据可以被存储在页缓冲器单元125的锁存器中。例如，在感测操作SENSE期间使用的第一读取电压VR3_F可以被确定为第三谷VA3的最佳读取电压。
在转存操作DUMP中，可以将在第一读取操作S1010中执行的第一感测操作F_SENSE的读取的数据和在第二读取操作S1020中执行的感测操作SENSE的以第一读取电压VR3_F读取的数据输出到输入/输出电路126。
参考图11B，与图11A的第三页读取相比，图11B的第三页读取的读取操作关于确定操作COMP与第二读取操作S1020不同，而其他操作相同。在下文中，描述将集中于图11B至图11E的第三页读取与图11A的第三页读取的区别。
在图11B中，根据确定操作COMP，第一计数值X或第二计数值Y可以被确定为小于第二参考值B((X或Y)<B)，并且第一计数值X和第二计数值Y之间的差的绝对值(|X-Y|)可以被确定为小于第一参考值A。在这种情况下，在第二感测操作S_SENSE期间使用的第二读取电压VR7_S可以被确定为第七谷VA7的最佳读取电压。
在对第三谷VA3(图9)的读取操作的感测操作SENSE中，可以设置与第七谷VA7的第二读取电压VR7_S对应的第二读取电压VR3_S。在第三谷VA3的感测操作SENSE中，以第二读取电压VR3_S读取存储器单元MC的数据。作为示例，具有比第二读取电压VR3_S更低的阈值电压Vth的存储器单元MC可以被读取为“1”，并且具有比第二读取电压VR3_S更高的阈值电压Vth的存储器单元MC被读取为“0”。在感测操作SENSE中读取的数据可以被存储在页缓冲器单元125的锁存器中。例如，在感测操作SENSE期间使用的第二读取电压VR3_S可以被确定为第三谷VA3的最佳读取电压。
在转存操作DUMP中，可以将在第一读取操作S1010中执行的第二感测操作S_SENSE的读取的数据和在第二读取操作S1020中执行的感测操作SENSE的以第二读取电压VR3_S读取的数据输出到输入/输出电路126。
在图11C中，根据确定操作COMP，第一计数值X可以被确定为在第二计数值Y和第二参考值B之间(Y<X<B)，并且第一计数值X和第二计数值Y之间的差的绝对值(|X-Y|)可以被确定为大于第一参考值A。在这种情况下，在第三感测操作M_SENSE中使用的第三读取电压VR7_M可以被确定为第七谷VA7的最佳读取电压。
在对第三谷VA3的读取操作的感测操作SENSE中，可以设置与第七谷VA7的第三读取电压VR7_M对应的第三读取电压VR3_M。在第三谷VA3的感测操作SENSE中，以第三读取电压VR3_M读取存储器单元MC的数据。作为示例，具有比第三读取电压VR3_M更低的阈值电压Vth的存储器单元MC可以被读取为“1”，并且具有比第三读取电压VR3_M更高的阈值电压Vth的存储器单元MC被读取为“0”。在感测操作SENSE中读取的数据可以被存储在页缓冲器单元125的锁存器中。例如，在感测操作SENSE期间使用的第三读取电压VR3_M可以被确定为第三谷VA3的最佳读取电压。
在转存操作DUMP中，可以将在第一读取操作S1010中执行的第三感测操作M_SENSE的读取的数据和在第二读取操作S1020中执行的感测操作SENSE的以第三读取电压VR3_M读取的数据输出到输入/输出电路126。
在图11D中，根据确定操作COMP，第一计数值X或第二计数值Y可以被确定为大于第二参考值B((X或Y)>B)，并且第一计数值X可以被确定为小于第二计数值Y(X<Y)。在这种情况下，由于由相邻的上字线WLn+1或相邻的下字线WLn-1引起的字线耦接，所选字线WLn的阈值电压位移可以被确定为向低阈值电压偏离。
在确定操作COMP中，为了减少由于字线耦接而引起的读取错误，可以根据需要确定对上字线WLn+1的数据恢复读取操作。这里，可以将在第一读取操作S1010中使用的第一至第三读取电压VR7_F、VR7_S和VR7_M中的相对低的阈值电压确定为最佳读取电压。例如，可以将在第一感测操作F_SENSE期间使用的第一读取电压VR7_F和在第二感测操作S_SENSE期间使用的第二读取电压VR7_S确定为第七谷VA7的最佳读取电压。
在对第三谷VA3(图9)的读取操作的感测操作SENSE中，可以设置与第七谷VA7的第一和第二读取电压VR7_F和VR7_S对应的第一和第二读取电压VR3_F和VR3_S。在第三谷VA3的感测操作SENSE中，以第一和第二读取电压VR3_F和VR3_S顺序地读取存储器单元MC的数据。作为示例，具有比第一读取电压VR3_F更低的阈值电压Vth的存储器单元MC被读取为“1”，并且具有比第一读取电压VR3_F更高的阈值电压Vth的存储器单元MC被读取为“0”。作为另一示例，具有比第二读取电压VR3_S更低的阈值电压Vth的存储器单元MC被读取为“0”，并且具有比第二读取电压VR3_S更高的阈值电压Vth的存储器单元MC被读取为“1”。在感测操作SENSE中读取的数据可以被存储在页缓冲器单元125的锁存器中。作为示例，可以以第一和第二读取电压VR3_F和VR3_S连续执行感测操作SENSE。
接下来，在数据恢复读取操作DR_READ中，可以对上字线WLn+1执行读取操作。对上字线WLn+1的读取操作可以包括至少一个感测操作。可以使用图5A至图5B所示的第一至第七读取电压VR1至VR7中的一个或使用预定的读取电压来执行对上字线WLn+1的感测操作。例如，可以使用作为第一至第七读取电压VR1至VR7中的中间电压的第四读取电压VR4来执行对上字线WLn+1的感测操作。根据示例实施例，可以基于引起耦接或耦接量的上字线WLn+1的编程状态，关于对上字线WLn+1的感测操作设置各种读取电压。例如，可以基于上字线WLn+1的编程状态将第一读取电压VR3_F和第二读取电压VR3_S中的一个确定为第三谷VA3的最佳读取电压。
在转存操作DUMP中，可以将在第一读取操作S1010中执行的两个感测操作F_SENSE和S_SENSE的读取的数据以及在第二读取操作S1020中执行的感测操作SENSE的以第一和第二读取电压VR3_F和VR3_S读取的数据输出到输入/输出电路126。
在图11E中，根据确定操作COMP，第一计数值X或第二计数值Y可以被确定为大于第二参考值B((X或Y)>B)，并且第一计数值X可以被确定为大于第二计数值Y(X>Y)。在这种情况下，由于由相邻的上字线WLn+1引起的字线耦接，所选字线WLn的阈值电压位移可以被确定为向相对高的阈值电压偏离。
在确定操作COMP中，为了减少由于字线耦接而引起的读取错误，可以根据需要确定对上字线WLn+1的数据恢复读取操作。作为示例，在第一读取操作S1010中使用的第一至第三读取电压VR7_F、VR7_S和VR7_M中的相对高的阈值电压Vth可以被确定为第七谷VA7的最佳读取电压。也就是说，在第二感测操作S_SENSE期间使用的第二读取电压VR7_S和在第三感测操作M_SENSE中使用的第三读取电压VR7_M可以被确定为第七谷VA7的最佳读取电压。
在对第三谷VA3(图9)的读取操作的感测操作SENSE中，可以设置与第七谷VA7的第二和第三读取电压VR7_S和VR7_M对应的第二和第三读取电压VR3_S和VR3_M。在第三谷VA3的感测操作SENSE中，以第二和第三读取电压VR3_S和VR3_M读取存储器单元MC的数据。作为示例，具有比第二读取电压VR3_S更低的阈值电压Vth的存储器单元MC被读取为“1”，并且具有比第二读取电压VR3_S更高的阈值电压Vth的存储器单元MC被读取为“0”。具有比第三读取电压VR3_M更低的阈值电压Vth的存储器单元MC被读取为“1”，并且具有比第三读取电压VR3_M更高的阈值电压Vth的存储器单元MC被读取为“0”。在感测操作SENSE中的以第二和第三读取电压VR3_S和VR3_M读取的数据可以被存储在页缓冲器单元125的锁存器中。作为示例，以第二和第三读取电压VR3_S和VR3_M连续执行感测操作SENSE。
接着，在数据恢复读取操作DR_READ中，可以执行对上字线WLn+1的读取操作。对上字线WLn+1的读取操作可以包括至少一个感测操作。可以使用图5A和图5B所示的第一至第七读取电压VR1至VR7中的一个或使用预定的读取电压来执行对上字线WLn+1的感测操作。例如，可以使用作为第一至第七读取电压VR1至VR7中的中间电压的第四读取电压VR4来执行对上字线WLn+1的感测操作。根据示例实施例，可以基于引起耦接或耦接量的上字线WLn+1的编程状态、关于对上字线WLn+1的感测操作设置各种读取电压。例如，可以基于上字线WLn+1的编程状态将第二读取电压VR3_S和第三读取电压VR3_M中的一个确定为第三谷VA3的最佳读取电压。
在转存操作DUMP中，可以将在第一读取操作S1010中执行的两个感测操作S_SENSE和M_SENSE的读取的数据以及在第二读取操作S1020中执行的感测操作SENSE的以第二和第三读取电压VR3_S和VR3_M读取的数据输出到输入/输出电路126。
图12是根据示例实施例的读取操作的流程图。图13至图17是用于描述根据示例实施例的参考图12描述的操作的图。
当结合图10参考图12时，可以执行对连接到所选字线WLn的存储器单元MC的第三页读取的读取操作。第三页读取的读取操作的流程也可以应用于第一页读取和第二页读取的读取操作。
在操作S1210中，可以执行对连接到所选字线WLn的存储器单元MC的第三页读取的第一读取操作。第一读取操作可以包括对第七谷VA7的三个感测操作。可以顺序地执行对第七谷VA7的第一至第三感测操作F_SENSE、S_SENSE和M_SENSE。在第一感测操作F_SENSE期间，可以使用第一读取电压VR7_F读取存储器单元MC的数据，在第二感测操作S_SENSE期间，使用第二读取电压VR7_S读取存储器单元MC的数据，在第三感测操作M_SENSE中，可以使用第三读取电压VR7_M读取存储器单元MC的数据。
在操作S1212中，可以基于第一至第三感测操作F_SENSE、S_SENSE和M_SENSE的读取的数据来确定是否需要数据恢复读取操作DR_READ。可以对第一至第三感测操作F_SENSE、S_SENSE和M_SENSE的读取的数据执行XOR运算，并且可以对XOR运算的结果进行计数，并且可以将从计数操作XCNT获得的计数值与第一参考值A和第二参考值B进行比较。比较操作可以被称为OVS操作。根据OVS操作的结果，可以控制对与所选字线WLn相邻的上字线WLn+1的数据恢复读取操作DR_READ。
当作为操作S1212的比较结果、第二计数值Y在第一计数值X和第二参考值B之间(X<Y<B)以及第一计数值X和第二计数值Y之间的差的绝对值(|X-Y|)被确定为大于第一参考值A时，操作将前进到不需要数据恢复读取操作DR_READ的操作S1220。在操作S1220中，可以执行对连接到所选字线WLn的存储器单元MC的第三页读取的第二读取操作。第二读取操作可以包括在对第三谷VA3的感测操作SENSE中的一次感测操作。如图13所示，在第三谷VA3的感测操作SENSE中使用的读取电压可以被设置为与第七谷VA7的第一读取电压VR7_F对应的第一读取电压VR3_F。接下来，操作将前进到操作S1230。
当作为操作S1212的比较结果、第一计数值X或第二计数值Y被确定为小于第二参考值B((X或Y)<B)以及第一计数值X和第二计数值Y之间的差的绝对值(|X-Y|)被确定为小于第一参考值A时，操作将前进到不需要数据恢复读取操作DR_READ的操作S1220。在操作S1220中，可以执行对连接到所选字线WLn的存储器单元MC的第三页读取的第二读取操作。第二读取操作可以包括在对第三谷VA3的感测操作SENSE中的一次感测操作。如图14所示，在第三谷VA3的感测操作SENSE中使用的读取电压可以被设置为与第七谷VA7的第二读取电压VR7_S对应的第二读取电压VR3_S。接下来，操作将前进到操作S1230。
当作为操作S1212的比较结果、第一计数值X被确定为在第二计数值Y和第二参考值B之间(Y<X<B)以及第一计数值X和第二计数值Y之间的差的绝对值(|X-Y|)被确定为大于第一参考值A时，该方法将前进到不需要数据恢复读取操作DR_READ的操作S1220。在操作S1220中，可以执行对连接到所选字线WLn的存储器单元MC的第三页读取的第二读取操作。第二读取操作可以包括在对第三谷VA3的感测操作SENSE中的一次感测操作。如图15所示，在第三谷VA3的感测操作SENSE中使用的读取电压可以被设置为与第七谷VA7的第三读取电压VR7_M对应的第三读取电压VR3_M。接下来，操作将前进到操作S1230。
当作为操作S1212的比较结果、第一计数值X或第二计数值Y被确定为大于第二参考值B((X或Y)>B)时，操作将前进到需要数据恢复读取操作DR_READ的操作S1214。
在操作S1214中，作为操作S1212的比较的结果，当第一计数值X被确定为小于第二计数值Y时，以及当由于由相邻的上字线WLn+1引起的字线耦接导致所选字线WLn的阈值电压位移被确定为向相对低的阈值电压偏离时，操作将前进到操作S1222。
在操作S1222中，可以执行对连接到所选字线WLn的存储器单元MC的第三页读取的第二读取操作。第二读取操作可以包括在对第三谷VA3的感测操作SENSE中的两次感测操作。如图16所示，可以设置与第一和第二读取电压VR7_F和VR7_S对应的第一和第二读取电压VR3_F和VR3_S。接下来，操作可以前进到操作S1226。
在操作S1214中，作为操作S1212的比较的结果，当第一计数值X被确定为大于第二计数值Y，以及由于由相邻的上字线WLn+1引起的字线耦接导致所选字线WLn的阈值电压位移被确定为向相对高的阈值电压偏离时，操作将前进到操作S1224。
在操作1224中，可以执行对连接到所选字线WLn的存储器单元MC的第三页读取的第二读取操作。第二读取操作可以包括在对第三谷VA3的感测操作SENSE中的两次感测操作。如图17所示，可以设置与第七谷VA7的第二和第三读取电压VR7_S和VR7_M对应的第二和第三读取电压VR3_S和VR3_M。接下来，操作将前进到操作S1226。
在操作S1226中，可以执行对与所选字线WLn相邻的上字线WLn+1的读取操作。对上字线WLn+1的读取操作可以包括至少一个感测操作。在示例实施例中，在对上字线WLn+1的感测操作中，读取电压可以被设置为图5A的第一至第七读取电压VR1至VR7中的一个。在其他示例实施例中，在对上字线WLn+1的感测操作中，读取电压可以被设置为预定电压。输入/输出电路126可以输出以基于引起耦接或耦接量的上字线WLn+1的编程状态的三个读取电压VR3_F、VR3_S和VR3_M之一读取的数据。接下来，操作将前进到操作S1230。
在操作S1230中，可以将在所选字线WLn的读取操作中读取的数据和/或在上字线WLn+1的读取操作中读取的数据从页缓冲器单元125(图2)转存到输入/输出电路126(图2)。接下来，输入/输出电路126可以经由输入/输出线I/O向外部输出所转存的读取的数据。
图18和图19是用于描述根据示例实施例的读取操作中的感测操作的数量的图。图18描述了在操作S1212中不需要数据恢复读取操作DR_READ时要执行感测操作的次数，并且图19描述了在操作S1212中需要数据恢复读取操作DR_READ时要执行感测操作的次数。
参考图18，在对连接到所选字线WLn的存储器单元MC的第三页读取的读取操作S1810期间，当数据恢复读取操作DR_READ被确定为不需要时，可以以通过对第七谷VA7的三次感测操作检测到的最佳读取电压对第三谷VA3执行一次感测操作。在所选字线WLn的读取操作S1810期间读取的数据可以被存储在页缓冲器单元125中，然后在操作S1820中被转存到输入/输出电路126。
参考图19，在对连接到所选字线WLn的存储器单元MC的第三页读取的读取操作S1910中，当数据恢复读取操作DR_READ被确定为必要时，可以执行对第七谷VA7的三次感测操作以及对第三谷VA3的两次感测操作。接下来，数据恢复读取操作DR_READ可以包括对相邻的上字线WLn+1执行的读取操作S1920，其包括一次感测操作，并且在对上字线WLn+1的读取操作S1920中读取的数据可以被存储在页缓冲器单元125中，然后在操作S1930期间被转存到输入/输出电路126。此外，在所选字线WLn的读取操作S1910中读取的数据可以被存储在页缓冲器单元125中，然后在操作S1930期间被转存到输入/输出电路126。在操作S1940期间，通过执行操作S1910和S1920得到的最终数据可以被转存到输入/输出电路126。
在示例实施例中，输入/输出电路126可以基于对相邻的上字线WLn+1的数据恢复读取操作DR_READ的结果输出从通过对第三谷VA3执行两次感测操作而读取的数据中选择的数据。例如，当相邻的上字线WLn+1的编程状态为高编程状态(例如，预定的编程状态)时，输入/输出电路126可以选择通过以图11D中的第二读取电压VR7_S执行第二感测操作而读取的数据、以及通过以图11E中的第三读取电压VR7_M执行第三感测操作而读取的数据。
图20示出作为图19的示例实施例的比较示例的读取操作。
参考图20，与图19的数据恢复读取操作DR_READ比较，图20的数据恢复读取操作DR_READ包括对所选字线WLn执行的读取操作S2020和对相邻的上字线WLn+1执行的读取操作S2030。经由对第七谷VA7的一次或两次感测操作和对第三谷VA3的一次感测操作执行对所选字线WLn的读取操作S2010之后，在数据恢复读取操作DR_READ中重复执行对所选字线WLn的读取操作S2020。
由于对所选字线WLn执行的重复的读取操作S2010和S2020，可以增加数据恢复读取操作DR_READ的持续时间。额外地执行数据恢复读取操作DR_READ以确保非易失性存储器设备120的可靠性。如果作为附加操作的数据恢复读取操作DR_READ花费长时间，则非易失性存储器设备120的高速读取性能可能被影响。
图21是示出根据示例实施例应用执行OVS操作和恢复读取操作的存储器系统的固态驱动器(SSD)系统的框图。
参考图21，SSD系统2300包括主机2100和SSD 2200。SSD 2200经由信号连接器2001与主机2100发送或接收信号SIG。SSD 2200包括SSD控制器2210、多个快闪存储器2221至222n、以及缓冲器存储器2240。
响应于从主机2100接收的信号SIG，SSD控制器2210可以控制多个快闪存储器2221至222n。例如，快闪存储器2221至222n可以对应于参考图1至图20描述的非易失性存储器设备120。快闪存储器2221至222n可以确保在数据恢复读取操作中不重复对所选字线的读取操作，并且经由OVS操作使用最佳读取电压控制感测操作。缓冲器存储器2240作为SSD 2200的缓冲器存储器进行操作。例如，缓冲器存储器2240可以临时存储从主机2100接收的数据或从多个快闪存储器2221至222n接收的数据，或者可以临时存储被实现为软件层的刷新读取控制器。
虽然已经参照本发明的实施例具体示出并描述了本发明的构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以对本发明进行形式和细节上的各种改变。

Claims (25)

1.一种用于非易失性存储器设备的读取方法，该非易失性存储器设备包括多个存储器单元，每个存储器单元存储M位数据，其中M为3或大于3的整数，所述读取方法包括：
通过将连接到第一字线的第一组存储器单元的数据划分为M页并从M页单独地读取数据，读取所述第一组存储器单元的数据，其中读取所述第一组存储器单元的数据包括：
当读取第一至第M页中的每个页时，通过对所述第一组存储器单元的两个相邻阈值电压分布的第一谷执行N个感测操作来执行片上谷搜索(OVS)操作，其中N为3或更多；以及
基于所述OVS操作的结果，经由对与所述第一字线相邻的第二字线的读取操作执行数据恢复读取操作，
其中，在所述数据恢复读取操作中，不执行对所述第一字线的读取操作。
2.根据权利要求1所述的读取方法，还包括：基于所述第一谷的OVS操作的结果，确定执行所述第一组存储器单元的两个相邻阈值电压分布的第二谷的感测操作的次数。
3.根据权利要求2所述的读取方法，其中，在所述非易失性存储器设备内确定执行所述第二谷的感测操作的次数。
4.根据权利要求2所述的读取方法，其中，当基于所述OVS操作的结果不执行所述数据恢复读取操作时，将执行所述第二谷的感测操作的次数设置为一次。
5.一种用于非易失性存储器设备的读取方法，该非易失性存储器设备包括多个存储器单元，每个存储器单元存储M位数据，其中M为3或更多，所述读取方法包括：
通过将连接到第一字线的第一组存储器单元的数据划分为M页并从M页单独地读取数据，读取所述第一组存储器单元的数据，其中读取所述第一组存储器单元的数据包括：
在所述非易失性存储器设备内执行片上谷搜索(OVS)操作，其中在所述OVS操作期间，确定关于与第一至第M页中的每个页对应的所述第一组存储器单元的两个相邻阈值电压分布的第一谷的读取电压；
基于所述第一谷的OVS操作的结果，确定执行两个相邻阈值电压分布的第二谷的感测操作的次数；以及
基于所述OVS操作的结果，对与所述第一字线相邻的第二字线选择性地执行数据恢复读取操作。
6.根据权利要求5所述的读取方法，其中，执行所述OVS操作包括：
执行第一感测操作，在所述第一感测操作中，以第一读取电压读取所述第一组存储器单元的数据；
执行第二感测操作，在所述第二感测操作中，以比所述第一读取电压高的第二读取电压读取所述第一组存储器单元的数据；
执行第三感测操作，在所述第三感测操作中，以比所述第二读取电压高的第三读取电压读取所述第一组存储器单元的数据；
基于从第一至第三感测操作读取的数据，确定执行了所述OVS操作的第一谷的读取电压；以及
基于所确定的第一谷的读取电压，确定每页读取的两个相邻阈值电压分布的第二谷的读取电压。
7.根据权利要求6所述的读取方法，其中，确定第一谷的读取电压包括：
对在第一感测操作期间读取的数据和在第二感测操作期间读取的数据执行第一异或运算；
从第一异或运算的结果对“1”的数量进行计数，并且存储计数的“1”的数量作为第一计数值；
对在第二感测操作期间读取的数据和在第三感测操作期间读取的数据执行第二异或运算；
从第二异或运算的结果对“1”的数量进行计数，并且存储计数的“1”的数量作为第二计数值；以及
将第一计数值和第二计数值与第一参考值和第二参考值进行比较。
8.根据权利要求7所述的读取方法，其中，第一参考值是用于确定要选择并输出第一至第三感测操作的哪个读取的数据的参数，以及
其中，第二参考值是用于确定是否要执行所述数据恢复读取操作的参数。
9.根据权利要求8所述的读取方法，其中，在确定关于第二谷的读取电压时，当第二计数值被确定为在第一计数值和第二参考值之间、以及第一计数值和第二计数值之间的差的绝对值被确定为大于第一参考值时，将关于第二谷的读取电压设置为第一读取电压。
10.根据权利要求8所述的读取方法，其中，在确定关于第二谷的读取电压时，当第一计数值或第二计数值被确定为小于第二参考值、以及第一计数值和第二计数值之间的差的绝对值被确定为小于第一参考值时，将关于第二谷的读取电压设置为第二读取电压。
11.根据权利要求8所述的读取方法，其中，在确定关于第二谷的读取电压时，当第一计数值被确定为在第二计数值和第二参考值之间、以及第一计数值和第二计数值之间的差的绝对值被确定为大于第一参考值时，将关于第二谷的读取电压设置为第三读取电压。
12.根据权利要求8所述的读取方法，其中，在确定关于第二谷的读取电压时，当第一计数值或第二计数值被确定为大于第二参考值、以及第一计数值被确定为小于第二计数值时，将关于第二谷的读取电压设置为第一读取电压和第二读取电压。
13.根据权利要求8所述的读取方法，其中，在确定关于第二谷的读取电压时，当第一计数值或第二计数值被确定为大于第二参考值、以及第一计数值被确定为大于第二计数值时，将关于第二谷的读取电压设置为第二读取电压和第三读取电压。
14.根据权利要求5所述的读取方法，其中，当执行所述数据恢复读取操作时，在所述数据恢复读取操作期间不执行对所述第一字线的读取操作。
15.一种非易失性存储器设备，包括：
存储器单元阵列，包括以行和列排列的多个存储器单元，每个存储器单元被配置为存储M位数据，其中M为3或更多；
页缓冲器单元，被配置为从所述存储器单元阵列读取所述多个存储器单元的数据；以及
控制逻辑单元，被配置为：通过单独地读取连接到第一字线的第一组存储器单元的M页的数据来读取所述第一组存储器单元的数据；当读取M页中的每个页时，通过N个感测操作对所述第一组存储器单元的两个相邻阈值电压分布的第一谷执行片上谷搜索(OVS)操作，其中N为3或更多；基于所述OVS操作的结果，确定是否对与所述第一字线相邻的第二字线执行数据恢复读取操作；以及确定执行所述第一组存储器单元的两个相邻阈值电压分布的第二谷的感测操作的次数。
16.根据权利要求15所述的非易失性存储器设备，其中，当确定要执行所述数据恢复读取操作时，所述控制逻辑单元控制所述数据恢复读取操作，使得在所述数据恢复读取操作期间不执行对所述第一字线的读取操作。
17.根据权利要求15所述的非易失性存储器设备，其中，当确定不执行所述数据恢复读取操作时，所述控制逻辑单元将执行所述第二谷的感测操作的次数设置为一次。
18.根据权利要求15所述的非易失性存储器设备，其中，当确定要执行所述数据恢复读取操作时，所述控制逻辑单元将执行所述第二谷的感测操作的次数设置为(N-1)次。
19.根据权利要求18所述的非易失性存储器设备，其中，所述(N-1)次执行所述第二谷的感测操作是使用在N个感测操作中使用的读取电压中的、对应于包括最低读取电压的低侧(N-1)个读取电压的读取电压而执行的。
20.根据权利要求18所述的非易失性存储器设备，其中，所述(N-1)次执行所述第二谷的感测操作是使用在N个感测操作中使用的读取电压中的、对应于包括最高读取电压的高侧(N-1)个读取电压的读取电压而执行的。
21.一种用于非易失性存储器设备的读取方法，该非易失性存储器设备包括连接到多个字线的多个存储器单元，所述读取方法包括：
读取连接到第一字线的第一组存储器单元的数据，其中读取所述第一组存储器单元的数据包括：
通过针对所述第一组存储器单元的两个相邻阈值电压分布的第一谷、以三个相应读取电压顺序地执行三个感测操作，执行片上谷搜索(OVS)操作；
基于所述OVS操作的第一结果，针对所述第一组存储器单元的两个相邻阈值电压分布的第二谷、以从所述三个相应读取电压中选择的一个读取电压执行一个感测操作；以及
基于与所述第一结果不同的OVS操作的第二结果，针对第二谷以从所述三个相应读取电压中选择的两个相应读取电压顺序地执行两个感测操作。
22.根据权利要求21所述的读取方法，还包括：
基于所述OVS操作的第二结果，对与所述第一字线相邻的第二字线以预定的读取电压执行数据恢复读取操作。
23.根据权利要求22所述的读取方法，还包括：
输出通过执行所述两个感测操作中的一个感测操作而读取的数据，其中基于连接到所述第二字线的存储器单元的编程状态来选择所述数据。
24.根据权利要求21所述的读取方法，其中，所述三个相应读取电压是第一读取电压、大于第一读取电压的第二读取电压、以及大于第二读取电压的第三读取电压，
其中执行所述OVS操作包括：
执行第一感测操作，其中以所述第一读取电压读取所述第一组存储器单元的数据；
执行第二感测操作，其中以所述第二读取电压读取所述第一组存储器单元的数据；
执行第三感测操作，其中以所述第三读取电压读取所述第一组存储器单元的数据；
对所述第一组存储器单元中的、具有第一读取电压和第二读取电压之间的阈值电压的第一存储器单元的数量进行计数，并且存储计数的第一存储器单元的值作为第一计数值；以及
对所述第一组存储器单元中的、具有第二读取电压和第三读取电压之间的阈值电压的第二存储器单元的数量进行计数，并且存储计数的第二存储器单元的值作为第二计数值。
25.根据权利要求24所述的读取方法，其中，当第一计数值和第二计数值之间的差值小于或大于第一参考值、以及第一计数值和第二计数值中的每个小于第二参考值时，所述OVS操作导致所述第一结果，以及
其中，当第一计数值大于或小于第二计数值、以及第一计数值和第二计数值中的每个大于第二参考值时，所述OVS操作导致所述第二结果。
CN201711274002.XA 2017-01-13 2017-12-06 用于以优化读取电压读取数据的非易失性存储器设备 Active CN108305660B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170006282A KR102663813B1 (ko) 2017-01-13 2017-01-13 최적의 읽기 전압으로 독출하는 불휘발성 메모리 장치
KR10-2017-0006282 2017-01-13

Publications (2)

Publication Number Publication Date
CN108305660A true CN108305660A (zh) 2018-07-20
CN108305660B CN108305660B (zh) 2022-04-26

Family

ID=62841101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711274002.XA Active CN108305660B (zh) 2017-01-13 2017-12-06 用于以优化读取电压读取数据的非易失性存储器设备

Country Status (3)

Country Link
US (1) US10163518B2 (zh)
KR (1) KR102663813B1 (zh)
CN (1) CN108305660B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684180B (zh) * 2019-01-19 2020-02-01 大陸商深圳大心電子科技有限公司 資料讀取方法、儲存控制器與儲存裝置
CN110942796A (zh) * 2018-09-21 2020-03-31 三星电子株式会社 非易失性存储器装置和操作非易失性存储器装置的方法
CN111489776A (zh) * 2019-01-28 2020-08-04 深圳大心电子科技有限公司 数据读取方法、存储控制器与存储装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019145191A (ja) * 2018-02-23 2019-08-29 東芝メモリ株式会社 半導体記憶装置及び半導体記憶装置の制御方法
TWI651721B (zh) * 2018-03-09 2019-02-21 大陸商深圳大心電子科技有限公司 解碼方法以及儲存控制器
US11238942B2 (en) 2018-09-21 2022-02-01 Samsung Electronics Co., Ltd. Nonvolatile memory devices
KR102608958B1 (ko) 2018-11-19 2023-12-01 삼성전자주식회사 스토리지 장치 및 이의 동작 방법
TWI766462B (zh) 2019-12-23 2022-06-01 美商美光科技公司 在記憶體裝置中基於計數器之讀取
CN114868188B (zh) 2019-12-23 2023-04-18 美光科技公司 在存储器装置中基于计数器的读取
KR20220003705A (ko) 2020-07-02 2022-01-11 삼성전자주식회사 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
KR20220020451A (ko) * 2020-08-11 2022-02-21 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법
KR20220029233A (ko) 2020-09-01 2022-03-08 삼성전자주식회사 페이지 버퍼 회로 및 이를 포함하는 메모리 장치
KR20220037618A (ko) * 2020-09-18 2022-03-25 삼성전자주식회사 시간 분할 샘플링 페이지 버퍼를 이용하여 읽기 동작을 수행하는 스토리지 장치
KR20220054493A (ko) 2020-10-23 2022-05-03 삼성전자주식회사 비휘발성 메모리 장치, 그것을 갖는 저장 장치, 및 그것의 리드 방법
KR20220056919A (ko) * 2020-10-28 2022-05-09 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
KR20220058753A (ko) * 2020-10-30 2022-05-10 삼성전자주식회사 비휘발성 메모리 장치, 그것을 갖는 저장 장치 및 그것의 리드 방법
KR20220060572A (ko) 2020-11-04 2022-05-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
KR102491655B1 (ko) 2021-10-01 2023-01-27 삼성전자주식회사 에러 카운트를 결정하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
JP2023116846A (ja) * 2022-02-10 2023-08-23 キオクシア株式会社 半導体記憶装置及び方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110044101A1 (en) * 2009-08-18 2011-02-24 Skymed Corporation Method and system of finding a read voltage for a flash memory
CN103578523A (zh) * 2012-07-23 2014-02-12 三星电子株式会社 存储器件、存储系统及控制存储器件的读取电压的方法
CN103680629A (zh) * 2012-09-07 2014-03-26 旺宏电子股份有限公司 存储器的操作方法及具有该存储器的集成电路
CN104051016A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 非易失性存储装置、读取数据方法、存储系统及操作方法
CN105097028A (zh) * 2014-05-13 2015-11-25 三星电子株式会社 包括非易失性存储器件的存储装置和该器件的读取方法
CN105321572A (zh) * 2014-07-04 2016-02-10 三星电子株式会社 存储设备及其读取方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888842B1 (ko) 2007-06-28 2009-03-17 삼성전자주식회사 읽기 전압을 최적화할 수 있는 플래시 메모리 장치 및그것의 독출 전압 설정 방법
JP2009193631A (ja) * 2008-02-14 2009-08-27 Toshiba Corp 不揮発性半導体記憶装置
KR101466698B1 (ko) * 2008-02-19 2014-11-28 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
KR101423052B1 (ko) 2008-06-12 2014-07-25 삼성전자주식회사 메모리 장치 및 읽기 레벨 제어 방법
US7808831B2 (en) 2008-06-30 2010-10-05 Sandisk Corporation Read disturb mitigation in non-volatile memory
JP2011204298A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性半導体メモリ
US8451664B2 (en) 2010-05-12 2013-05-28 Micron Technology, Inc. Determining and using soft data in memory devices and systems
US8406053B1 (en) * 2011-09-21 2013-03-26 Sandisk Technologies Inc. On chip dynamic read for non-volatile storage
KR101941270B1 (ko) * 2012-01-03 2019-04-10 삼성전자주식회사 멀티-레벨 메모리 장치를 제어하는 메모리 제어기 및 그것의 에러 정정 방법
KR101892038B1 (ko) 2012-01-30 2018-08-27 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
KR20140008098A (ko) * 2012-07-10 2014-01-21 삼성전자주식회사 메모리 장치 및 상기 메모리 장치의 독출 방법
KR101984900B1 (ko) 2012-07-24 2019-05-31 삼성전자 주식회사 메모리 장치 및 상기 메모리 장치의 독출 전압 결정 방법
US9036417B2 (en) 2012-09-06 2015-05-19 Sandisk Technologies Inc. On chip dynamic read level scan and error detection for nonvolatile storage
KR102040904B1 (ko) * 2012-11-05 2019-11-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20140072637A (ko) * 2012-12-05 2014-06-13 삼성전자주식회사 비휘발성 메모리 장치 및 메모리 컨트롤러의 동작 방법
KR102050475B1 (ko) 2013-01-14 2020-01-08 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법
KR20160051328A (ko) 2014-11-03 2016-05-11 에스케이하이닉스 주식회사 데이터 복구 방법 및 이를 사용한 비휘발성 메모리 시스템
KR102397016B1 (ko) * 2014-11-24 2022-05-13 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
KR102284658B1 (ko) * 2015-03-19 2021-08-02 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 상기 비휘발성 메모리 장치의 동작 방법
KR102435027B1 (ko) * 2015-11-09 2022-08-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110044101A1 (en) * 2009-08-18 2011-02-24 Skymed Corporation Method and system of finding a read voltage for a flash memory
CN103578523A (zh) * 2012-07-23 2014-02-12 三星电子株式会社 存储器件、存储系统及控制存储器件的读取电压的方法
CN103680629A (zh) * 2012-09-07 2014-03-26 旺宏电子股份有限公司 存储器的操作方法及具有该存储器的集成电路
CN104051016A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 非易失性存储装置、读取数据方法、存储系统及操作方法
CN105097028A (zh) * 2014-05-13 2015-11-25 三星电子株式会社 包括非易失性存储器件的存储装置和该器件的读取方法
CN105321572A (zh) * 2014-07-04 2016-02-10 三星电子株式会社 存储设备及其读取方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110942796A (zh) * 2018-09-21 2020-03-31 三星电子株式会社 非易失性存储器装置和操作非易失性存储器装置的方法
TWI684180B (zh) * 2019-01-19 2020-02-01 大陸商深圳大心電子科技有限公司 資料讀取方法、儲存控制器與儲存裝置
US10614892B1 (en) 2019-01-19 2020-04-07 Shenzhen Epostar Electronics Limited Co. Data reading method, storage controller and storage device
CN111489776A (zh) * 2019-01-28 2020-08-04 深圳大心电子科技有限公司 数据读取方法、存储控制器与存储装置
CN111489776B (zh) * 2019-01-28 2022-04-22 深圳大心电子科技有限公司 数据读取方法、存储控制器与存储装置

Also Published As

Publication number Publication date
US10163518B2 (en) 2018-12-25
KR20180083689A (ko) 2018-07-23
US20180204624A1 (en) 2018-07-19
KR102663813B1 (ko) 2024-05-07
CN108305660B (zh) 2022-04-26

Similar Documents

Publication Publication Date Title
CN108305660A (zh) 用于以优化读取电压读取数据的非易失性存储器设备
CN108364667B (zh) 非易失性存储器器件及其编程方法
CN107068190B (zh) 修正编程电压的存储器设备编程方法
CN103219040B (zh) 非易失性存储器件和存储器系统及其编程方法和控制方法
KR101939234B1 (ko) 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
CN109427397B (zh) 基于子块位置操作存储器装置的方法和相关存储器系统
CN108573722A (zh) 操作非易失性存储器件的方法和非易失性存储器件
CN106847339B (zh) 存储器装置及其操作方法
KR20160110596A (ko) 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법
CN107068191B (zh) 非易失性存储器装置和非易失性存储器装置的编程方法
KR102314136B1 (ko) 비휘발성 메모리 장치, 메모리 시스템 및 그것의 동작 방법
CN106981306B (zh) 非易失性存储器装置的操作方法
KR102504295B1 (ko) 비휘발성 메모리 장치 및 이의 프로그램 방법
CN109032968B (zh) 包括逻辑到物理地址映射存储设备及其操作方法
CN106920570B (zh) 存储器系统及其操作方法
US9406389B2 (en) Electronically coupling a data line to a source for biasing regardless of states of memory cells coupled to the data line
KR20140071783A (ko) 비휘발성 메모리 장치 및 그것의 동작방법
CN106708744A (zh) 存储系统和存储系统的操作方法
CN106250052A (zh) 存储系统及其操作方法
CN110097901A (zh) 存储器装置及其操作方法
CN106935264B (zh) 存储器系统及其操作方法
CN106933505B (zh) 存储器系统及其操作方法
CN110364208A (zh) 存储器装置
CN106775443B (zh) 存储器系统及其操作方法
CN110175135B (zh) 存储器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant