CN110021328A - 存储装置 - Google Patents

存储装置 Download PDF

Info

Publication number
CN110021328A
CN110021328A CN201811306234.3A CN201811306234A CN110021328A CN 110021328 A CN110021328 A CN 110021328A CN 201811306234 A CN201811306234 A CN 201811306234A CN 110021328 A CN110021328 A CN 110021328A
Authority
CN
China
Prior art keywords
voltage
page
storage device
storage unit
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811306234.3A
Other languages
English (en)
Other versions
CN110021328B (zh
Inventor
李汉埈
金承范
朴一汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110021328A publication Critical patent/CN110021328A/zh
Application granted granted Critical
Publication of CN110021328B publication Critical patent/CN110021328B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Valve Device For Special Equipments (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)
  • Vehicle Body Suspensions (AREA)

Abstract

提供了一种存储装置，所述存储装置包括：向选定的字线提供读取电压并向多条未选定的字线提供通过电压的电压发生器；以及劣化水平检测电路。所述选定的字线和所述未选定的字线连接到多个存储单元。所述劣化水平检测电路基于接收到所述读取电压的存储单元的数据来检测连接到所述选定的字线的存储单元的劣化水平。连接到所述选定的字线的存储单元和接收到所述读取电压的存储单元包括在所述多个存储单元中。所述电压发生器基于所述劣化水平来改变提供给所述未选定的字线的所述通过电压。

Description

存储装置
相关申请的交叉引用
本申请要求于2018年1月10日提交的韩国专利申请No.10-2018-0003475的优先权，其公开内容通过引用全部并入本文。
技术领域
本发明构思的示例性实施例涉及一种存储装置。
背景技术
半导体存储装置可以分类为易失性半导体存储装置和非易失性半导体存储装置。易失性半导体存储装置在读取和写入方面是快速的，但是局限性在于当切断电源时存储的数据丢失。相比之下，非易失性半导体存储装置在电源中断时保存存储在其中的数据。因此，非易失性半导体存储装置用于存储需要保存的数据。
闪存装置是非易失性存储装置的示例。闪存装置已广泛用于诸如下述设备的信息设备的语音和图像数据存储介质中：例如计算机、移动电话、智能电话、个人数字助理(PDA)、数码相机、便携式摄像机、录音机、MP3播放器、手持式PC、游戏机、传真机、扫描仪和打印机。近来，已经积极地研究了安装在诸如智能电话的移动设备上的非易失性存储装置的大容量、高速输入/输出和低功耗技术。
发明内容
本发明构思的示例性实施例提供了一种基于连接到选定的字线的存储单元的阈值电压的劣化水平来改变提供给未选定的字线的通过电压的存储装置。
根据本发明构思的示例性实施例，一种存储装置包括：向选定的字线提供读取电压并向多条未选定的字线提供通过电压的电压发生器；以及劣化水平检测电路。所述选定的字线和所述未选定的字线连接到多个存储单元。所述劣化水平检测电路基于接收到所述读取电压的存储单元的数据来检测连接到所述选定的字线的存储单元的劣化水平。连接到所述选定的字线的存储单元和接收到所述读取电压的存储单元包括在所述多个存储单元中。所述电压发生器基于所述劣化水平来改变提供给所述未选定的字线的所述通过电压。
根据本发明构思的示例性实施例，一种存储装置包括电压发生器、虚拟电压供应单元、劣化水平检测单元和通过电压改变单元。所述电压发生器向选定的字线提供读取电压并向多条未选定的字线提供通过电压。所述选定的字线和所述未选定的字线连接到多个存储单元。所述虚拟电压供应单元在所述读取电压被提供给所述选定的字线之前向所述选定的字线提供虚拟电压。所述劣化水平检测电路基于接收到所述虚拟电压的存储单元的数据来检测连接到所述选定的字线的存储单元的劣化水平。连接到所述选定的字线的存储单元和接收到所述虚拟电压的存储单元包括在所述多个存储单元中。所述通过电压改变电路基于所述劣化水平来改变提供给所述未选定的字线的所述通过电压。
根据本发明构思的示例性实施例，一种存储装置包括存储单元阵列和通过电压改变电路。所述存储单元阵列包括多个页面。每个页面包括多个存储单元。所述通过电压改变电路基于连接到选定的字线的页面中所包括的存储单元的劣化水平而改变提供给连接到未选定的字线的页面的通过电压。连接到所述未选定的字线的页面和连接到所述选定的字线的页面包括在所述多个页面中。所述通过电压改变电路将已经改变的所述通过电压提供给连接到所述未选定的字线的页面中的至少一个页面。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的上述和其他特征将变得更加明显，在附图中：
图1是根据本发明构思的示例性实施例的存储系统的示意性框图。
图2是根据本发明构思的示例性实施例的包括在图1的存储系统中的存储装置的详细框图。
图3是包括在图1和图2的存储单元阵列中的存储块的示例性实施例的电路图。
图4是包括在图3的存储块中的存储单元的示例性实施例的截面图。
图5是示出了在图3的存储单元是3位多级单元的情况下根据阈值电压的散布的曲线图。
图6是示出了存储单元的阈值电压按图5的曲线图改变的情况的曲线图。
图7是示出了在存储单元是3位多级单元的情况下每个页面中的读取操作的曲线图。
图8是根据本发明构思的示例性实施例的存储系统的示意性框图。
图9是根据本发明构思的示例性实施例的存储系统的示意性框图。
图10是根据本发明构思的示例性实施例的存储系统的示意性框图。
图11至图14是示出了根据本发明构思的示例性实施例的确定一个或更多个未选定的字线的方法的视图。
图15至图17是示出了根据本发明构思的示例性实施例的提供改变的通过电压的时间的视图。
图18是根据本发明构思的示例性实施例的计算系统的框图。
具体实施方式
在下文中将参考附图更全面地描述本发明构思的示例性实施例。贯穿附图，相同的附图标记可以指代相同的元件。
本发明构思的示例性实施例提供了一种在使错误位的发生最小化或减少错误位的发生的同时执行数据处理操作的非易失性存储装置及其数据处理方法。
图1是根据本发明构思的示例性实施例的存储系统的示意性框图。
参照图1，在示例性实施例中，存储系统1包括存储控制器10A和存储装置20A。存储装置20A包括存储单元阵列21、页面缓冲单元22和计数单元23。
存储控制器10A包括纠错电路(ECC)处理单元11。存储控制器10A控制存储装置20A。例如，存储控制器10A可以通过向存储装置20A提供地址ADDR、命令CMD和控制信号CTRL来控制存储装置20A的编程操作、读取操作和擦除操作。
存储单元阵列21包括多个存储块BLK0至BLKa-1，其中，a是大于等于2的整数。存储块BLK0至BLKa-1中的每个存储块包括多个页面。存储块BLK0至BLKa-1中的每个存储块包括设置在多条字线和多条位线彼此相交的区域中的多个存储单元。在示例性实施例中，多个存储单元可以是闪存单元，存储单元阵列21可以是NAND闪存单元阵列或NOR闪存单元阵列。在下文中，将参考多个存储单元是闪存单元的示例来详细描述本发明构思的示例性实施例。根据示例性实施例，多个存储单元例如可以是电阻式存储单元，由此形成电阻式随机存取存储器(RRAM)、相变RAM(PRAM)或磁性RAM(MRAM)。
页面缓冲单元22可以存储要写入存储单元阵列21的数据或者从存储单元阵列21读取的数据。在示例性实施例中，页面缓冲单元22包括多个页面缓冲组PBG0至PBGa-1，其中，a是大于等于2的整数。多个页面缓冲组PBG0至PBGa-1可以包括多个页面缓冲器。在示例性实施例中，页面缓冲组PBG0至PBGa-1的数目对应于存储块BLK0至BLKa-1的数目。在示例性实施例中，包括在各个页面缓冲组PBG0至PBGa-1中的多个页面缓冲器的数目对应于包括在各个存储块BLK0至BLKa-1中的多条位线的数目。
在执行对存储装置20A的读取操作的情况下，多个页面缓冲器可以存储从包括在存储单元阵列21中的多个存储单元中选择的一个或更多个存储单元的数据。在示例性实施例中，多个页面缓冲器中的每个页面缓冲器可以包括至少一个锁存器，锁存信号可以被提供给至少一个锁存器，由此锁存存储单元的数据。
在执行对存储装置20A的读取操作的情况下，多个页面缓冲器可以通过单个读取电压来读取和存储一个或更多个选定的存储单元的数据。或者，多个页面缓冲器可以利用不同电平的读取电压来读取和存储一个或更多个选定的存储单元的数据，并且可以分别对所存储的数据执行逻辑运算。在这种情况下，多个页面缓冲器中的每个页面缓冲器可以使用两条数据执行排他性逻辑和(XOR)运算，这两条数据分别是以不同电压幅值中的彼此相似的两个电压幅值读取的。
在示例性实施例中，计数单元23根据存储在多个页面缓冲器中的数据对存储单元的数目进行计数。在示例性实施例中，在提供单个读取电压的情况下，计数单元23可以根据存储在每个页面缓冲器中的数据来对存储单元中的OFF(关断)单元或ON(接通)单元进行计数。另外，在示例性实施例中，在提供具有不同电平的多个读取电压的情况下，计数单元23可以根据存储在每个页面缓冲器中的逻辑运算的数据，对存在于由不同电压幅值划分的多个时间段中的每个时间段中的存储单元中的ON单元的数目进行计数。
ECC处理单元11可以确定在从存储装置20A读取的数据中是否存在错误。当ECC处理单元11检测到存在错误时，可以纠正错误。ECC处理单元11可以将在对数据进行编程时生成并存储的奇偶校验位与在读取数据时生成的奇偶性进行比较，检测数据的错误位，并校正检测到的错误位。
图2是根据本发明构思的示例性实施例的包括在图1的存储系统中的存储装置的详细框图。
参照图2，在示例性实施例中，存储装置20A包括存储单元阵列21、页面缓冲单元22、计数单元23、控制逻辑电路CLC、电压发生器VG和行译码器RD。
控制逻辑电路CLC根据从存储控制器10A接收的命令CMD、地址ADDR和控制信号CTRL来输出各种控制信号，以将数据写入存储单元阵列21或从存储单元阵列21读取数据。由控制逻辑电路CLC输出的各种控制信号可以被发送到电压发生器VG、行译码器RD、页面缓冲单元22和计数单元23。在本文中，电压发生器VG也可以称为电压发生器电路，计数单元23也可以称为计数器或计数器电路。在示例性实施例中，电压发生器VG基于从控制逻辑电路CLC接收的控制信号产生驱动多条字线WL的驱动电压VWL。可以将驱动电压VWL提供为例如编程电压、读取电压、擦除电压或通过电压(pass voltage)。行译码器RD可以基于行地址来激活多条字线WL中的一条或更多条字线。在示例性实施例中，在读取操作时，行译码器RD将读取电压施加到选定的字线并将通过电压施加到未选定的字线，在写入操作时，行译码器RD将编程电压施加到选定的字线并将通过电压施加到未选定的字线。包括在页面缓冲单元22中的多个页面缓冲器通过多条位线BL连接到存储单元阵列21。在读取操作时，多个页面缓冲器可以用作输出存储在存储单元阵列21中的数据的读出放大器，在写入操作时，多个页面缓冲器可以用作输入要存储在存储单元阵列21中的数据的写入驱动器。多个页面缓冲器中的每个页面缓冲器可以通过多条数据线连接到数据输入/输出电路。
在示例性实施例中，计数单元23根据存储在多个页面缓冲器中的数据对存储单元的数目进行计数。如上所述，在提供单个读取电压的情况下，计数单元23可以对存储单元中的OFF单元或ON单元的数目进行计数。在提供具有不同电平的多个读取电压的情况下，计数单元23可以对存在于由不同电压幅值划分的多个时间段中的每个时间段中的存储单元的数目进行计数。
图3是包括在图1和图2的存储单元阵列中的存储块的示例性实施例的电路图。在图3中，为了便于说明，仅示出了块BLK0的结构。应当理解，根据示例性实施例，其他块BLK1至BLKa-1可以具有与图3中所示的块BLK0的结构相同的结构。
存储单元阵列21可以被提供为NAND闪存的存储单元阵列。在示例性实施例中，块BLK0包括d个串STR(d是大于等于2的整数)，其中，八个存储单元MCEL在位线BL0至BLd-1的方向上串联连接。每个串STR包括连接到串联连接的存储单元MCEL的相对端的漏极选择晶体管STr1和源极选择晶体管STr2。每个串STR都连接到公共源极。具有与图3所示的结构相同的结构的NAND闪存装置可以以块为单位执行擦除操作，并且可以以与各条字线WL0至WL7相对应的页面PAG为单位执行编程操作。图3示出了在单个块中包括八条字线WL0至WL7的八个页面PAG的示例。然而，本发明构思的示例性实施例不限于此。例如，在示例性实施例中，存储单元阵列21的块BLK0可以包括数目与图3中所示的存储单元MCEL和页面PAG的数目不同的存储单元和页面。另外，在示例性实施例中，图1和图2的存储装置20A可以包括执行与上述的存储单元阵列21的操作相同的操作并且具有与上述的存储单元阵列21的结构相同的结构的多个存储单元阵列。
图4是包括在图3的存储块中的存储单元的示例性实施例的截面图。
参照图4，在示例性实施例中，源极S和漏极D形成在衬底SUB上，沟道区域形成在源极S与漏极D之间。浮置栅极FG形成在沟道区域上。诸如以隧道绝缘层为例的绝缘层可以设置在沟道区域与浮置栅极FG之间。控制栅极CG形成在浮置栅极FG上。诸如以阻挡绝缘层为例的绝缘层可以设置在浮置栅极FG与控制栅极CG之间。存储单元MCEL的编程操作、擦除操作和读取操作所需的电压可以施加到源极S、漏极D和控制栅极CG。在闪存装置中，可以通过区分存储单元MCEL的阈值电压(Vth)来读取存储在存储单元MCEL中的数据。在这种情况下，可以基于存储在浮置栅极FG中的电子的量来确定存储单元MCEL的阈值电压(Vth)。当相对大量的电子存储在浮置栅极FG中时，可以增大存储单元MCEL的阈值电压(Vth)的电平。存储在存储单元MCEL的浮置栅极FG中的电子可能由于各种原因而沿图4中所示的箭头的方向泄漏。因此，存储单元MCEL的阈值电压(Vth)可能改变。例如，在示例性实施例中，存储在浮置栅极FG中的电子可能由于存储单元MCEL的磨损而泄漏。在重复进行存储单元MCEL的诸如编程操作、擦除操作和读取操作的访问操作的情况下，沟道区域与浮置栅极FG之间的绝缘膜可能磨损。因此，存储在浮置栅极FG中的电子可能泄漏。在示例性实施例中，存储在浮置栅极FG中的电子可能由于高温应力、编程操作时的温度差、读取操作等而泄漏。
图5是示出了在图3中的存储单元MCEL是每单元存储3位数据的三级单元(TLC)的情况下根据阈值电压的漂移(dispersion)的曲线图。在下文中，将描述在存储单元MCEL是TLC的情况下的操作。然而，本发明构思的示例性实施例不限于此。例如，根据示例性实施例，下文描述的方法可以应用于每单元存储4位数据的四级单元(QLC)，以及应用于存储4位以上的量的数据的多级单元。
参照图5，横轴表示阈值电压(Vth)，纵轴表示存储单元MCEL的数目。在存储单元MCEL被提供为3位多级单元的情况下，存储单元MCEL可以处于擦除状态E、第一编程状态P1、第二编程状态P2、第三编程状态P3、第四编程状态P4、第五编程状态P5、第六编程状态P6和第七编程状态P7之一。与单级单元相比，在多级单元的情况下，阈值电压(Vth)漂移之间的间隔相对更窄。结果，在多级单元中，读取可靠性可能由于阈值电压(Vth)的相对小的变化而降低。在图5中，第一读取电压Vr1的电压幅值在处于擦除状态E的存储单元MCEL发生漂移时的电压幅值与处于第一编程状态P1的存储单元MCEL发生漂移时的电压幅值之间。第二读取电压Vr2的电压幅值在处于第一编程状态P1的存储单元MCEL的漂移与处于第二编程状态P2的存储单元MCEL的漂移之间。第三读取电压Vr3的电压幅值在处于第二编程状态P2的存储单元MCEL的漂移与处于第三编程状态P3的存储单元MCEL的漂移之间。第四读取电压Vr4的电压幅值在处于第三编程状态P3的存储单元MCEL的漂移与处于第四编程状态P4的存储单元MCEL的漂移之间。第五读取电压Vr5的电压幅值在处于第四编程状态P4的存储单元MCEL的漂移与处于第五编程状态P5的存储单元MCEL的漂移之间。第六读取电压Vr6的电压幅值在处于第五编程状态P5的存储单元MCEL的漂移与处于第六编程状态P6的存储单元MCEL的漂移之间。第七读取电压Vr7的电压幅值在处于第六编程状态P6的存储单元MCEL的漂移与处于第七编程状态P7的存储单元MCEL的漂移之间。
在第一读取电压Vr1被施加到存储单元MCEL的控制栅极CG的情况下，处于擦除状态E的存储单元MCEL接通，处于第一编程状态P1的存储单元MCEL关断。在存储单元MCEL接通的情况下，电流流过存储单元MCEL。在存储单元MCEL关断的情况下，电流不流过存储单元MCEL。因此，可以基于存储单元MCEL是接通还是关断来区分存储在存储单元MCEL中的数据。
在示例性实施例中，可以用这样的方式来区分数据：在向存储单元MCEL施加第一读取电压Vr1并且存储单元MCEL接通的情况下，存储数据“1”；在存储单元MCEL关断的情况下，存储数据“0”。然而，本发明构思的示例性实施例不限于此。例如，在示例性实施例中，可以用这样的方式区分数据：在向存储单元MCEL施加第一读取电压Vr1并且存储单元MCEL接通的情况下，存储数据“0”；在存储单元MCEL关断的情况下，存储数据“1”。这样，根据本发明构思的示例性实施例，可以改变数据的逻辑电平的分配。
图6是示出了存储单元MCEL的阈值电压按图5的曲线图改变的情况的曲线图。
参照图6，在擦除状态E和第一编程状态P1至第七编程状态P7下被编程的各个存储单元MCEL可能发生因外部刺激和/或磨损而改变的漂移，如图6所示。在图6中，在属于阴影部分的存储单元MCEL中可能发生读取错误。因此，可能降低存储装置20A的可靠性。例如，在使用第一读取电压Vr1执行对存储装置20A的读取操作的情况下，即使在属于阴影部分的存储单元MCEL在第一编程状态P1下被编程的情况下，存储单元MCEL也可能由于阈值电压Vth的减小而被确定为处于擦除状态E。也就是说，在第一编程状态P1下被编程的存储单元当中，阈值电压Vth低于第一读取电压Vr1的存储单元可能被确定为第一编程状态P1的失效位。
图7是示出了在存储单元是3位多级单元的情况下每个页面中的读取操作的曲线图。3位多级单元的页面可包括多个位页面。多个位页面可以包括最低有效位(LSB)页面、中间有效位(CSB)页面和最高有效位(MSB)页面。
参照图7，在存储单元MCEL被提供为3位多级单元的情况下，存储单元MCEL的读取操作可以执行三次，并且可以将8条状态信息划分成三个位页面进行输出。在示例性实施例中，擦除状态E被分配数据“111”，第一编程状态P1被分配数据“110”，第二编程状态P2被分配数据“100”，第三编程状态P3被分配数据“000”，第四编程状态P4被分配数据“010”，第五编程状态P5被分配数据“011”，第六编程状态P6被分配数据“001”，第七编程状态P7被分配数据“101”。应当理解，这些值是示例性的，并且根据示例性实施例，可以改变分配给每个编程状态的数据。可以通过对擦除状态E与第一编程状态P1之间的第一谷值VA1的读取操作以及对第四编程状态P4与第五编程状态P5之间的第五谷值VA5的读取操作，来执行对应于LSB页面的第一页面读取。可以通过对第一编程状态P1与第二编程状态P2之间的第二谷值VA2的读取操作、对第三编程状态P3与第四编程状态P4之间的第四谷值VA4的读取操作以及对第五编程状态P5与第六编程状态P6之间的第六谷值VA6的读取操作，来执行对应于CSB页面的第二页面读取。可以通过对第二编程状态P2与第三编程状态P3之间的第三谷值VA3的读取操作以及对第六编程状态P6与第七编程状态P7之间的第七谷值VA7的读取操作来执行对应于MSB页面的第三页面读取。
在对第一谷值VA1和第五谷值VA5的读取操作是在第一页面读取的操作中执行的情况下，当存储单元在第一谷值VA1时为“OFF单元”并且存储单元在第五谷值VA5时为“ON单元”时，第一页面数据输出为“0”。否则，第一页面数据输出为“1”。随后，在对第二谷值VA2、第四谷值VA4和第六谷值VA6的读取操作是在第二页面读取的操作中执行的情况下，当存储单元在第二谷值VA2时为“OFF单元”并且存储单元在第四谷值VA4时为“ON单元”时，第二页面数据是“0”。当存储单元在第六谷值VA6时为“OFF单元”时，第二页面数据输出为“0”。否则，第二页面数据输出为“1”。随后，在对第三谷值VA3和第七谷值VA7的读取操作是在第三页面读取的操作中进行的情况下，当存储单元在第三谷值VA3时为“OFF单元”并且存储单元在第七谷值VA7时为“ON单元”时，第三页面数据输出为“0”。否则，第三页面数据输出为“1”。
参考比较例，由于将具有相对高电平的通过电压提供给未选定的字线，所以可能发生读取错误。在提供给未选定的字线的通过电压的电平降低的情况下，可以减少读取错误的发生。然而，在通过电压显著降低的情况下，可能不发生最有效的状态。因此，参考比较例，在降低通过电压方面存在限制。
根据本发明构思的示例性实施例的存储装置利用存储单元的阈值电压的漂移随着保持状态持续而扩散的趋势来减小通过电压的幅值，由此消除或减少了上述读取错误的发生。
图8是根据本发明构思的示例性实施例的存储系统2的示意性框图。根据图8的示例性实施例的存储系统2类似于根据图1的示例性实施例的存储系统1。因此，为了便于说明，可以省略对先前描述的元件和过程的进一步描述，下面的描述可以仅集中于图8的存储系统2与图1的存储系统1之间的差异。
参照图8，在示例性实施例中，与根据图1的示例性实施例的在存储装置20A中不包括劣化水平检测单元24的存储系统1相比，存储系统2还包括存储装置20B中所包括的劣化水平检测单元24。在图8的存储系统2中，存储装置20B连接到存储控制器10B。
根据示例性实施例，劣化水平检测单元24根据计数单元23输出的计数结果来检测劣化水平。在本文中，劣化水平检测单元24也可以称为劣化水平检测电路。如上所述，在存储单元MCEL被提供为3位多级单元的情况下，八个读取电压被提供给存储单元MCEL的字线，从而八条状态信息被划分并以三个位页面输出。计数单元230根据由八个读取电压中的至少一个读取电压读取的存储单元的数据，对存储单元的“ON单元”或“OFF单元”进行计数。劣化水平检测单元24根据对存储单元中的“ON单元”或“OFF单元”的计数结果来检测劣化水平。例如，在示例性实施例中，劣化水平检测单元24将当前计得的ON单元或OFF单元的计数结果与初始状态下的ON单元或OFF单元的计数结果进行比较，由此确定存储单元的阈值电压的变化。劣化水平检测单元24根据存储单元的阈值电压的变化来检测劣化水平。根据示例性实施例，劣化水平由单独的劣化水平检测单元24来检测，如图8所示。然而，本发明构思的示例性实施例不限于此。例如，根据示例性实施例，可以由存储控制器来检测劣化水平，并可以将检测到的劣化水平提供给存储装置。
图9是根据本发明构思的示例性实施例的存储系统3的示意性框图。根据图9的示例性实施例的存储系统3类似于根据图8的示例性实施例的存储系统2。因此，为了便于说明，可以省略对先前描述的元件和过程的进一步描述，下面的描述可以仅集中于图9的存储系统3与图8的存储系统2之间的差异。与根据图8的示例性实施例的存储系统2相比，根据图9的示例性实施例的存储系统3还包括存储装置20C中所包括的虚拟电压供应单元25。图9的示例性实施例中的存储装置20C连接到存储控制器10C。
在示例性实施例中，虚拟电压供应单元25向从多个存储单元中选择的存储单元提供虚拟电压。在本文中，虚拟电压供应单元也可以称为虚拟电压供应发生器或虚拟电压供应发生器电路。可以在读取每个位页面的读取电压之前提供虚拟电压。在将虚拟电压提供给从多个存储单元中选择的存储单元的情况下，存储单元的数据可以存储在页面缓冲单元22的页面缓冲器中，并且计数单元23可以将“1”或“0”计数为读取数据的结果，由此对存储单元的ON单元或OFF单元进行计数。虚拟电压的电压幅值可以与选定的存储单元的擦除状态E和多个编程状态P1至P7中的一个状态相对应。例如，虚拟电压的电压幅值可以与存储单元的多个状态中的最高有效状态和最低有效状态中的至少一个状态相对应。例如，在虚拟电压的电压幅值与选定的存储单元的字线的最高有效状态相对应的情况下，计数单元23可以对选定的存储单元中的OFF单元进行计数。在虚拟电压的电压幅值与选定的存储单元的字线的最低有效状态相对应的情况下，计数单元23可以对选定的存储单元中的ON单元进行计数。
劣化水平检测单元24可以根据对存储单元中的“ON单元”或“OFF单元”的计数结果来检测劣化水平。例如，在示例性实施例中，劣化水平检测单元24将当前计得的ON单元或OFF单元的第一计数结果与初始状态下的ON单元或OFF单元的第二计数结果进行比较，由此确定存储单元的阈值电压的变化。劣化水平检测单元24可以基于存储单元的阈值电压的变化来检测劣化水平。
在将虚拟电压提供给存储单元的情况下，劣化水平检测单元24可以利用虚拟电压来检测劣化水平。在向存储单元提供读取电压的情况下，劣化水平检测单元24可以利用读取电压来检测劣化水平。
图10是根据本发明构思的示例性实施例的存储系统4的示意性框图。
根据图10的示例性实施例的存储系统4类似于根据图9的示例性实施例的存储系统3。因此，为了便于说明，可以省略对先前描述的元件和过程的进一步描述，下面的描述可以仅集中于图10的存储系统4与图9的存储系统3之间的差异。与根据图9的示例性实施例的存储系统3相比，根据图10的示例性实施例的存储系统4还包括存储装置20D中所包括的通过电压改变单元26。图10的示例性实施例中的存储装置20D连接到存储控制器10D。根据示例性实施例，通过电压改变单元26根据劣化水平改变由电压发生器VG提供的通过电压。由电压发生器VG提供的通过电压将被提供给一条或更多条未选定的字线。在示例性实施例中，通过电压改变单元26响应于阈值电压的改变而降低通过电压。换句话说，阈值电压的改变程度可以等于通过电压的降低程度。根据示例性实施例，通过电压改变单元26可以根据温度变化而改变提供给未选定的字线的通过电压。在这种情况下，温度变化可以由存储控制器提供。
如图9和图10所示，在示例性实施例中，虚拟电压供应单元25和通过电压改变单元26是单独的组件。然而，本发明构思的示例性实施例不限于此。例如，在示例性实施例中，虚拟电压供应单元25和通过电压改变单元26可以与图2的电压发生器VG集成。
图11至图14是示出了根据本发明构思的示例性实施例的确定一条或更多条未选定的字线的方法的视图。
图11至图14示出了从多条字线中选择第四字线WL4并且将读取电压Vr提供给第四字线WL4，以便在连接到第四字线WL4的存储单元MCEL中执行读取操作的情况。在图11至图14中，未选择其他字线WL0、WL1、WL2、WL3、WL5、WL6和WL7，并且向这些未选定的字线提供通过电压。
参照图11，基于劣化水平而改变的通过电压Vpass_ch被提供给所有未选定的字线WL0、WL1、WL2、WL3、WL5、WL6和WL7。
参照图12，基于劣化水平而改变的通过电压Vpass_ch可以被提供给从未选定的字线WL0、WL1、WL2、WL3、WL5、WL6和WL7中选择的与第四字线WL4相邻设置的第三字线WL3和第五字线WL5。
参照图13和图14，基于劣化水平而改变的通过电压Vpass_ch沿页面读取方向提供给未选定的字线WL0、WL1、WL2、WL3、WL5、WL6和WL7中的一条或更多条。在这种情况下，页面读取方向可以与顺序布置的页面的布置方向相同。例如，可以将基于劣化水平而改变的通过电压Vpass_ch提供给未选定的字线WL0、WL1、WL2、WL3、WL5、WL6和WL7中的已经完成了页面读取操作的字线。
在图13中，在页面读取方向是从第七字线WL7到第零字线WL0的方向的情况下，基于劣化水平而改变的通过电压Vpass_ch提供给在当前被供以读取电压Vr的第四字线WL4之前的时刻完成了读取操作的第五字线WL5、第六字线WL6和第七字线WL7。
以与上面的描述类似的方式，在图14中，在页面读取方向是从第零字线WL0到第七字线WL7的方向的情况下，基于劣化水平而改变的通过电压Vpass_ch提供给在当前被供以读取电压Vr的第四字线之前的时刻完成了读取操作的第零字线WL0、第一字线WL1、第二字线WL2、第三字线WL3和第四字线WL4。
图15至图17是示出了根据本发明构思的示例性实施例的提供改变后的通过电压的时间和时间段的视图。
参照图15，可以在在后读取电压的施加时间时和在后读取电压的时间段内施加基于劣化水平而改变的通过电压，所述劣化水平是根据在单个位页面读取时提供的多个读取电压中的先前读取电压检测到的。
在图15中，以下述情况为例：第五读取电压Vr5是在第一页面读取时提供的第一读取电压Vr1和第五读取电压Vr5当中的先前读取电压，第六读取电压Vr6是在第二页面读取时提供的第二读取电压Vr2、第四读取电压Vr4和第六读取电压Vr6当中的先前读取电压，第七读取电压Vr7是在第三页面读取时提供的第三读取电压Vr3和第七读取电压Vr7当中的先前读取电压。然而，本发明构思的示例性实施例不限于此。例如，根据示例性实施例，可以改变先前读取电压和在后读取电压。
可以在第一读取电压Vr1(例如，在后读取电压)的施加时间时和第一读取电压Vr1的时间段内提供基于从在第一页面读取时提供的第五读取电压Vr5(例如，先前读取电压)检测到的劣化水平而改变的通过电压。
可以在第二读取电压Vr2和第四读取电压Vr4(例如，在后读取电压)的施加时间时及其时间段内提供基于从在第二页面读取时提供的第六读取电压Vr6(例如，先前读取电压)检测到的劣化水平而改变的通过电压。当施加第二读取电压Vr2(例如，最终的随后读取电压)时，可以提供基于从第四读取电压Vr4(例如，在后读取电压)检测到的劣化水平而改变的通过电压。
可以在第三读取电压Vr3(例如，在后读取电压)的施加时间时及其时间段内提供基于从在第三页面读取时提供的第七读取电压Vr7(例如，先前读取电压)检测到的劣化水平而改变的通过电压。
参照图16，可以在单个位页面读取时提供的多个读取电压的施加时间时及其时间段内提供基于从虚拟电压检测到的劣化水平而改变的通过电压。可以在提供多个读取电压之前提供虚拟电压以区分单个位页面。
在图16中，可以在第一读取电压Vr1和第五读取电压Vr5的施加时间时及其时间段内提供基于从第一页面读取中的虚拟电压(Vdd)检测到的劣化检测水平而改变的通过电压。另外，可以在第二读取电压Vr2、第四读取电压Vr4和第六读取电压Vr6的施加时间时及其时间段内提供基于从第二页面读取中的虚拟电压(Vdd)检测到的劣化检测电平而改变的通过电压。在图16中，可以在第三读取电压Vr3和第七读取电压Vr7的施加时间时及其时间段内提供基于从第三页面读取中的虚拟电压(Vdd)检测到的劣化检测电平而改变的通过电压。
参照图17，可以在随后的位页面读取时提供基于在单个位页面读取时检测到的劣化水平而改变的通过电压。
在图17中，可以在与在后的位页面对应的第二页面读取和第三页面读取的读取电压的施加时间时及其时间段内提供基于从与先前的位页面对应的第一页面读取检测到的劣化水平而改变的通过电压。例如，可以在第二页面读取时提供的第六读取电压Vr6、第二读取电压Vr2和第四读取电压Vr4的施加时间时及其时间段内提供基于从在第一页面读取时提供的第五读取电压Vr5检测到的劣化水平而改变的通过电压。另外，可以在第三页面读取时提供的第三读取电压Vr3和第七读取电压Vr7的施加时间时及其时间段内提供基于从在第二页面读取时提供的第六读取电压Vr6检测到的劣化水平而改变的通过电压。
图18是根据本发明构思的示例性实施例的计算系统的框图。
参照图18，在示例性实施例中，计算系统1000包括处理器1100、随机存取存储器(RAM)1200、输入/输出装置1300、电源1400和存储系统1、2、3或4。计算系统1000还可以包括与视频卡、声卡、存储卡、USB装置或其他电子设备通信的端口。计算系统1000可以被实现为例如个人计算机或便携式电子设备，诸如膝上型计算机、移动电话、个人数字助理(PDA)或相机。处理器1100可以执行特定计算或任务。根据示例性实施例，处理器1100可以被提供为微处理器或中央处理单元(CPU)。处理器1100可以通过总线1500与RAM 1200、输入/输出装置1300和存储系统1进行通信。总线1500可以例如是地址总线、控制总线或数据总线。根据示例性实施例，处理器1100还可以连接到扩展总线，诸如，例如外围组件互连(PCI)总线。RAM 1200可以存储计算系统1000的操作所需的数据。例如，RAM 1200可以被实现为动态RAM(DRAM)、移动DRAM、静态RAM(SRAM)、PRAM、FRAM、RRAM和/或MRAM。输入/输出装置1300可以包括例如键盘、小键盘或鼠标以及打印机或显示器。电源1400可以提供计算系统1000的操作所需的操作电压。
根据示例性实施例的存储系统1、2、3或4可以被提供为与应用芯片组、相机图像处理器、移动DRAM等组合的信息处理设备的用于交换高容量数据的存储装置。可以使用各种类型的封装来安装根据示例性实施例的存储装置20A、20B、20C和20D以及存储系统1、2、3或4。例如，存储装置20A、20B、20C和20D以及存储系统1、2、3和4可以使用诸如以下封装来安装：例如，层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫封装中的裸片、晶片形式的裸片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制方形扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、窄间距小外形封装(SSOP)、薄型小外形封装(TSOP)、薄型方形扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)和经晶片级处理的堆叠封装(WSP)。
如上所述，根据本发明构思的示例性实施例，可以对基于连接到选定的字线的存储单元的阈值电压的劣化水平而提供给未选定的字线的通过电压进行改变，由此通过消除或减少读取错误的发生来改进存储系统。
如在本发明构思的领域中传统的那样，在附图中就功能块、单元和/或模块描述并且示出了示例性实施例。本领域技术人员将理解的是，这些块、单元和/或模块可以通过可使用基于半导体的制造技术或其他制造技术形成的电子(或光学)电路(例如逻辑电路、分立组件、微处理器、硬连线电路、存储元件、布线连接等)物理地实现。
尽管已经参考本发明的示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离由权利要求限定的本发明构思的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。

Claims (20)

1.一种存储装置，所述存储装置包括：
电压发生器，所述电压发生器向选定的字线提供读取电压并向多条未选定的字线提供通过电压，其中，所述选定的字线和所述未选定的字线连接到多个存储单元；以及
劣化水平检测电路，所述劣化水平检测电路基于接收到所述读取电压的存储单元的数据来检测连接到所述选定的字线的存储单元的劣化水平，
其中，连接到所述选定的字线的存储单元和接收到所述读取电压的存储单元包括在所述多个存储单元中，
其中，所述电压发生器基于所述劣化水平来改变提供给所述未选定的字线的所述通过电压。
2.根据权利要求1所述的存储装置，其中，所述劣化水平检测电路通过基于接收到所述读取电压的所述存储单元的数据对与所述读取电压相对应的接通单元和关断单元中的至少一者进行计数，来确定接收到所述读取电压的所述存储单元的阈值电压的变化。
3.根据权利要求2所述的存储装置，其中，所述劣化水平检测电路基于接收到所述读取电压的所述存储单元的所述阈值电压的变化来检测所述劣化水平。
4.根据权利要求2所述的存储装置，其中，所述电压发生器基于所述阈值电压的变化来改变所述通过电压。
5.根据权利要求4所述的存储装置，其中，所述电压发生器响应于所述阈值电压的变化而减小所述通过电压。
6.根据权利要求1所述的存储装置，其中，所述电压发生器顺序地多次提供所述读取电压以读取位页面，并且在施加在后读取电压的时间段内提供已经基于多个读取电压中的先前读取电压而改变的通过电压。
7.根据权利要求1所述的存储装置，其中，所述电压发生器顺序地多次提供所述读取电压以读取包括第一多个位页面的页面，并且在在后的位页面的读取操作时提供已经基于在第二多个位页面中的先前的位页面中检测到的劣化水平而改变了的通过电压。
8.一种存储装置，所述存储装置包括：
电压发生器，所述电压发生器向选定的字线提供读取电压并向多条未选定的字线提供通过电压，其中，所述选定的字线和所述未选定的字线连接到多个存储单元；
虚拟电压供应单元，所述虚拟电压供应单元在所述读取电压被提供给所述选定的字线之前向所述选定的字线提供虚拟电压；
劣化水平检测电路，所述劣化水平检测电路基于接收到所述虚拟电压的存储单元的数据来检测连接到所述选定的字线的存储单元的劣化水平，
其中，连接到所述选定的字线的存储单元和接收到所述虚拟电压的存储单元包括在所述多个存储单元中；以及
通过电压改变电路，所述通过电压改变电路基于所述劣化水平来改变提供给所述未选定的字线的所述通过电压。
9.根据权利要求8所述的存储装置，其中，所述虚拟电压供应单元在单个页面的多个位页面中的每个位页面的读取操作之前多次提供所述虚拟电压。
10.根据权利要求8所述的存储装置，其中，所述虚拟电压供应单元在单个页面的读取操作之前提供所述虚拟电压。
11.根据权利要求8所述的存储装置，其中，所述劣化水平检测电路基于接收到所述虚拟电压的所述存储单元的阈值电压的变化来检测所述劣化水平。
12.根据权利要求11所述的存储装置，其中，所述通过电压改变电路响应于所述阈值电压的变化而减小所述通过电压。
13.根据权利要求8所述的存储装置，其中，所述通过电压改变电路在施加所述读取电压的时间段内提供已经改变的通过电压。
14.一种存储装置，所述存储装置包括：
存储单元阵列，所述存储单元阵列包括多个页面，其中每个页面包括多个存储单元；以及
通过电压改变电路，所述通过电压改变电路基于连接到选定的字线的页面中所包括的存储单元的劣化水平而改变提供给连接到未选定的字线的页面的通过电压，
其中，连接到所述未选定的字线的页面和连接到所述选定的字线的页面包括在所述多个页面中，
其中，所述通过电压改变电路将已经改变的所述通过电压提供给连接到所述未选定的字线的页面中的至少一个页面。
15.根据权利要求14所述的存储装置，其中，所述通过电压改变电路将已经改变的所述通过电压提供到完成读取操作的至少一个页面，其中，所述完成读取操作的至少一个页面包括在连接到所述未选定的字线的页面中。
16.根据权利要求15所述的存储装置，其中，接收到已经改变的所述通过电压的所述至少一个页面基于所述选定的字线而设置在一侧。
17.根据权利要求16所述的存储装置，其中，所述通过电压由多个页面接收，接收到所述通过电压的页面是顺序地设置的，并且所述读取操作是沿顺序地设置的页面的布置方向来执行的。
18.根据权利要求14所述的存储装置，其中，所述通过电压改变电路将已经改变的所述通过电压提供给连接到所述未选定的字线的所有页面。
19.根据权利要求14所述的存储装置，其中，所述通过电压改变电路将已经改变的所述通过电压提供给与连接到所述选定的字线的页面相邻设置的页面，其中，与连接到所述选定的字线的页面相邻设置的页面包括在所述未选定的字线中。
20.根据权利要求14所述的存储装置，其中，劣化水平是由与所述存储装置通信的存储控制器来提供的。
CN201811306234.3A 2018-01-10 2018-11-05 存储装置 Active CN110021328B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0003475 2018-01-10
KR1020180003475A KR102443034B1 (ko) 2018-01-10 2018-01-10 메모리 장치

Publications (2)

Publication Number Publication Date
CN110021328A true CN110021328A (zh) 2019-07-16
CN110021328B CN110021328B (zh) 2024-06-07

Family

ID=67159822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811306234.3A Active CN110021328B (zh) 2018-01-10 2018-11-05 存储装置

Country Status (3)

Country Link
US (2) US10607705B2 (zh)
KR (1) KR102443034B1 (zh)
CN (1) CN110021328B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820328A (zh) * 2021-01-15 2021-05-18 长江存储科技有限责任公司 3d存储器的配置方法、读取方法以及3d存储器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682463B2 (en) 2018-01-10 2023-06-20 Samsung Electronics Co., Ltd. Memory device
KR102443034B1 (ko) 2018-01-10 2022-09-14 삼성전자주식회사 메모리 장치
KR102532563B1 (ko) * 2018-03-28 2023-05-17 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작방법
KR102610821B1 (ko) * 2018-11-15 2023-12-06 삼성전자주식회사 내구성 저하를 판단하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 컨트롤러의 동작방법
JP2023072389A (ja) * 2021-11-12 2023-05-24 キオクシア株式会社 メモリシステムおよび制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090268521A1 (en) * 2008-04-28 2009-10-29 Koki Ueno Non-volatile semiconductor memory device
US20120257453A1 (en) * 2011-04-06 2012-10-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN103765519A (zh) * 2011-06-07 2014-04-30 桑迪士克技术有限公司 用于非易失性存储的读取通过电压的智能移位

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391650B2 (en) 2006-06-16 2008-06-24 Sandisk Corporation Method for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
JP2010211899A (ja) 2009-03-12 2010-09-24 Toshiba Corp 半導体記憶装置
JP5595901B2 (ja) * 2010-12-28 2014-09-24 株式会社東芝 不揮発性半導体記憶装置
KR101934892B1 (ko) * 2012-10-17 2019-01-04 삼성전자 주식회사 메모리 장치의 열화 상태 판정 방법 및 이를 이용한 메모리 시스템
KR102083496B1 (ko) 2012-11-21 2020-03-02 삼성전자 주식회사 리드 동작 시 온도 보상된 워드 라인 전압을 인가하는 반도체 메모리 장치 및 그 방법
KR102127416B1 (ko) * 2013-06-27 2020-06-26 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 읽기 방법
KR102065664B1 (ko) * 2013-08-09 2020-01-13 삼성전자 주식회사 메모리 장치의 열화 상태 추정 방법 및 이를 이용한 메모리 시스템에서의 웨어 레벨링 방법
KR20150020478A (ko) 2013-08-16 2015-02-26 삼성전자주식회사 비휘발성 메모리 장치의 독출 방법
US9747157B2 (en) 2013-11-08 2017-08-29 Sandisk Technologies Llc Method and system for improving error correction in data storage
KR102154499B1 (ko) * 2013-12-23 2020-09-10 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR102233810B1 (ko) * 2014-02-03 2021-03-30 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 워드라인 구동 방법
US9747167B2 (en) 2014-02-27 2017-08-29 Nice Ltd. Persistency free architecture
KR102116674B1 (ko) * 2014-03-21 2020-06-08 삼성전자주식회사 비휘발성 메모리 장치 및 그것을 포함하는 저장 장치 및 그것의 동작 방법
US9612957B2 (en) 2014-07-30 2017-04-04 Qualcomm Innovation Center, Inc. Read disturb and data retention handling for NAND devices
KR102238592B1 (ko) 2014-08-08 2021-04-09 삼성전자주식회사 비휘발성 메모리 장치의 디폴트 독출 전압 설정 방법 및 비휘발성 메모리 장치의 데이터 독출 방법
KR102314136B1 (ko) * 2015-06-22 2021-10-18 삼성전자 주식회사 비휘발성 메모리 장치, 메모리 시스템 및 그것의 동작 방법
KR102294848B1 (ko) * 2015-06-30 2021-08-31 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치
US9753657B2 (en) 2015-09-18 2017-09-05 Sandisk Technologies Llc Dynamic reconditioning of charge trapped based memory
US9721652B2 (en) 2015-11-17 2017-08-01 Sandisk Technologies Llc State dependent sensing for wordline interference correction
KR102461447B1 (ko) 2016-01-15 2022-11-02 삼성전자주식회사 불휘발성 메모리 시스템
KR102443034B1 (ko) 2018-01-10 2022-09-14 삼성전자주식회사 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090268521A1 (en) * 2008-04-28 2009-10-29 Koki Ueno Non-volatile semiconductor memory device
US20120257453A1 (en) * 2011-04-06 2012-10-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN103765519A (zh) * 2011-06-07 2014-04-30 桑迪士克技术有限公司 用于非易失性存储的读取通过电压的智能移位

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820328A (zh) * 2021-01-15 2021-05-18 长江存储科技有限责任公司 3d存储器的配置方法、读取方法以及3d存储器
CN112820328B (zh) * 2021-01-15 2021-11-16 长江存储科技有限责任公司 3d存储器的配置方法、读取方法以及3d存储器
WO2022151991A1 (zh) * 2021-01-15 2022-07-21 长江存储科技有限责任公司 3d存储器的配置方法、读取方法、3d存储器及系统

Also Published As

Publication number Publication date
US10607705B2 (en) 2020-03-31
US20190214091A1 (en) 2019-07-11
KR20190085393A (ko) 2019-07-18
US11127472B2 (en) 2021-09-21
KR102443034B1 (ko) 2022-09-14
CN110021328B (zh) 2024-06-07
US20200202955A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
JP6238613B2 (ja) メモリ装置、メモリシステム及び該メモリ装置の読み取り電圧の制御方法
CN107403636B (zh) 读取非易失性存储设备的方法
US8432741B2 (en) Nonvolatile memory device and nonvolatile memory system employing same
CN110021328A (zh) 存储装置
US8385120B2 (en) Method of programming a nonvolatile memory device
KR101984900B1 (ko) 메모리 장치 및 상기 메모리 장치의 독출 전압 결정 방법
US8270227B2 (en) Nonvolatile memory device and method of reading same
KR101616099B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR101517597B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 전압 생성방법
US9007839B2 (en) Nonvolatile memory device performing read operation with variable read voltage
TWI497502B (zh) 堆疊式記憶體陣列裝置之感測操作
CN111009278B (zh) 用于确定存储器单元的数据状态的设备及方法
TW201329989A (zh) 非揮發性記憶體元件之軟決策讀取方法以及使用該方法的非揮發性記憶體元件
KR102366973B1 (ko) 메모리 장치
US8760919B2 (en) Nonvolatile memory device and method of reading data in nonvolatile memory device
US20140016410A1 (en) Memory device and method adjusting read voltage according to varying threshold voltage distributions
KR101432108B1 (ko) 비휘발성 메모리 장치 및 그것의 구동 방법
CN110175135B (zh) 存储器装置
CN111540390A (zh) 用于确定存储器单元的数据状态的设备和方法
CN112262435A (zh) 用于确定存储器单元的预期数据使用期限的设备及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant