CN108241549A - 基于ECC的NAND数据Read Retry纠错方法和NAND控制器 - Google Patents

基于ECC的NAND数据Read Retry纠错方法和NAND控制器 Download PDF

Info

Publication number
CN108241549A
CN108241549A CN201611225069.XA CN201611225069A CN108241549A CN 108241549 A CN108241549 A CN 108241549A CN 201611225069 A CN201611225069 A CN 201611225069A CN 108241549 A CN108241549 A CN 108241549A
Authority
CN
China
Prior art keywords
error correction
data frame
ecc
erroneous bit
bit value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611225069.XA
Other languages
English (en)
Other versions
CN108241549B (zh
Inventor
台生斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
Beijing Jingcun Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Jingcun Technology Co Ltd filed Critical Beijing Jingcun Technology Co Ltd
Priority to CN201611225069.XA priority Critical patent/CN108241549B/zh
Publication of CN108241549A publication Critical patent/CN108241549A/zh
Application granted granted Critical
Publication of CN108241549B publication Critical patent/CN108241549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明实施例公开了基于ECC的NAND数据Read Retry纠错方法和NAND控制器，方法包括：a读取目标数据帧和其相邻的可纠错数据帧，记录可纠错数据帧的ECC纠错的第一错误比特值，目标数据帧为ECC不能纠错数据帧，可纠错数据帧为ECC可纠错数据帧；b设置Read Retry的电压变化阈值；c基于当前电压变化阈值重新读取目标数据帧和可纠错数据帧，记录可纠错数据帧的ECC纠错的第二错误比特值；d比较第一错误比特值和第二错误比特值，当第一错误比特值大于第二错误比特值时增加电压变化阈值，反之减小电压变化阈值；e将变化后的电压变化阈值作为当前电压变化阈值，返回执行c；重复执行c‑e，直到目标数据帧的可纠错比特值达到ECC纠错能力值。本发明实施例可减小Read Retry方法的读取次数。

Description

基于ECC的NAND数据Read Retry纠错方法和NAND控制器
技术领域
本发明实施例涉及存储器技术，尤其涉及一种基于ECC的NAND数据Read Retry纠错方法和NAND控制器。
背景技术
NAND Flash是Flash内存的一种，属于非易失性存储设备。ECC的全称是ErrorChecking and Correction，是一种用于NAND的差错检测和修正算法。在NAND存储单元中，先天就有一些是坏掉的或者不稳定的，并且随着NAND的不断使用，坏的存储单元越来越多。所以，用户写入到NAND的数据，必须有ECC保护，这样即使其中的一些比特发生反转，读取的时候也能通过ECC纠正过来。
但是，当数据错误比特数量超过ECC纠错能力，ECC无法完成数据纠错时，需要采用Read Retry方法进行纠错。Read Retry方法是通过改变Vt值的大小配合ECC进行纠错，通过调整Read Retry的Vt±Δ值来重新读取数据。而由于不能确定修改Vt值以后读回的数据变化趋势，Read Retry方法通常是将Δ值逐渐增加和减小，直到读到正确值为止。而每变化一次Δ值时，都要进行两次读取，即增加和减小Δ值后读取，从而因读取次数太多而影响NAND控制器的性能。
发明内容
本发明实施例提供一种基于ECC的NAND数据Read Retry纠错方法和NAND控制器，以解决现有纠错方法中因读取次数太多而影响NAND控制器的性能的问题。
第一方面，本发明实施例提供了一种基于ECC的NAND数据Read Retry纠错方法，包括：
a读取目标数据帧和与目标数据帧相邻的可纠错数据帧，记录所述可纠错数据帧的ECC纠错的第一错误比特值，其中，所述目标数据帧为ECC不能纠错数据帧，所述可纠错数据帧为ECC可纠错数据帧；
b设置Read Retry的电压变化阈值；
c基于当前电压变化阈值，重新读取所述目标数据帧和所述可纠错数据帧，记录所述可纠错数据帧的ECC纠错的第二错误比特值；
d比较第一错误比特值和第二错误比特值，当第一错误比特值大于第二错误比特值时，增加所述电压变化阈值，当第一错误比特值小于第二错误比特值时，减小所述电压变化阈值；
e将所述变化后的电压变化阈值作为当前电压变化阈值，并返回执行步骤c；
重复执行上述步骤c-e，直到所述目标数据帧的可纠错比特值达到ECC纠错能力值。
第二方面，本发明实施例还提供了一种NAND控制器，该控制器包括纠错模块，用于执行如下操作：
a读取目标数据帧和与目标数据帧相邻的可纠错数据帧，记录所述可纠错数据帧的ECC纠错的第一错误比特值，其中，所述目标数据帧为ECC不能纠错数据帧，所述可纠错数据帧为ECC可纠错数据帧；
b设置Read Retry的电压变化阈值；
c基于当前电压变化阈值，重新读取所述目标数据帧和所述可纠错数据帧，记录所述可纠错数据帧的ECC纠错的第二错误比特值；
d比较第一错误比特值和第二错误比特值，当第一错误比特值大于第二错误比特值时，增加所述电压变化阈值，当第一错误比特值小于第二错误比特值时，减小所述电压变化阈值；
e将所述变化后的电压变化阈值作为当前电压变化阈值，并返回执行步骤c；
重复执行上述步骤c-e，直到所述目标数据帧的可纠错比特值达到ECC纠错能力值。
本发明实施例根据ECC纠错成功后会记录此帧数据的错误比特值的事实，对超出ECC纠错能力的ECC无法纠错的数据帧采用Read Retry方法，并根据重复读取该无法纠错的数据帧和其相邻的可纠错数据帧后获取的可纠错数据帧的ECC纠错的错误比特值的之间的变化趋势，来作为Read Retry的电压变化阈值的变化依据，从而减小Read Retry方法的读取次数，避免影响NAND控制器的性能。
附图说明
图1是本发明实施例一中的基于ECC的NAND数据Read Retry纠错方法的流程图；
图2是本发明实施例二中的NAND控制器的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的基于ECC的NAND数据Read Retry纠错方法的流程图，本实施例可适用于对ECC不可纠错的数据帧进行Read Retry纠错，该方法可以由NAND控制器来执行。本发明实施例一的方法具体包括：
S101、读取目标数据帧和与目标数据帧相邻的可纠错数据帧，记录可纠错数据帧的ECC纠错的第一错误比特值，其中，目标数据帧为ECC不能纠错数据帧，可纠错数据帧为ECC可纠错数据帧。
ECC纠错能力与ECC校验码的位数有关，由于ECC校验码需要与用户数据一起存储在NAND闪存中，因此，需要在对用户数据的存储空间大小与ECC纠错能力之间根据使用需要进行权衡配置。NAND闪存的每一页数据包括8帧或16帧，每个数据帧包括512B或1024B数据，例如可以在该NAND闪存中配置ECC对每个数据帧的纠错能力为50比特值，那么当某数据帧的错误比特值超出50，则采用本发明实施例的Read Retry纠错方法进行纠错。
在本发明实施例中，将该ECC不能纠错的数据帧称为目标数据帧，而可纠错数据帧为ECC可纠错数据帧。与目标数据帧相邻的可纠错数据帧可以是在数据页中与该目标数据帧左相邻或右相邻的第一个可纠错数据帧，本发明实施例对此不做限定。而由于每次读取数据时都会同时进行ECC纠错，且ECC纠错成功后会记录此帧数据的错误比特值，因此，在对可纠错数据帧读取的过程中，即可记录下该帧数据的错误比特值。
S102、设置Read Retry的电压变化阈值。
所述电压变化阈值即为Read Retry的Vt±Δ值，此为现有技术，不再赘述。
S103、基于当前电压变化阈值，重新读取目标数据帧和可纠错数据帧，记录可纠错数据帧的ECC纠错的第二错误比特值。
S104、判断目标数据帧的可纠错比特值是否达到ECC纠错能力值，当达到时，方法结束，否则执行S105。
S105、比较第一错误比特值和第二错误比特值，当第一错误比特值大于第二错误比特值时，增加电压变化阈值，当第一错误比特值小于第二错误比特值时，减小电压变化阈值。
具体的，Read Retry方法是通过改变Vt值的大小配合ECC进行纠错，通过调整ReadRetry的Vt±Δ值来重新读取数据。而由于不能确定修改Vt值以后读回的数据变化趋势，Read Retry方法通常是将Δ值逐渐增加和减小，直到读到正确值为止。而每变化一次Δ值时，都要进行两次读取，即增加和减小Δ值后读取。
在本发明实施例中，在记录第一错误比特值之后，基于设置的Read Retry的Vt±Δ值，重新读取目标数据帧和其相邻的可纠错数据帧，记录该可纠错数据帧的ECC纠错的第二错误比特值，判断第二错误比特值与第一错误比特值的大小，当第一错误比特值大于第二错误比特值时，增加电压变化阈值，反之则减小电压变化阈值，从而根据本次修改Vt±Δ值后可纠错数据帧的错误比特值的变化趋势，来明确下一次Vt±Δ值的变化趋势是增大还是减小，继而减小改变Vt±Δ值后对数据帧的读取次数。
S106、将变化后的电压变化阈值作为当前电压变化值，并返回执行S103。
当确定Vt±Δ值的变化趋势后，再次将变化后的该值作为当前电压变化值，即当前的Vt±Δ值，然后基于该值再次重复读取目标数据帧和可纠错数据帧，记录可纠错数据帧的ECC纠错的新的第二错误比特值，然后将新的第二错误比特值与第一错误比特值的大小进行比较，从而再次确认Vt±Δ值的变化趋势是增大还是减小，重复上述步骤，直到基于某次当前电压变化阈值对目标数据帧读取时，其ECC可纠错比特值已达到ECC纠错能力值，则可以结束本发明实施例的方法，并对该数据帧进行ECC纠错即可。
本发明实施例根据ECC纠错成功后会记录此帧数据的错误比特值的事实，对超出ECC纠错能力的ECC无法纠错的数据帧采用Read Retry方法，并根据重复读取该无法纠错的数据帧和其相邻的可纠错数据帧后获取的可纠错数据帧的ECC纠错的错误比特值的之间的变化趋势，来作为Read Retry的电压变化阈值的变化依据，从而减小Read Retry方法的读取次数，避免影响NAND控制器的性能。
实施例二
图2为本发明实施例二中的NAND控制器的结构示意图，实施例二的NAND控制器用于基于ECC对NAND数据进行Read Retry纠错。
如图2所示，本发明实施例二的NAND控制器1包括：
纠错模块10，用于执行如下操作：
a读取目标数据帧和与目标数据帧相邻的可纠错数据帧，记录可纠错数据帧的ECC纠错的第一错误比特值，其中，目标数据帧为ECC不能纠错数据帧，可纠错数据帧为ECC可纠错数据帧；
b设置Read Retry的电压变化阈值；
c基于当前电压变化阈值，重新读取目标数据帧和可纠错数据帧，记录可纠错数据帧的ECC纠错的第二错误比特值；
d比较第一错误比特值和第二错误比特值，当第一错误比特值大于第二错误比特值时，增加电压变化阈值，当第一错误比特值小于第二错误比特值时，减小电压变化阈值；
e将变化后的电压变化阈值作为当前电压变化值，并返回执行步骤c；
重复执行上述步骤c-e，直到目标数据帧的可纠错比特值达到ECC纠错能力值。
本发明实施例的NAND控制器，根据ECC纠错成功后会记录此帧数据的错误比特值的事实，对超出ECC纠错能力的ECC无法纠错的数据帧采用Read Retry方法，并根据重复读取该无法纠错的数据帧和其相邻的可纠错数据帧后获取的可纠错数据帧的ECC纠错的错误比特值的之间的变化趋势，来作为Read Retry的电压变化阈值的变化依据，从而减小ReadRetry方法的读取次数，避免影响NAND控制器的性能。
本发明实施例提供的NAND控制器可执行本发明任意实施例提供的基于ECC的NAND数据Read Retry纠错方法，具备执行方法相应的功能模块和有益效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (2)

1.一种基于ECC的NAND数据Read Retry纠错方法，其特征在于，所述方法包括：
a读取目标数据帧和与目标数据帧相邻的可纠错数据帧，记录所述可纠错数据帧的ECC纠错的第一错误比特值，其中，所述目标数据帧为ECC不能纠错数据帧，所述可纠错数据帧为ECC可纠错数据帧；
b设置Read Retry的电压变化阈值；
c基于当前电压变化阈值，重新读取所述目标数据帧和所述可纠错数据帧，记录所述可纠错数据帧的ECC纠错的第二错误比特值；
d比较第一错误比特值和第二错误比特值，当第一错误比特值大于第二错误比特值时，增加所述电压变化阈值，当第一错误比特值小于第二错误比特值时，减小所述电压变化阈值；
e将所述变化后的电压变化阈值作为当前电压变化阈值，并返回执行步骤c；
重复执行上述步骤c-e，直到所述目标数据帧的可纠错比特值达到ECC纠错能力值。
2.一种NAND控制器，用于基于ECC对NAND数据进行Read Retry纠错，其特征在于，所述控制器包括纠错模块，用于执行如下操作：
a读取目标数据帧和与目标数据帧相邻的可纠错数据帧，记录所述可纠错数据帧的ECC纠错的第一错误比特值，其中，所述目标数据帧为ECC不能纠错数据帧，所述可纠错数据帧为ECC可纠错数据帧；
b设置Read Retry的电压变化阈值；
c基于当前电压变化阈值，重新读取所述目标数据帧和所述可纠错数据帧，记录所述可纠错数据帧的ECC纠错的第二错误比特值；
d比较第一错误比特值和第二错误比特值，当第一错误比特值大于第二错误比特值时，增加所述电压变化阈值，当第一错误比特值小于第二错误比特值时，减小所述电压变化阈值；
e将所述变化后的电压变化阈值作为当前电压变化阈值，并返回执行步骤c；
重复执行上述步骤c-e，直到所述目标数据帧的可纠错比特值达到ECC纠错能力值。
CN201611225069.XA 2016-12-27 2016-12-27 基于ECC的NAND数据Read Retry纠错方法和NAND控制器 Active CN108241549B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611225069.XA CN108241549B (zh) 2016-12-27 2016-12-27 基于ECC的NAND数据Read Retry纠错方法和NAND控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611225069.XA CN108241549B (zh) 2016-12-27 2016-12-27 基于ECC的NAND数据Read Retry纠错方法和NAND控制器

Publications (2)

Publication Number Publication Date
CN108241549A true CN108241549A (zh) 2018-07-03
CN108241549B CN108241549B (zh) 2021-04-30

Family

ID=62702766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611225069.XA Active CN108241549B (zh) 2016-12-27 2016-12-27 基于ECC的NAND数据Read Retry纠错方法和NAND控制器

Country Status (1)

Country Link
CN (1) CN108241549B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109284201A (zh) * 2018-09-17 2019-01-29 至誉科技（武汉）有限公司 温度均衡数据恢复方法以及系统、存储介质
CN111863107A (zh) * 2019-04-28 2020-10-30 武汉海康存储技术有限公司 闪存纠错方法及装置
CN113470723A (zh) * 2021-06-29 2021-10-01 成都佰维存储科技有限公司 读重试测试方法、装置、可读存储介质及电子设备
CN113707211A (zh) * 2021-07-21 2021-11-26 深圳市宏旺微电子有限公司 一种闪存Read Retry纠错的方法及装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110258496A1 (en) * 2010-04-14 2011-10-20 Phison Electronics Corp. Data reading method, memory storage apparatus and memory controller thereof
TW201237872A (en) * 2011-03-14 2012-09-16 Phison Electronics Corp Data reading method, memory storage apparatus and memory controller thereof
CN103035294A (zh) * 2011-09-28 2013-04-10 三星电子株式会社 从非易失性存储器读数据的方法及实施方法的设备和系统
CN104052498A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 最优化对数似然比的方法以及纠错方法和设备
CN104051016A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 非易失性存储装置、读取数据方法、存储系统及操作方法
US9009390B2 (en) * 2010-10-04 2015-04-14 Samsung Electronics Co., Ltd. Method for changing read parameter for improving read performance and apparatuses using the same
CN104952486A (zh) * 2014-03-25 2015-09-30 群联电子股份有限公司 数据储存方法、存储器控制电路单元以及存储器储存装置
CN105097028A (zh) * 2014-05-13 2015-11-25 三星电子株式会社 包括非易失性存储器件的存储装置和该器件的读取方法
CN105719696A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 存储系统的操作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110258496A1 (en) * 2010-04-14 2011-10-20 Phison Electronics Corp. Data reading method, memory storage apparatus and memory controller thereof
US9009390B2 (en) * 2010-10-04 2015-04-14 Samsung Electronics Co., Ltd. Method for changing read parameter for improving read performance and apparatuses using the same
TW201237872A (en) * 2011-03-14 2012-09-16 Phison Electronics Corp Data reading method, memory storage apparatus and memory controller thereof
CN103035294A (zh) * 2011-09-28 2013-04-10 三星电子株式会社 从非易失性存储器读数据的方法及实施方法的设备和系统
CN104052498A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 最优化对数似然比的方法以及纠错方法和设备
CN104051016A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 非易失性存储装置、读取数据方法、存储系统及操作方法
CN104952486A (zh) * 2014-03-25 2015-09-30 群联电子股份有限公司 数据储存方法、存储器控制电路单元以及存储器储存装置
CN105097028A (zh) * 2014-05-13 2015-11-25 三星电子株式会社 包括非易失性存储器件的存储装置和该器件的读取方法
CN105719696A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 存储系统的操作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109284201A (zh) * 2018-09-17 2019-01-29 至誉科技（武汉）有限公司 温度均衡数据恢复方法以及系统、存储介质
CN111863107A (zh) * 2019-04-28 2020-10-30 武汉海康存储技术有限公司 闪存纠错方法及装置
CN111863107B (zh) * 2019-04-28 2022-08-02 武汉海康存储技术有限公司 闪存纠错方法及装置
CN113470723A (zh) * 2021-06-29 2021-10-01 成都佰维存储科技有限公司 读重试测试方法、装置、可读存储介质及电子设备
CN113470723B (zh) * 2021-06-29 2023-07-14 成都佰维存储科技有限公司 读重试测试方法、装置、可读存储介质及电子设备
CN113707211A (zh) * 2021-07-21 2021-11-26 深圳市宏旺微电子有限公司 一种闪存Read Retry纠错的方法及装置
CN113707211B (zh) * 2021-07-21 2024-05-10 深圳市宏旺微电子有限公司 一种闪存Read Retry纠错的方法及装置

Also Published As

Publication number Publication date
CN108241549B (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
US10061512B2 (en) Data storage device and data writing method thereof
US10347330B2 (en) Solid state storage device and reading control method thereof for read retry process with optimal read voltage set
TWI541819B (zh) 用來進行錯誤更正之方法、記憶裝置、與控制器
CN102750191B (zh) 用于启动固态非易失性存储设备内的刷新操作的方法
US8996950B2 (en) Erasure correction using single error detection parity
CN108241549A (zh) 基于ECC的NAND数据Read Retry纠错方法和NAND控制器
TWI446350B (zh) 用來減少無法更正的錯誤之方法以及記憶裝置及其控制器
EP3173933A1 (en) Memory control method and memory control apparatus
TWI633428B (zh) 資料儲存裝置與記憶體裝置之資料處理方法
US9069695B2 (en) Correction of block errors for a system having non-volatile memory
TW201816787A (zh) 資料儲存裝置及其資料寫入方法
JP2012137994A (ja) メモリシステムおよびその制御方法
KR20160150507A (ko) 데이터 저장 장치 및 그것의 동작 방법
TWI608350B (zh) 儲存裝置及其控制單元、可用於儲存裝置的資料搬移方 法
JP4866107B2 (ja) 不揮発性記憶装置及びその書き込み判定方法
JP2016118815A (ja) 不揮発性メモリ装置
CN107203436B (zh) 一种Nand Flash数据校验的方法与装置
JP2006260753A (ja) フラッシュメモリデバイスを動作させる方法
US20160077914A1 (en) Solid state storage device and error correction method thereof
KR20100031402A (ko) 프리 페이지 검출 방법 및 장치와 이를 이용한 에러 정정 코드 디코딩 방법 및 장치
US9378829B2 (en) Non-volatile memory device with an EPLI comparator
CN112948166B (zh) 数据处理方法及相关产品
KR20100013962A (ko) 불휘발성 메모리 장치의 프로그램 방법
US9208863B1 (en) Memory system and method of controlling memory system
CN111324291B (zh) 一种存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200825

Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer

Applicant after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 202, room 52, building 2, 100176 North View Garden, Daxing District economic and Technological Development Zone, Beijing

Applicant before: BEIJING JINGCUN TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address