CN112506443A - 三维存储器的读取方法及设备 - Google Patents

Abstract

本发明涉及一种三维存储器的读取方法，包括至少一次读取操作，读取操作包括按照低编程态、中编程态以及高编程态进行读取；低编程态包括第一编程态；中编程态包括第二编程态；高编程态包括第三编程态和第七编程态；判断读取操是否为第一次读取操作；当读取操作为第一次读取操作时，读取操作包括在第一编程态之后施加第一脉冲电压。

Description

三维存储器的读取方法及设备

技术领域

本发明涉及一种三维存储器的读取方法及设备，该读取方法可以降低第一次读取操作时的故障位计数。

背景技术

随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。

随着市场对存储密度的要求不断提高，业界正在开发具有更多编程态的编程方法，以使每个物理存储单元(cell)可以代表更多位(bit)信息。但是，更多的编程态的实现，对单个存储单元的形成工艺以及多个存储单元之间的分布均匀性具有更高的要求。因此，如何增大存储单元的存储密度，改善三维存储器的性能，是当前亟待解决的技术问题。

在企业级的三维存储器(例如3D NAND)中，通常采用低密度奇偶校验码(LDPC,Low-Density-Parity-Check)来进行纠错。图1是一种LDPC纠错的流程图。参考图1所示，这些纠错码不可避免地会导致额外的读取时间延迟以及整体存储性能的下降，尤其是软判决解码(soft-decoding)。因此，降低故障位计数(FBC,Fail Bit Count)显得尤为重要。

暂态读取错误(TER,Temporary Read Errors)是一种对3D NAND可靠性的新威胁，它是指在3D NAND Flash(闪存)编程/读取结束之后历经了一段空闲时间，对其进行第一次读取时会出现大量的暂态读取错误，即FBC会很高，而在后续的第二次和第三次读取结果中FBC会表现出一个平稳值。图2A和图2B分别是编程结束至第一次读取时没有空闲时间的多次读取的FBC以及编程结束至第一次读取时存在空闲时间的多次读取的FBC的示意图。其中，图2A为没有经历空闲时间的三次读取时的FBC，图2B为经历了24小时空闲时间后的五次读取时的FBC。参考图2A和图2B所示，首次读取现象(FRI,First Read Issue)与读取之前的空闲时间呈现强相关，当编程结束没有空闲时间直接读取时，FRI不会出现。当编程结束之后等待24小时再进行读取时FRI出现，且所读取的第一层字线(WL,Word Line)最为严重。图3是一种现有的暂态读取错误(TER)的示意图(引用自C.Zambelli,R.Micheloni,S.Scommegna and P.Olivo,"First Evidence of Temporary Read Errors in TLC 3D-NAND Flash Memories Exiting From an Idle State")。参考图3所示，首次读取现象(图3中的w/TER)会大大增加触发LDPC中软判决解码的概率，造成存储器整体性能的下降。

发明内容

本发明所要解决的技术问题是提供一种三维存储器的读取方法，该读取方法可以降低第一次读取操作时的故障位计数。

本发明为解决上述技术问题而采用的技术方案是提供一种三维存储器的读取方法，包括至少一次读取操作，所述读取操作包括按照低编程态、中编程态以及高编程态进行读取；所述低编程态包括第一编程态；所述中编程态包括第二编程态；所述高编程态包括第三编程态和第七编程态；判断所述读取操是否为第一次读取操作；当所述读取操作为第一次读取操作时，所述读取操作包括在所述第一编程态之后施加第一脉冲电压。

在本发明的一实施例中，所述低编程态包括所述第一编程态和第五编程态，当所述读取操作为第一次读取操作时，所述读取操作包括在所述第一编程态和所述第五编程态之间施加第一脉冲电压。

在本发明的一实施例中，在所述第一编程态时，所述三维存储器的栅极上存在负压；在所述第五编程态时，所述三维存储器的所述栅极上存在正压。

在本发明的一实施例中，还包括根据所述读取操作前所述三维存储器的空闲时间判断所述读取操作是否为第一次读取操作。

在本发明的一实施例中，当所述空闲时间大于或等于第一时间时，判断所述读取操作为第一次读取操作。

在本发明的一实施例中，所述读取方法包括至少两次读取操作；当第N次读取操作与第N-1次读取操作之间的时间间隔大于或等于第二时间时，所述第N次读取操作包括在所述第一编程态和所述第五编程态之间施加第二脉冲电压；当所述第N次读取操作与所述第N-1次读取操作之间的时间间隔小于所述第二时间时，所述第N次读取操作包括在所述第一编程态和所述第五编程态之间不施加所述第二脉冲电压，其中N大于或等于2。

在本发明的一实施例中，所述第二脉冲电压的大小和/或持续时间与所述第一脉冲电压相同。

在本发明的一实施例中，所述第二脉冲电压的持续时间小于所述第一脉冲电压。

在本发明的一实施例中，所述第一脉冲电压的大小大于所述编程态中最高的电压。

在本发明的一实施例中，所述第一脉冲电压的持续时间小于任一所述编程态的持续时间。

在本发明的一实施例中，所述三维存储器的编程模式为三级单元TLC。

本发明的另一方面提供一种三维存储器的读取设备，包括：读取模块，对所述三维存储器进行至少一次读取操作，所述读取操作包括按照低编程态、中编程态以及高编程态进行读取；所述低编程态包括第一编程态，所述中编程态包括第二编程态，所述高编程态包括第三编程态和第七编程态；以及判断模块，判断所述读取操是否为第一次读取操作；当所述读取操作为第一次读取操作时，所述读取操作包括在所述第一编程态之后施加第一脉冲电压。

在本发明的一实施例中，所述低编程态包括所述第一编程态和第五编程态，当所述读取操作为第一次读取操作时，所述读取操作包括在所述第一编程态和所述第五编程态之间施加第一脉冲电压。

在本发明的一实施例中，在所述第一编程态时，所述三维存储器的栅极上存在负压；在所述第五编程态时，所述三维存储器的所述栅极上存在正压。

在本发明的一实施例中，所述判断模块根据所述读取操作前所述三维存储器的空闲时间判断所述读取操作是否为第一次读取操作。

在本发明的一实施例中，当所述空闲时间大于或等于第一时间时，所述判断模块判断所述读取操作为第一次读取操作。

在本发明的一实施例中，所述读取模块对所述三维存储器进行至少两次读取操作；当第N次读取操作与第N-1次读取操作之间的时间间隔大于或等于第二时间时，所述第N次读取操作包括在所述第一编程态和所述第五编程态之间施加第二脉冲电压；当所述第N次读取操作与所述第N-1次读取操作之间的时间间隔小于所述第二时间时，所述第N次读取操作包括在所述第一编程态和所述第五编程态之间不施加所述第二脉冲电压，其中N大于或等于2。

本发明由于采用以上技术方案，使之与现有技术相比，具有如下显著优点：

本发明的三维存储器的读取方法在第一次读取操作时，通过在第一编程态之后施加第一脉冲电压，降低了第一次读取操作时的故障位计数。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1是一种LDPC纠错的流程图；

图2A和图2B分别是编程结束至第一次读取时没有空闲时间的多次读取的FBC以及编程结束至第一次读取时存在空闲时间的多次读取的FBC的示意图；

图3是一种现有的暂态读取错误(TER)的示意图；

图4至图5是第一次读取时不同编程态暂态读取错误的示意图；

图6是一种三维存储器的TLC编程模式时的读取方法的示意图；

图7是第一次读取时暂态读取错误的物理机制的示意图；

图8是本发明一实施例的一种三维存储器的读取方法的流程图；

图9是本发明一实施例的一种三维存储器的读取方法的示意图；

图10是一种三维存储器的读取方法的故障位计数的示意图；

图11是本发明一实施例的一种三维存储器的读取设备的架构图。

具体实施方式

为了更清楚地说明本申请的实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

在本申请的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本申请保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。

此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。此外，尽管本申请中所使用的术语是从公知公用的术语中选择的，但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本申请。

三维存储器在编程/验证/读取等操作结束经历一段空闲的时间后的第一次读取时会出现非常多的暂态读取错误，即第一次读取时暂态读取错误，该读取错误会在间隔时间不长的第二次读取/第三次读取时消失。第一次读取时的故障位计数可能达到第二次读取时的故障位计数的数倍之高。这一现象严重影响了三维存储器的可靠性，因为即使有低密度奇偶校验码(LDPC,Low Density Parity Check)等方法来解决故障位计数过高的问题，但是会大大增加功耗，影响整体器件的服务质量(QoS,Quality of Service)。

图4至图5是第一次读取时不同编程态暂态读取错误的示意图。图6是一种三维存储器的TLC编程模式时的读取方法的示意图。参考图4至图6所示，在第一次读取时暂态读取错误中，低编程态(Lower Page)表现的尤为严重，其中尤其是第五编程态(P5)态最为严重。原因是相较于其他编程态，P5态的前一个操作是确认第一编程态(P1)，栅上会加一个负压，该负压使更多晶界陷阱(GBTs,Grain Boundary Traps)释放电子，带来更大的故障位计数以及更严重的第一次读取时暂态读取错误。

图7是第一次读取时暂态读取错误的物理机制的示意图。参考图7所示，在存储单元编程刚结束时，由于所加的栅压较高，准费米能级靠近导带，费米能级处陷阱被占据的概率为50％。根据费米狄拉克函数，在费米能级以下，越靠近价带，陷阱被占据的概率越大。在t0时刻，多晶硅沟道内大部分的陷阱处于填充状态。在t0至t1的空闲时间，栅极电压变为浮置，最终降至0V，此时准费米能级下移，多晶硅内陷阱释放电子成为空陷阱。因此，在第一次读取刚开始时的t1时刻，面临着大量空陷阱，此时进行读取的阈值电压会偏小，造成大量的故障位计数。在历经了第一次读取之后，陷阱重新被填充，此时多晶硅内的陷阱的填充状态更接近于刚编程结束时的状态，这时进行读取时的故障位计数恢复到正常水平，和第一次读取时的故障位计数有较大差别。另外，如果栅上加的负压，此时费米能级会更加远离导带，则会加剧陷阱向外释放电子，这会加剧第一次读取时暂态读取错误。有鉴于此，一种优化的三维存储器的读取方法显得尤为重要。

针对以上问题，本发明的以下实施例提出一种三维存储器的读取方法，该读取方法可以降低第一次读取操作时的故障位计数。

图8是本发明一实施例的一种三维存储器的读取方法的流程图。图9是本发明一实施例的一种三维存储器的读取方法的示意图。下面结合图8和图9对该读取方法进行说明。可以理解的是，下面所进行的描述仅仅示例性的，本领域技术人员可以在不脱离本发明的精神的情况下，进行各种变化。

参考图8所示，本发明的一种三维存储器的读取方法包括至少一次读取操作，其中该读取操作包括按照低编程态、中编程态以及高编程态进行读取，低编程态包括第一编程态P1，中编程态包括第二编程态P2，高编程态包括第三编程态P3和第七编程态P7；判断读取操是否为第一次读取操作；当读取操作为第一次读取操作时，读取操作包括在第一编程态P1之后施加第一脉冲电压。

在本发明的一实施例中，低编程态还可以包括第一编程态P1和第五编程态P5，当读取操作为第一次读取操作时，读取操作包括在第一编程态P1和第五编程态P5之间施加第一脉冲电压。

在一些示例中，中编程态还可以包括第二编程态P2、第四编程态P4和第六编程态P6。

可以理解，在本发明的一些示例中(例如图9所示的一个示例中)，上述读取操作包括按照第一编程态P1、第五编程态P5、第二编程态P2、第四编程态P4、第六编程态P6、第三编程态P3和第七编程态P7的顺序依次进行读取。

在一些示例中，在第一编程态P1时，三维存储器的栅极上存在负压；在第五编程态P5时，三维存储器的栅极上存在正压。

在本发明的一实施例中，上述读取方法还包括根据读取操作前三维存储器的空闲时间判断读取操作是否为第一次读取操作。

示例性的，当空闲时间大于或等于第一时间时，可以判断该读取操作为第一次读取操作。

优选的，在本发明的一实施例中，该第一时间为12小时。例如，如果在读取操作前三维存储器的空闲时间大于或等于12小时，则判断该读取操作为第一次读取操作。

继续参考图9所示，当判断读取操作为第一次读取操作时，在第一编程态P1和第五编程态P5之间施加第一脉冲电压。

在一些示例中，第一脉冲电压的大小可以为2-7V。第一脉冲电压的持续时间可以为5-15μs。

应当理解，本领域技术人员可以根据实际需要对第一脉冲电压的大小以及持续时间做出相应的调整，本发明并非以此为限。

在本发明的一实施例中，第一脉冲电压的大小大于编程态中最高的电压。例如，在图9所示的一个示例中，第一脉冲电压的大小大于编程态中最高的电压(第七编程态P7的电压)。

在本发明的一实施例中，第一脉冲电压的持续时间小于任一编程态的持续时间。即，第一脉冲电压的持续时间小于第一编程态P1、第五编程态P5、第二编程态P2、第四编程态P4、第六编程态P6、第三编程态P3和第七编程态P7中任一编程态的持续时间。

在本发明的一实施例中，三维存储器的编程模式为三级单元(TLC,Trinary-LevelCell)。三级单元编程模式为3bit/cell，即每个存储单元管存储3比特数据。

在第一编程态P1和第五编程态P5之间施加第一脉冲电压后，使得历经前一个状态的第一编程态P1发生了释放电子的陷阱重新捕获电子，从而降低了第一次读取时第五编程态P5的故障位计数，进而优化第一次读取时暂态读取错误。

图10是一种三维存储器的读取方法的故障位计数的示意图。参考图10所示，在第一次读取之前的空闲时间分别保持字线上的栅电压Vg为浮置(Floating)和2V。不难看出，第五编程态P5的故障位计数相比于其他编程态更为严重。而且，当保持栅电压为2V时，第五编程态P5的故障位计数相比于栅压浮置时(即Vg＝0V)明显降低。相较于其他编程态，保持栅电压为2V对第五编程态P5具有很大的优化空间和和更好的优化效果。

在本发明的一实施例中，第一脉冲电压为正脉冲。

结合图7所示可知，第一脉冲电压可以诱导空的陷阱重新捕获电子，缓解由第一编程态P1的负压造成的更多陷阱释放电子。这个操作对缓解第五编程态P5的首次读取现象(FRI)显得尤为重要，并且第五编程态P5是TLC编程态中FRI最为严重的一个态，解决了第五编程态P5的FRI将对整体的FRI大有裨益。

另一方面，如果在读取操作时距离上次编程/读取的时间不长，即空闲时间较短，由于第一次读取时暂态读取错误可被低密度奇偶校验码等纠错控制编码(ECC)修复，则可以省去施加该第一脉冲电压。

在本发明的一实施例中，上述读取方法包括至少两次读取操作，当第N次读取操作与第N-1次读取操作之间的时间间隔大于或等于第二时间时，第N次读取操作包括在第一编程态和第五编程态之间施加第二脉冲电压，当第N次读取操作与第N-1次读取操作之间的时间间隔小于第二时间时，第N次读取操作包括在第一编程态和第五编程态之间不施加第二脉冲电压，其中N大于或等于2。

对于具有多次读取操作的三维存储器的读取方法，在第一次读取操作之后的数次读取操作中，若第N次读取操作与其之前的第N-1次读取操作之间的时间间隔大于或等于第二时间，则该第N次读取操作包括在第一编程态P1和第五编程态P5之间施加第二脉冲电压，其中N大于或等于2。

例如，对于具有三次读取操作的三维存储器的读取方法。若第二次读取操作与第一次读取操作之间的时间间隔大于或等于第二时间，则第二次读取操作需要在第一编程态P1和第五编程态P5之间施加第二脉冲电压。同样的，若第三次读取操作与第二次读取操作之间的时间间隔大于或等于第二时间，则第三次读取操作需要在第一编程态P1和第五编程态P5之间施加第二脉冲电压。

在本发明的一实施例中，第二时间为12小时。即，在第一次读取操作之后的数次读取操作中，若相邻两次读取操作之间的时间间隔大于或等于12小时，则相应的读取操作需要在第一编程态P1和第五编程态P5之间施加第二脉冲电压。

在本发明的一实施例中，第二脉冲电压的大小和/或持续时间与第一脉冲电压相同。

在本发明的一实施例中，第二脉冲电压的持续时间小于第一脉冲电压。

在一些示例中，第二脉冲电压的大小可以为2-7V。第二脉冲电压的持续时间可以为5-15μs。通过在第一次读取操作中的第一编程态P1和第五编程态P5之间施加第一脉冲电压，或者在其后的数次读取操作中的第一编程态P1和第五编程态P5之间施加第二脉冲电压，可以抑制前一个状态的负栅压带来的晶界陷阱释放电子的干扰，优化了在读取之前出现的释放电子的晶界陷阱带来的故障位计数显著增加的问题。

本发明的以上实施例提出了一种三维存储器的读取方法，该读取方法可以降低第一次读取操作时的故障位计数。

本发明的另一方面提出一种三维存储器的读取设备，该读取设备可以降低第一次读取操作时的故障位计数。

图11是本发明一实施例的一种三维存储器的读取设备的架构图。下面结合图11对该读取设备进行说明。可以理解的是，下面所进行的描述仅仅示例性的，本领域技术人员可以在不脱离本发明的精神的情况下，进行各种变化。

应当注意，该上述读取方法可以在例如图11所示的读取设备100或其变化例中实施，但本发明并不以此为限。

参考图11所示，该三维存储器的读取设备100包括读取模块110和判断模块120。读取模块110对三维存储器进行至少一次读取操作，读取操作包括按照低编程态、中编程态以及高编程态进行读取，低编程态包括第一编程态P1，中编程态包括第二编程态P2，高编程态包括第三编程态P3和第七编程态P7。判断模块120判断该读取操是否为第一次读取操作。其中，当读取操作为第一次读取操作时，读取操作包括在第一编程态P1之后施加第一脉冲电压。

在本发明的一实施例中，低编程态还可以包括第一编程态P1和第五编程态P5，当读取操作为第一次读取操作时，读取操作包括在第一编程态P1和第五编程态P5之间施加第一脉冲电压。

在一些示例中，中编程态还可以包括第二编程态P2、第四编程态P4和第六编程态P6。

可以理解，在本发明的一些示例中(例如图9所示的一个示例中)，上述读取操作包括按照第一编程态P1、第五编程态P5、第二编程态P2、第四编程态P4、第六编程态P6、第三编程态P3和第七编程态P7的顺序依次进行读取。

在本发明的一实施例中，在第一编程态P1时，三维存储器的栅极上存在负压；在第五编程态P5时，三维存储器的栅极上存在正压。

在本发明的一实施例中，判断模块120根据读取操作前三维存储器的空闲时间判断读取操作是否为第一次读取操作。

在本发明的一实施例中，当空闲时间大于或等于第一时间时，判断模块120判断读取操作为第一次读取操作。

优选的，在本发明的一实施例中，该第一时间为12小时。例如，如果在读取操作前三维存储器的空闲时间大于或等于12小时，则判断模块120判断该读取操作为第一次读取操作。

在一些示例中，第一脉冲电压的大小可以为2-7V。第一脉冲电压的持续时间可以为5-15μs。

应当理解，本领域技术人员可以根据实际需要对第一脉冲电压的大小以及持续时间做出相应的调整，本发明并非以此为限。

在本发明的一实施例中，第一脉冲电压的大小大于编程态中最高的电压。例如，在图9所示的一个示例中，第一脉冲电压的大小大于编程态中最高的电压(第七编程态P7的电压)。

在本发明的一实施例中，第一脉冲电压的持续时间小于任一编程态的持续时间。即，第一脉冲电压的持续时间小于第一编程态P1、第五编程态P5、第二编程态P2、第四编程态P4、第六编程态P6、第三编程态P3和第七编程态P7中任一编程态的持续时间。

在本发明的一实施例中，读取模块110对三维存储器进行至少两次读取操作，当第N次读取操作与第N-1次读取操作之间的时间间隔大于或等于第二时间时，第N次读取操作包括在第一编程态和第五编程态之间施加第二脉冲电压，当第N次读取操作与第N-1次读取操作之间的时间间隔小于第二时间时，第N次读取操作包括在第一编程态和第五编程态之间不施加第二脉冲电压，其中N大于或等于2。

在本发明的一实施例中，第二时间为12小时。即，在读取模块110对三维存储器进行第一次读取操作之后的数次读取操作中，若相邻两次读取操作之间的时间间隔大于或等于12小时，则相应的读取操作需要在第一编程态P1和第五编程态P5之间施加第二脉冲电压。

在本发明的一实施例中，第二脉冲电压的大小和/或持续时间与第一脉冲电压相同。

在本发明的一实施例中，第二脉冲电压的持续时间小于第一脉冲电压。

在一些示例中，第二脉冲电压的大小可以为2-7V。第二脉冲电压的持续时间可以为5-15μs。

在本发明的一实施例中，上述三维存储器的编程模式可以为三级单元TLC。

应当理解，本领域技术人员可以根据实际需要对读取设备100的具体形态、布置方式以及结构组成做出相应的调整，本发明并非以此为限。

通过在第一次读取操作中的第一编程态P1和第五编程态P5之间施加第一脉冲电压，或者在其后的数次读取操作中的第一编程态P1和第五编程态P5之间施加第二脉冲电压，可以抑制前一个状态的负栅压带来的晶界陷阱释放电子的干扰，优化了在读取之前出现的释放电子的晶界陷阱带来的故障位计数显著增加的问题。

本实施例的读取设备的其他实施细节可参考图8至图10所描述的实施例，在此不再展开。本领域技术人员可以根据实际需要对该读取设备100做出适当的调整，本发明并非以此为限。

本发明的以上实施例提出了一种三维存储器的读取设备，该读取设备可以降低第一次读取操作时的故障位计数。

需要注意的是，本发明不对各元件的数量和尺寸做出限定，如在本发明的另外一实施例中，本发明的并联机构包括两组以上的第一连接件、第二连接件和伸缩杆，任何为了实现自由度转动效果并满足实际生产需要而对各元件的数量和尺寸做出的选择和调整都属于本发明的精神和范围。

可以理解，尽管上述披露中通过各种示例讨论了一些目前认为有用的发明实施例，但应当理解的是，该类细节仅起到说明的目的，附加的权利要求并不仅限于披露的实施例，相反，权利要求旨在覆盖所有符合本申请实施例实质和范围的修正和等价的任意组合。

本申请中涉及的计算机可读存储介质可以包括但不限于磁存储设备(例如，硬盘、软盘、磁条)、光盘(例如，压缩盘(CD)、数字多功能盘(DVD))、智能卡和闪存设备(例如，电可擦除可编程只读存储器(EPROM)、卡、棒、键驱动)。此外，本文描述的各种存储介质能代表用于存储信息的一个或多个设备和/或其它机器可读介质。术语“机器可读介质”可以包括但不限于能存储、包含和/或承载代码和/或指令和/或数据的无线信道和各种其它介质(和/或存储介质)。

应该理解，上文所描述的实施例仅是示意。本文描述的实施例可在硬件、软件、固件、中间件、微码或者其任意组合中实现。对于硬件实现，处理单元可以在一个或者多个特定用途集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器和/或设计为执行本文所述功能的其它电子单元或者其结合内实现。

上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。

同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

本申请各部分操作所需的计算机程序编码可以用任意一种或多种程序语言编写，包括面向对象编程语言如Java、Scala、Smalltalk、Eiffel、JADE、Emerald、C++、C#、VB.NET、Python等，常规程序化编程语言如C语言、Visual Basic、Fortran 2003、Perl、COBOL 2002、PHP、ABAP，动态编程语言如Python、Ruby和Groovy，或其他编程语言等。该程序编码可以完全在用户计算机上运行、或作为独立的软件包在用户计算机上运行、或部分在用户计算机上运行部分在远程计算机运行、或完全在远程计算机或服务器上运行。在后种情况下，远程计算机可以通过任何网络形式与用户计算机连接，比如局域网(LAN)或广域网(WAN)，或连接至外部计算机(例如通过因特网)，或在云计算环境中，或作为服务使用如软件即服务(SaaS)。

此外，除非权利要求中明确说明，本申请所述处理元素和序列的顺序、数字字母的使用、或其他名称的使用，并非用于限定本申请流程和方法的顺序。尽管上述披露中通过各种示例讨论了一些目前认为有用的发明实施例，但应当理解的是，该类细节仅起到说明的目的，附加的权利要求并不仅限于披露的实施例，相反，权利要求旨在覆盖所有符合本申请实施例实质和范围的修正和等价组合。例如，虽然以上所描述的系统组件可以通过硬件设备实现，但是也可以只通过软件的解决方案得以实现，如在现有的服务器或移动设备上安装所描述的系统。

同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个申请实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。

一些实施例中使用了描述成分、属性数量的数字，应当理解的是，此类用于实施例描述的数字，在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明，“大约”、“近似”或“大体上”表明所述数字允许有±20％的变化。相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (17)

1.一种三维存储器的读取方法，其特征在于，

包括至少一次读取操作，所述读取操作包括按照低编程态、中编程态以及高编程态进行读取；

所述低编程态包括第一编程态；

所述中编程态包括第二编程态；

所述高编程态包括第三编程态和第七编程态；

判断所述读取操是否为第一次读取操作；

当所述读取操作为第一次读取操作时，所述读取操作包括在所述第一编程态之后施加第一脉冲电压。

2.根据权利要求1所述的读取方法，其特征在于，所述低编程态包括所述第一编程态和第五编程态，当所述读取操作为第一次读取操作时，所述读取操作包括在所述第一编程态和所述第五编程态之间施加第一脉冲电压。

3.根据权利要求2所述的读取方法，其特征在于，在所述第一编程态时，所述三维存储器的栅极上存在负压；在所述第五编程态时，所述三维存储器的所述栅极上存在正压。

4.根据权利要求1所述的读取方法，其特征在于，还包括根据所述读取操作前所述三维存储器的空闲时间判断所述读取操作是否为第一次读取操作。

5.根据权利要求4所述的读取方法，其特征在于，当所述空闲时间大于或等于第一时间时，判断所述读取操作为第一次读取操作。

6.根据权利要求2所述的读取方法，其特征在于，所述读取方法包括至少两次读取操作；

当第N次读取操作与第N-1次读取操作之间的时间间隔大于或等于第二时间时，所述第N次读取操作包括在所述第一编程态和所述第五编程态之间施加第二脉冲电压；

当所述第N次读取操作与所述第N-1次读取操作之间的时间间隔小于所述第二时间时，所述第N次读取操作包括在所述第一编程态和所述第五编程态之间不施加所述第二脉冲电压，其中N大于或等于2。

7.根据权利要求6所述的读取方法，其特征在于，所述第二脉冲电压的大小和/或持续时间与所述第一脉冲电压相同。

8.根据权利要求6所述的读取方法，其特征在于，所述第二脉冲电压的持续时间小于所述第一脉冲电压。

9.根据权利要求1所述的读取方法，其特征在于，所述第一脉冲电压的大小大于所述编程态中最高的电压。

10.根据权利要求1所述的读取方法，其特征在于，所述第一脉冲电压的持续时间小于任一所述编程态的持续时间。

11.根据权利要求1所述的读取方法，其特征在于，所述三维存储器的编程模式为三级单元TLC。

12.一种三维存储器的读取设备，其特征在于，包括：

读取模块，对所述三维存储器进行至少一次读取操作，所述读取操作包括按照低编程态、中编程态以及高编程态进行读取；所述低编程态包括第一编程态，所述中编程态包括第二编程态，所述高编程态包括第三编程态和第七编程态；以及

判断模块，判断所述读取操是否为第一次读取操作；

当所述读取操作为第一次读取操作时，所述读取操作包括在所述第一编程态之后施加第一脉冲电压。

13.根据权利要求12所述的读取设备，其特征在于，所述低编程态包括所述第一编程态和第五编程态，当所述读取操作为第一次读取操作时，所述读取操作包括在所述第一编程态和所述第五编程态之间施加第一脉冲电压。

14.根据权利要求13所述的读取设备，其特征在于，在所述第一编程态时，所述三维存储器的栅极上存在负压；在所述第五编程态时，所述三维存储器的所述栅极上存在正压。

15.根据权利要求12所述的读取设备，其特征在于，所述判断模块根据所述读取操作前所述三维存储器的空闲时间判断所述读取操作是否为第一次读取操作。

16.根据权利要求15所述的读取设备，其特征在于，当所述空闲时间大于或等于第一时间时，所述判断模块判断所述读取操作为第一次读取操作。

17.根据权利要求13所述的读取设备，其特征在于，所述读取模块对所述三维存储器进行至少两次读取操作；

当第N次读取操作与第N-1次读取操作之间的时间间隔大于或等于第二时间时，所述第N次读取操作包括在所述第一编程态和所述第五编程态之间施加第二脉冲电压；

当所述第N次读取操作与所述第N-1次读取操作之间的时间间隔小于所述第二时间时，所述第N次读取操作包括在所述第一编程态和所述第五编程态之间不施加所述第二脉冲电压，其中N大于或等于2。

Images