CN107025178A - 存储器控制器、非易失性存储器系统及其操作方法 - Google Patents

存储器控制器、非易失性存储器系统及其操作方法 Download PDF

Info

Publication number
CN107025178A
CN107025178A CN201610842112.0A CN201610842112A CN107025178A CN 107025178 A CN107025178 A CN 107025178A CN 201610842112 A CN201610842112 A CN 201610842112A CN 107025178 A CN107025178 A CN 107025178A
Authority
CN
China
Prior art keywords
block
garbage collection
data
valid data
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610842112.0A
Other languages
English (en)
Other versions
CN107025178B (zh
Inventor
郑在成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN202210398473.6A priority Critical patent/CN114924993A/zh
Publication of CN107025178A publication Critical patent/CN107025178A/zh
Application granted granted Critical
Publication of CN107025178B publication Critical patent/CN107025178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

提供了存储器控制器、非易失性存储器系统及其操作方法。操作存储器系统的方法包括选择要被收集无用数据的多个源块，将所选择的有效数据从多个源块当中的两个或更多个源块复制到目标块，根据复制的结果将改变的映射信息存储在更新高速缓存中，以及通过使用存储在更新高速缓存中的映射信息来更新映射表。

Description

存储器控制器、非易失性存储器系统及其操作方法
相关申请的交叉引用
本申请要求2015年9月22日向韩国知识产权局提交的第10-2015-0133887号韩国专利申请的权益，其主题内容通过引用整体并入本文。
技术领域
本发明构思涉及非易失性存储器系统，而且更具体地，涉及能够执行无用数据(garbage)收集操作的存储器控制器、非易失性存储器系统以及相关方法。
背景技术
存储器系统，例如，快闪存储器系统被广泛用作通用串行总线(USB)驱动器、数码相机、移动电话、智能电话、平板个人计算机(PC)存储卡和固态驱动器(SSD)中的非易失性存储器设备。在快闪存储器设备中，写/读单元和擦除单元可以彼此不同，并且因此存储器操作可以由快闪转换层(FTL)管理，FTL可以包括固件。
在快闪存储器系统中，数据可以被写入已擦除的块(例如，空闲块)，并且可以执行无用数据收集操作以确保一个或多个空闲块。由于数据可以根据无用数据收集操作的执行而转移，因此数据的地址映射信息可以被改变，而且存储器系统的特定区域可以频繁更新或者元数据写入量可以在更新其映射信息的过程中增加。这可能增加完成无用数据收集所需的等待时段，并且还可以缩短存储器系统的有效寿命。
发明内容
附图说明
根据以下结合附图的详细描述，本发明构思的实施例将更加容易理解，在附图中：
图1是示出根据本发明构思的实施例的存储器系统的总体框图；
图2是进一步示出图1的存储器控制器的一个实施例的框图；
图3是进一步示出图1的存储器设备的一个实施例的框图；
图4是概括根据本发明构思的实施例的存储器控制器的一个示例性操作的流程图；
图5是示出图3的存储器单元阵列的一个可能结构的概念图；
图6A和图6B分别是示出存储在映射表中的映射信息的示例的概念图；
图7、图8和图9各自是示出根据本发明构思的某些实施例的执行无用数据收集操作的示例、使用存储在更新高速缓存中的信息来更新存储器设备的映射表的示例、以及在无用数据收集操作期间针对映射表多次执行更新操作的示例的概念图；
图10、图11和图12各自是概括用于本发明构思的实施例的各种存储器控制器操作的流程图；
图13是示出当数据按随机模式(random pattern)被写入时包括在块中的有效数据数目(计数)的示例的曲线图；
图14A和图14B各自是示出选择源块和目标块的示例和存储在更新高速缓存中的映射信息的示例的框图；
图15是示出根据本发明构思的实施例的更新映射表的示例的框图；
图16是概括根据本发明构思的实施例的存储器控制器的操作的流程图；
图17是示出根据所选择的源块的数目的更新操作的频率(计数)的示例的曲线图；
图18是示出根据本发明构思的实施例的存储器控制器的配置的框图；
图19是示出用于存储器设备的存储器单元阵列的一个可能实现变体的透视图；
图20是示出根据本发明构思的实施例的、将存储器系统应用于存储卡系统的示例的框图；以及
图21是示出根据本发明构思的实施例的、将存储器设备应用到固态驱动(SSD)系统的示例的框图。
具体实施方式
如本文所使用的，术语“和/或”包括一个或多个关联的列出项的的任意组合和所有组合。当诸如“中的至少一个”出现在元件的列表之后时，它修饰元件的整个列表，而不是修饰该列表的各个元件。
下文中，将参照附图详细描述本发明构思的实施例。提供这些实施例以使得本公开将是彻底和完整的，并且向本领域普通技术人员充分传达本发明构思。本发明构思可以包括各种实施例和修改，并且其实施例在附图中示出并且将在本文中详细说明。然而，应该理解的是，本发明构思不限制于这些实施例，并且包括落入本发明构思的范围内的所有修改、等同和替换。在说明书和附图中，相同的参考数字和标记始终指代相同或相似的元件。在附图中，为了便于描述和清楚，结构的维度可能被夸大。
本文使用的术语仅用于描述具体实施例，而且并非旨在限制本发明构思。如本文使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外明确指出。应该理解的是，当诸如“包含”、“包括”和“具有”的术语在本文中使用时，其指定所陈述的特征、整体、步骤、操作、元件、部件或它们的组合的存在，但是并不排除的一个或多个其它特征、整数、步骤、操作、元件、部件或它们的组合的存在或添加。
尽管本文中使用诸如“第一”和“第二”的术语来描述各种元件或组件，但是元件或组件不应受术语的限制。这些术语可以用于将一个元件或组件与另一元件或组件区分开。例如，第一元件或组件也可以被称为第二元件或组件，并且反之亦然。
除非另外定义，否则文本使用的所有术语(包括技术术语和科学术语)可以具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还应该理解，术语，如通常使用的词典中定义的那些术语，应该被解释为所具有的含义与它们在相关领域的上下文中的含义一致，而不应理想化地或过分形式化地对其进行解释，除非此处明确地如此定义。
图1是示出根据实施例的存储器系统的框图。参照图1，存储器系统100一般包括存储器控制器110和存储器设备120。存储器设备120可以是非易失性存储器设备，例如快闪存储器设备(例如，NAND型或NOR型)，或包括电阻存储器单元(例如，ReRAM、MRAM或PRAM)的存储器设备。无论在存储器设备120中使用什么类型的存储器单元，都可以在存储器单元阵列121中排列海量的构成存储器单元，存储器单元阵列121一般包括元区域121_1和存储区域121_2。
存储器控制器110可以被用于在各种存储器系统操作的执行期间控制存储器设备120，所述操作诸如读、写(或编程)、读/写和擦除操作，以及某些内部管理功能(housekeeping)或存储器系统管理操作。一个或多个存储器系统操作通常响应于来自主机的一个或多个请求(以下单独或统称为“数据访问请求(data access request)”)来执行，其中各种数据访问请求与一个或多个命令(CMD)、(多个)控制信号指示(CTRL)、数据传输(DATA)等相关联。
在图1所示的示例中，存储器控制器110被假定为包括快闪转换层(FTL)111和更新高速缓存112。FTL 111可以使用系统软件(或固件)来实现，所述系统软件(或固件)管理存储器设备120的某些存储器系统的操作的执行。FTL 111的一个或多个组件可以被加载到存储器控制器110的工作存储器(未示出)。包含在FTL 111中的固件可以由在存储器控制器110中提供的处理单元(未示出)驱动。更新高速缓存112可以包括能够存储数据的任何类型的存储器。然而，在本发明构思的许多实施例中，更新高速缓存112将使用提供相对快速数据访问操作的、诸如DRAM或SRAM的易失性存储器来实现。
当从主机接收到包括至少一个逻辑地址的数据访问请求时，FTL 111将逻辑地址转换成相应的物理地址，并且提供物理地址到存储器设备120。也可以在某些存储器系统管理操作期间使用FTL 111，其中，这样的管理操作相对于存储器单元阵列121，根据已定义的单元区域基础(例如，以芯片单元为基础、以块单位为基础或以页为单位为基础)来执行。许多不同类型的管理操作，包括所谓的无用数据收集操作、坏块管理操作等将本领域技术人员所理解。
作为管理操作的结果，将(多个)物理地址与相应的(多个)逻辑地址相关的映射信息往往将被改变。得到的改变的映射信息最终将在存储器单元阵列121的元区域121_1中被更新。也就是说，改变的映射信息可以由存储器控制器110周期性地或非周期性地提供给存储器设备120。在这方面，更新高速缓存112可以被用于暂时存储改变的映射信息。
在存储器单元阵列121中，元区域121_1可以被用于存储一个或多个类型的非正常(或“元数据”)数据，诸如开销数据、存储系统管理数据、参考数据等，而存储区域121_2可以被用于存储正常数据，诸如用户定义的数据、用户指示的数据、有效载荷数据等。当然，正常数据和元数据之间的确切边界将在存储器系统设计和应用之间变化，但是本领域技术人员一般能够理解这些常规区别。例如，元区域121_1通常被用于存储(与各种信息类型相关联的)元数据，其在定义、排列、分配/解除分配、表征和管理存储在存储区域121_2中的正常数据方面是有用的。作为可以以这种方式使用的元数据的一个具体示例，某些逻辑-物理映射信息(或“L2P信息”)可以以非易失性方式存储在元区域121_1中。这里，L2P信息是标识或允许(多个)逻辑地址和相应的(多个)物理地址之间的相关性的数据。此后，L2P信息将被用于更一般的“映射信息”的示例，其可以由FTL 111和存储器设备120生成和/或使用以使能存储器控制器110和存储器设备120之间的正常数据的通信。
在这方面，任意选择当前所请求的读操作或写操作作为时间参考点，包括映射信息L2P信息的初始(或第一)版本的元数据被存储在元区域121_1中。存储在元区域121_1中的第一映射信息L2P信息在某一点被提供给存储器控制器110。当被存储器控制器110接收时，第一映射信息可以被存储在更新高速缓存112或与更新高速缓存112相关联的存储器中。以这种方式，存储器控制器110可以通过参考存储在更新高速缓存112中的映射信息L2P信息来管理对存储器设备120的数据访问操作的执行。而且在每个数据访问操作被执行时，存储器控制器110可以在必要时改变存储在更新高速缓存112或相关联的存储器中的映射信息L2P信息。在将第一映射信息从存储器设备120转移到存储器控制器110之后并且还在作为(多个)数据访问操作的结果由存储器控制器110至少一次改变所存储的第一映射信息之后的某个时间点，改变的(或第二、或更新的)版本的映射信息将被转移到并且以非易失性方式存储在存储器设备120(例如，元区域121_1中)。在本发明构思的某些实施例中，“更新的映射信息”的这个存储可以由无用数据收集操作或某个其它管理操作的执行而导致。
例如，元区域121_1可以包括多个映射表，不同地用于存储映射信息。应认识到的是，存储器单元阵列121可以被划分成多个区域，每个区域具有一定大小，而且元区域121_1可以包括与多个区域相对应的映射表。因此，假定存储器单元阵列121的存储区域121_2使用具有大小X的多个区域来实现，其中“X”是表示GB的自然数，相应的映射表可以被保持用于每个大小为X的区域。也就是说，每个映射表可以被用于存储与相应的大小为X的单元相关联的映射信息。因此，在某些实施例中，元区域121_1可以包括数百或数千个映射表，其共同用于管理存储区域121_2的大小为X的区域的逻辑-物理地址转换。这里，“X”的值可以由块大小、块的分组、页的分组等等来确定。
本领域技术人员将认识到的是，无用数据收集操作可以按一个或多个源单元和目标单元来执行。(此后，假定源/目标单元是块，但是不必总是这种情况)。因此，假定所请求的无用数据收集操作指定源块和目标块，作为无用数据收集操作的结果，存储在元区域121_1中的至少一个映射表将被更新。即，在无用数据收集操作期间，在源块中指定为“有效数据”的数据将被移动到(即，复制到)目标块，而且与有效数据相关的相应映射信息将被更新或改变。例如，得到的更新的映射信息在被暂时存储在更新高速缓存112中之后，将被写入到存储在元区域121_1中的一个或多个映射表。假定在更新高速缓存112具有相对小的大小(例如，4KB)——因为它具有相对较低的构成存储器单元集成度——的特定示例中，在无用数据收集操作期间使用更新高速缓存112对元区域121_1中的(多个)映射表的更新可以是需要多个数据复制/写操作和相关联的存储器单元擦除操作的迭代过程。
然而，随着更新(多个)映射表所需的数据复制/写操作(或构成无用数据收集操作内的迭代复制/写步骤)的数目增加，无用数据收集操作的等待时段趋于增加，而且施加到用于在元区域121_1中存储元数据的存储器单元的擦除操作的数目(或计数)也增加。这种施加的擦除操作的增加的数目导致非易失性存储器单元加速疲劳，并且会减少存储器设备120的实际工作寿命。
认识到这些潜在的不利影响，本发明构思的实施例试图减少由于无用数据收集操作的执行导致的映射表的更新频率，以减少无用数据收集操作的执行所需的等待时段，并且延长在与本发明构思的实施例一致的存储器系统中提供的非易失性存储器设备的实际寿命。
作为减少元区域121_1的映射表的更新频率的示例，存储在更新高速缓存112中的信息可以以相对于映射表提供高局部性(locality)的方式进行管理。作为其实施例，在无用数据收集操作期间，两个或更多个源块可以被一起选择，并且无用数据收集操作可以对所选择的源块同时执行。
例如，假定映射信息被存储在更新高速缓存112中，存储在更新高速缓存112中的相同映射表中要被更新的映射信息越多，存储在更新高速缓存112中的映射信息可以在越小数目的映射表中更新。即，当更新高速缓存112的映射信息相对于映射表具有高局部性时，在映射信息更新处理过程中可以对相对小数目的映射表执行更新操作。相反，当更新高速缓存112的映射信息相对于映射表具有低局部性时，在更新处理中可以对相对大数目的映射表执行更新操作。也就是说，当相对于映射表的局部性增加时，因为要被更新的映射表的数目减少，所以执行映射信息更新处理所需的延迟时间可以减少。
此外，在无用数据收集操作过程中，可以重复执行基于更新高速缓存112的更新操作。也就是说，由于用于在无用数据收集操作过程中传递的有效数据的复制/写步骤的数目可能相对较大，但是更新高速缓存112的大小(即，数据存储容量)相对较小，因此在无用数据收集操作的执行期间必须反复更新相关联的映射表。因此，当相对于映射表的局部性增加时，由于可以避免(或在频率上降低)对于任何给定映射表的更新操作，因此可以降低每个映射表的更新频率。另外，由于可以防止位于元区域121_1的相同位置处的存储器单元被频繁擦除，因此可以防止存储器设备120的寿命被缩短。
根据本发明构思的一些实施例，为了增加相对于映射表的局部性，可以同时对多个源块执行无用数据收集操作。也就是说，代替按块顺序地执行无用数据收集操作(即，一个源块接一个源块地)，可以同时对多个源块执行无用数据收集操作。该方法允许更大的池(pool)用于选择与(多个)相同映射表潜在相关的有效数据。
例如，当以源块为单元顺序地执行无用数据收集操作时，与600个不同映射表相对应的映射信息可以被存储在大小为4KB(或者能够存储1000个映射信息元素)的更新高速缓存112中。另一方面，根据本发明构思的一些实施例，当针对三(3)个源块同时收集无用数据时，仅与200个不同映射表相对应的映射信息可以被存储在更新高速缓存112中。因此，针对元区域121_1中的有关映射表的更新频率可以被减小到通过类似常规方法所需频率的1/3。
用来执行无用数据收集操作的、其中针对两个或更多个源块同时执行“无用数据收集”的前述方法可以通过使用源块确定操作来促进。例如，当数据根据顺序模式而不是随机模式被写入存储器设备120时，数据可以根据顺序的位置被物理写入存储器单元阵列121或者在存储器单元阵列121中被无效。在这种情况下，即使当以块顺序的方式执行无用数据收集操作时，存储在更新高速缓存112中的映射信息将仍然相对于映射表具有高局部性。因此，认识到这个结果，本发明构思的一些实施例将确定被写入包括在存储器单元阵列121中的一个或多个块的数据的数据类型(例如，随机数据对比模式化的数据(patterneddata))，在数据被确定为具有随机模式的情况下，将在多个源块上同时执行针对块的无用数据收集操作。以这种方式，在无用数据收集操作期间必须被更新的元数据的量可以减少。例如，假定每个映射表的大小为16KB，映射表可以以16KB为单位进行更新。然而，由于对于(多个)映射表的更新频率可以在可多次执行的更新过程中被减少，因此无用数据收集操作期间被更新的元数据的总量可以减少。
参照图1，存储器控制器110和存储器设备120可以被集成到单个半导体设备中。作为示例，存储器控制器110和存储器设备120可以被集成到单个半导体设备，以构成存储卡，诸如PC卡(PCMCIA)、紧凑闪存卡(CF)、智能媒体卡(SM/SMC)、记忆棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD卡或microSD)或通用闪存(UFS)。作为另一示例，存储器控制器110和存储器设备120可以被集成到单个半导体设备以构成固态盘/驱动器(SSD)。
在前述示例的上下文中，术语“无用数据收集操作”涵盖将有效数据从至少一个源块复制到至少一个目标块以生成一个或多个空闲块的操作的范围。下文中使用的术语“同时无用数据收集操作”指将有效数据从至少两个源块复制到至少一个目标块以生成一个或多个空闲块的无用数据收集操作。在这方面，同时无用数据收集操作可以包括以下步骤：(1)选择两个或更多个源块；(2)将有效数据从所选源块复制到至少一个目标块；(3)根据复制步骤的执行，将更新的映射信息存储在与存储器控制器相关联的更新高速缓存中；(4)考虑存储在更新高速缓存中的更新的映射信息，来更新存储在一个或多个映射表中的映射信息；以及(5)擦除从其复制了有效数据的所选源块。
以一个源块为单位来执行的块顺序无用数据收集操作，可以通过从一个源块复制有效数据然后从另一源块复制有效数据来确保空闲块。与此相反，根据本发明构思的实施例执行的针对两个或更多所选源块的同时无用数据收集操作，可以通过从多个源块复制有效数据，而不管所选源块的顺序，来确保空闲块。在这种情况下，两个或更多个不同源块的有效数据可以被称为“一起复制”到一个或多个目标块。
图2是进一步示出图1的存储器控制器110的一个实施例200的框图。参照图2，存储器控制器200包括处理单元210、工作存储器220、主机接口230、存储器接口240、更新高速缓存250和只读存储器(ROM)260。FTL可以被加载到工作存储器220，并且可以包括固件。根据由固件实现的功能，FTL可以不同地包括耗损均衡模块221、坏块管理模块222，无用数据收集模块223和地址映射表224中的一个或多个。
虽然图2中未示出，存储器控制器200还可以包括其它常规理解的组件，诸如用于在读/写操作的执行过程中暂时存储数据的缓冲存储器、用于控制缓冲存储器的使用的缓冲控制模块、以及用于响应于来自主机的(多个)请求生成用于控制不同数据访问操作的执行的(多个)命令(CMD)的命令生成模块。
处理单元210可以包括，例如，中央处理单元(CPU)或微处理器，而且可以控制存储器控制器200的整体操作。为了控制存储器控制器200，处理单元210可以驱动加载到工作存储器220中的固件。存储器控制器200可以通过各种标准接口与外部主机通信，而且主机接口230可以在主机和存储器控制器200之间提供接口。标准接口可以包括各种接口方案，诸如ATA(高级技术附件)、SATA(串行ATA)、E-SATA(外部SATA)、SCSI(小型计算机小接口)、SAS(串行连接SCSI)、PCI(外围组件互连)、PCI-E(PCI Express)、IEEE 1394、USB(通用串行总线)、SD(安全数字)卡、MMC(多媒体卡)、eMMC(嵌入式多媒体卡)、通用闪存(UFS)和CF(CF闪存)卡。
存储器接口240可以提供用于存储器设备的接口。例如，可以通过存储器接口240与存储器设备通信写数据和读数据。此外，存储器接口240可以提供命令(CMD)和地址(ADD)到存储器设备，并且还可以从存储器设备接收各种信息并且将其提供到存储器控制器200。
工作存储器220可以包括各种存储器，并且可以包括，例如，高速缓冲存储器、DRAM、SRAM、PRAM和快闪存储器中的至少一个。耗损均衡模块221可以被用于管理存储器设备中的存储器单元的耗损均衡。存储器单元因写和擦除操作的执行而“老化”，而且最终高度老化或“磨损”的存储器单元可以导致在存储数据时发生数据错误，或者导致存储器系统操作中的缺陷。通过管理施加到存储器单元阵列121中的每个存储器单元的编程/擦除循环的数目，损耗均衡模块221可以防止特定存储器单元阵列区域中的存储器单元磨损得比其他区域的存储器单元更快。作为一个示例，耗损均衡模块221可以管理地址映射表224，以使得编程/擦除计数(针对相同存储器单元的各擦除和写操作的次数)均匀地分布在存储器单元阵列的所定义的区域(例如，以块为单位或以页为单位)上。
坏块管理模块222可以被用于管理由存储器设备120提供的多个块当中被认为有缺陷的块(“坏块”)的识别和不使用或避免。例如，坏块管理模块222可以管理地址映射表224，以使得数据不被写入坏块。
无用数据收集模块223可以被用于管理各种类型的无用数据收集操作的执行，包括根据本发明构思的实施例的同时无用数据收集操作。如上所述，无用数据收集操作被执行，从而通过将有效数据从至少一个源块复制到至少一个目标块并且此后擦除至少一个源块以创建或重新分配一个或多个空闲块，来生成一个或多个附加空闲块。
地址映射表224可以被用于管理映射信息(例如，使从主机提供的(多个)逻辑地址与表示实际被寻址的数据的物理位置的相应的(多个)物理地址相关的信息)的存储。通过参照映射信息，从主机提供的逻辑地址可以被转换成相应的物理地址。地址映射表224可以包括从存储器设备的元区域接收到的映射信息，以及从存储器设备的元区域接收到的映射信息的(部分或全部)更新的版本。因此，映射信息可以根据地址映射表224，在与存储器控制器所关联的更新高速缓存和存储器设备的元区域之间来回传递。
ROM 260可以被用于存储初始引导存储器控制器200和/或存储系统100的存储器设备120所需的代码和/或数据。当地址映射表224的映射信息被更新时，更新高速缓存250可以被用于暂时存储所得到的更新的映射信息，以使得更新的映射信息随后可以被提供给存储器设备。由于更新高速缓存250具有相对小的大小，因此它可以仅存储地址映射表224的一些映射信息。尽管图2示出的是，更新高速缓存250被单独地提供在存储器控制器200中，但是在本发明构思的不同实施例中也可以提供更新高速缓存250和地址映射表224的其他排列或组合。例如，包括诸如DRAM或SRAM的易失性存储器的更新高速缓存250可以被提供在处理单元210中，或者可以被提供在工作存储器220中。
图3是进一步示出图1的存储器设备120的一个实施例300的框图。
参照图3，存储器设备300包括存储器单元阵列310、控制逻辑320、电压发生器330、行解码器340和页缓冲器350。虽然图3未示出，但是存储器设备300还可以包括数据输入/输出电路或输入/输出接口。
存储器单元阵列310包括用于存储元数据的元区域311和用于存储正常数据的存储区域312。元区域311和存储区域312中的每一个可以包括多个存储器单元。假定对于存储器单元阵列310包括快闪存储器单元的某些实施例，存储器单元阵列310可以连接到字线WL、串选择线SSL、地选择线GSL和位线BL。例如，存储器单元阵列310可以通过字线WL、串选择线SSL和地选择线GSL连接到行解码器340，并且可以通过位线BL连接到页缓冲器350。
基于从存储器控制器接收到的命令CMD、地址ADD和控制信号CTRL，控制逻辑320可以输出各种内部控制信号，以用于将数据写入存储器单元阵列310、从存储器单元阵列310读取数据、以及擦除存储在存储器单元阵列310中的数据。
从控制逻辑320输出的各种控制信号可以被提供给电压发生器330、行解码器340和页缓冲器350。例如，控制逻辑320可以将电压控制信号CTRL_vol提供给电压发生器330、将行地址X-ADD提供给行解码器340、并且将列地址Y-ADD提供给页缓冲器350。然而，本发明构思不限于此，并且控制逻辑320还可以将其它控制信号提供给电压发生器330、行解码器340和页缓冲器350。
根据一个实施例，元区域311可以包括多个映射表。在存储器控制器的控制下，在无用数据收集操作期间，存储器设备300将有效数据从存储区域312的至少一个源块复制到至少一个目标块。此外，在存储器控制器的控制下，将根据执行无用数据收集过程的结果来更新存储在元区域311中的映射表。在无用数据收集操作的执行期间可以重复执行针对元区域311的更新操作，而且在更新操作的每个迭代期间可以更新一个或多个映射表。然而，通过本发明构思的实施例可以显著减少先前所描述的所需映射表更新的数目。
图4是示出根据实施例的存储器控制器的操作的流程图。
参照图1、图2、图3和图4，存储器控制器110(200)确定执行无用数据收集操作的要求。这个要求可以，例如，通过空闲块的数目降至低于最小阈值的指示、或者通过预定时段的逝去被触发。然而，执行无用数据收集操作的要求的确定将导致至少一个附加空闲块的生成，而且存储器系统100进入相应的无用数据收集模式(S11)。在某些实施例中，正在进行的存储器系统数据访问操作(例如，(多个)读/写操作)可以在进入无用数据收集模式时被中断，其中存储器控制器可以将相应的中断提供给主机。
当进入无用数据收集模式时，存储器控制器选择多个源块(S12)和至少一个目标块(S13)。可以选择比目标块多的源块，以确保一个或多个空闲块。例如，可以选择三个源块和两个目标块，而且存储在三个源块中的有效数据可以被复制到两个目标块。当三个所选源块中的所有有效数据都被复制到(多个)目标块时，三个所选源块可以被擦除，由此三个所选源块被重新分配为三个空闲块。
当有效数据已经被复制到至少一个目标块并且生成至少一个空闲块时(S14)，相应的映射信息因此被更新(或改变)。例如，得到的更新的(或改变的)映射信息可以被暂时存储在更新高速缓存中(S15)。此后，存储器控制器可以使用存储在更新高速缓存中的映射信息来更新存储器设备中的映射表(S16)。
根据上述实施例，在无用数据收集操作期间选择多个源块，并且对所选源块同时执行无用数据收集。因此，可以增加与(多个)相同映射表潜在对应的有效数据的池，而且存储在更新高速缓存中的映射信息有可能相对于存储器设备的多个映射表具有相对高的局部性。因此，由于作为无用数据收集操作结果的实际更新的映射表的数目可以被减小，因此需要被更新的元数据的相应量也可以被减小，而且对相同映射表必须执行更新的频率可以被减小。
图5是是进一步示出图1的存储器单元阵列121和图3的存储器单元阵列310的结构的一个示例310的概念图。参照图5，存储器单元阵列310包括元区域311和存储区域312。
元区域311可以被用于存储多个映射表(L2P表)，其包含与存储在存储区域312中的正常数据相关联的映射信息。这里，存储区域312可以在物理上或逻辑上被划分为各种单元。例如，存储区域312可以包括多个段(SEGMENT)，并且每个段可以包括多个块(BLK)，其中每个块是存储器设备内的可擦除单元。
每个块可以包括多个页，而且包括在每个页面中的多个存储器单元可以连接到相同字线。存储器设备的读/写单元可以在大小上对应于页的大小。可替代地，存储器设备的读/写单元可以在大小上对应于页的一部分的大小。作为一个示例，每一页的大小可以是16KB，而读/写单元可以是4KB。可替代地，每一页的大小和每一个读/写单元的大小可以是4KB。地址可以以对应于读/写单元的4KB数据单元被映射。
图6A和图6B分别是示出在映射表中存储映射信息的一个示例的概念图。
参照图5、图6A和图6B，每个映射表(L2P表)被假定为具有相同大小，并且将存储用于存储在存储区域312的某个大小的区域中的正常数据的映射信息。作为一个示例，每个映射表的大小可以是16KB，其中映射表被用于存储该存储区域的16MB区域的映射信息。上述大小仅是示例性的，并且存储器系统中的映射表的大小以及与映射表相对应的存储区域312的存储区域的大小可以被各种修改。
当数据被随机写入时，任何一个映射表都可以存储用于存储在多个块(BLK)中的数据的映射信息。例如，随机数据可以以4KB为单位被写入，并且在16KB的映射表内，4B用于存储4KB数据的映射信息。假定16KB映射表大小，每个映射表可以存储与大约4000个单位的4KB正常数据相关联的映射信息。假定包括在存储区域312中的块的数目是M，每个映射表可以存储用于大约N个数据块的映射信息，其中“N”可以小于或等于“M”。如果所存储的数据是随机数据，则N的值可以增加。
参照图6A中所示的第一映射表(L2P表1)，用于存储在多个块中的数据的映射信息被存储在第一映射表(L2P表1)中。当数据按照顺序模式被写入时，第一映射表(L2P表1)可以存储位于相对小数目的块中的数据的映射信息。另一方面，当数据被随机写入时，第一映射表(L2P表1)可以存储用于位于相对大数目的块中的数据的映射信息。
参照图6B，假定第一映射表(L2P表1)包括用于逻辑地址(ADD_L)和相应物理地址(ADD_P)的表信息。物理地址(ADD_P)可以包括块地址(A_BLK)和页地址(A_Page)。当读/写单元小于页的大小时，除了指示块中的页的信息之外，页地址(A_Page)还可以包括代表数据在页中的位置的信息(例如，列地址)。
如图6B所示，当数据被随机写入时，第一映射表(L2P表1)可以存储用于位于各块中的数据的映射信息。
图7是进一步示出根据本发明构思的某些实施例的执行同时无用数据收集操作的一个示例的概念图。
如图7所示，多个源块被选择并且相对于至少一个目标块同时收集无用数据。例如，选择三个源块(源BLK 1、源BLK 2和源BLK 3)，以及两个目标块(目标BLK 1和目标BLK2)。
每个源块当前存储一些有效数据，但是也存储其他无效数据。与有效数据有关的映射信息可以被有效地存储，其中有效数据是可以被外部主机有用地访问的数据。另一方面，与无效数据有关的映射信息可以不被有效地存储，其中无效数据是不可以被外部主机有用地访问的数据。
在图7的简单示例中，假定有效数据被收集到每个块的连续区域中。然而，特别地，在数据被随机写入的情况下，有效数据的存储位置可以随机地(非连续地)分布在该块上。
如图7中概念性地示出的，代替将有效数据从所选源块顺序地复制到特定目标块，存储在三个所选源块中的每一个源块中的一些有效数据可以被一起复制到一个或多个目标块。作为一个示例，在这三个源块中，与公共映射表(即，存储在相同映射表中的映射信息)相关联的有效数据可以被一起选择并且被优先地复制到相同目标块。在这些条件下，在更新高速缓存内，与相同映射表相对应的更新的映射信息的比例可以增加，并且因此相对于映射表的局部性可以得到改善。
图8是示出使用存储在更新高速缓存中的更新的映射信息来更新存储器设备的映射表的一个示例的另一概念图。
参照图8，更新高速缓存被假定为4KB的大小。映射信息4B按照4KB写入单位被存储。在这些假定下，更新高速缓存可以临时存储大约1000个映射信息元素(例如，更新的(或改变的)映射信息元素I1，I2，I3，...)。
有效数据可以在无用数据收集操作期间被复制到目标块，而且更新的映射信息将被相应地存储在更新高速缓存中。接着，映射表可以根据存储在更新高速缓存中的映射信息被更新。例如，对于每个映射表的更新操作可以被执行为16KB大小的元数据写入操作。图8示出了这个示例，其中更新高速缓存被用来存储与多个映射表有关的更新的映射信息，并且此后使用存储在更新高速缓存中的更新的映射信息来选择性地更新一些映射表。
图9是示出在无用数据收集操作期间针对映射表的示例性的迭代更新操作的又一概念图。
这里，假定多个源块(例如，源BLK 1，源BLK 2和源BLK 3)每个包含一些有效数据(例如，6KB的有效数据)。还假定组成的更新高速缓存可以存储最多1KB的数据。在这些假定下，在相对于多个源块顺序地执行的传统的无用数据收集操作期间，总共18KB的有效数据将被复制到目标块。因此，与18KB已复制的数据相关的映射信息将被更新。在这种情况下，基于更新高速缓存的更新操作可以被执行多达18次。
因此，在前述示例中，呈现在源块中的每个1KB的有效数据必须被复制，并且相应的映射信息通过更新高速缓存来更新。这个方法固有地降低了包含在更新的映射信息中的“更新数据”将与相同映射表有关的可能性。换句话说，作为无用数据收集操作的结果，前述方法趋向于增加需要被更新的映射表的数目。结果，在更新操作期间，许多不同的映射表被更新，而且执行更新操作所需的等待时段增加。
从前述示例还可以认识到，在执行更新操作的过程中，相同的映射表可以被频繁更新，多达18次。对于存储相同映射表的存储器单元的如此高频率的重复写/擦除操作将降低存储器设备的使用寿命。
然而，与前述示例相比，本发明构思的一些实施例选择多个源块，并且对所选择的源块的集体有效数据同时执行无用数据收集操作。使用本发明的方法，来自多个源块的有效数据与相同映射表(L2P表)有关的概率远高于传统方法。即，有效数据的扩展池更可能与相同映射表(L2P表)有关，并且因此，与相对较小数目的映射表相对应的映射信息可以被存储在更新高速缓存中。结果，在对于任何给定映射表的后续更新操作期间，很可能是，映射表将需要更少的更新周期，从而避免了不必要的存储器单元损耗。
图10、图11和图12各自是示出根据本发明构思的实施例的由存储器系统中的存储器控制器执行的各种示例性操作的流程图。
参照图10，可以做出关于是否应当执行同时无用数据收集操作的阈值确定。例如，可以做出关于被选择(或潜在被选择)用于无用数据收集的一个或多个块的数据类型(例如，随机的还是模式化的)的确定。因此，可以通过考虑数据类型来做出要被执行的无用数据收集操作的类型的阈值确定(例如，块顺序地还是块同时地)。在数据类型是随机或基本上随机的情况下(S20＝是)，存储器控制器可以确定执行根据本发明构思的实施例的同时无用数据收集操作。否则，如果数据被确定为模式化的数据(S20＝否)，则存储器控制器可以确定执行顺序的无用数据收集操作(S21)。
顺序的无用数据收集操作可以基本上沿着常规路线执行，但是最终会导致存储相应更新的映射信息在更新高速缓存中(S25)，和存储至少一个映射表在非易失性存储器中(S26)。
可以如上所述执行同时无用数据收集操作。也就是说，如果在数据类型确定步骤(S20)中还没有做出选择，则选择多个源块(即，至少两个)(S22)，而且还选择至少一个目标块(S23)。在这些选择之后，对多个源块执行同时无用数据收集操作(24)。同样，这再次导致存储相应更新的映射信息在更新高速缓存中(S25)，和存储至少一个映射表在非易失性存储器中(S26)。
可以使用一个或多个不同的考虑来做出是执行顺序的无用数据收集操作还是执行同时无用数据收集操作的确定。在一个示例中，存储器系统可以被预先设置为响应于从主机接收的(多个)写请求而随机地写入数据。在另一示例中，随机写入的数据将针对所选择的(多个)源块显示出相对高的有效数据对总写入数据的比率。
图11示出对于无用数据收集操作类型的确定的第二替代方案。这里，代替考虑所存储的数据类型(图10中的S20)，确定存储在所选择的(多个)块中的数据的有效数据比率(S31)。在所确定的有效数据比率大于已建立的阈值的情况下(S32＝是)，执行同时无用数据收集操作。然而，在所确定的比率不大于已建立的阈值的情况下(S32＝否)，执行顺序的无用数据收集操作。
这里，顺序的无用数据收集操作包括以一(1)个源块为单位复制有效数据的步骤(S33)。最终，这个顺序的无用数据收集操作导致被写入更新高速缓存的更新的映射信息(S36)。随后，使用存储在更新高速缓存中的更新的映射信息来更新存储在非易失性存储器中的映射表(S37)。与此相比，如果在有效数据比率确定步骤(S31)中还没有做出选择，则同时无用数据收集操作包括选择多个源块的步骤(S34)，并且以多于一个的资源块为单位来复制有效数据(S35)。最终，这个顺序的无用数据收集操作导致被写入更新高速缓存的更新的映射信息(S36)。随后，使用存储在更新高速缓存中的更新的映射信息来更新存储在非易失性存储器中的映射表(S37)。
参照图12，示出了一个示例，其中使用多个考虑或因素来确定是应该执行顺序的无用数据收集操作还是执行同时无用数据收集操作。例如，做出关于存储在至少一个所选择的源块中的数据的有效数据比率的最小值的第一确定(S41)。在比较有效数据的比率与阈值之后，可以进一步确定数据是否被随机写入(S42)。这两个确定可以针对多个源块中的每一个被独立地或有条件地做出。此后，被确定为基本上存储随机数据和/或满足针对有效数据比率的已建立的阈值的一些所考虑的源块可以被选择用于同时无用数据收集(S43)，并且此后可以执行同时无用数据收集操作(S44)。虽然在图12中未示出，但是应当理解，在步骤(S41)和(S42)中考虑的其他可能的源块(即，被确定为基本上存储模式化的数据和/或不满足针对有效数据比率的已建立的阈值的源块)可以被指定用于顺序的无用数据收集。
图13是示出当数据被随机写入时针对存储在所选择的块中的数据的有效数据计数的示例的曲线图。
当随机数据被写入到包含在存储器设备中的多个块时，针对每个块的有效数据计数的分布可以如图13所示展现。在这里，针对每个块的有效数据比率可以根据图13中的有效数据计数来计算。
不具有(0个)有效数据计数的(多个)块是(多个)空闲块。具有小于已建立的阈值的有效数据计数(即，具有相对低的有效数据计数)的(多个)块是要被附加写入的活动块。然而，如以上描述的，存储在块中的数据的连续写入和重新写入愈加导致块中无效数据的积累。因此，无效数据的上升的计数降低了块中的有效数据比率，直到它低于给定有效数据比率阈值。
在图13示出的示例中，示例性的源块具有写入其中的随机数据，并且具有相对低的有效数据比率，对应于约53KB，其表示块的有效数据比率是约64％。被设计的存储器系统可以建立多个阈值，通过所述多个阈值来确定是应该执行顺序的无用数据收集操作还是执行同时无用数据收集操作。此外，这些多个阈值可以被用于“选择”与要被执行的顺序的无用数据收集操作或同时无用数据收集操作有关的一个或多个源块。
图14A和图14B各自是示出选择源块和目标块的示例和存储在更新高速缓存中的映射信息的示例的概念图。
图14A示出了示例，其中，对于同时无用数据收集操作，选择了多个(例如，M个)源块而且选择了多个(例如，N个)目标块。源块(源BLK 1到源BLK M)的数目可以大于目标块(目标BLK 1到目标BLK N)的数目。源块(源BLK 1到源BLK M)中的每一个的有效数据可以被复制到目标块(目标BLK 1到目标BLK N)。
当选择多个源块(源BLK 1到源BLK M)时，存储在更新高速缓存中的映射信息可以相对于映射表具有较高的局部性。另一方面，当选择多个源块(源BLK 1到源BLK M)时，需要管理——诸如跨多个源块对相关的有效数据的选择——的处理吞吐量，增加。根据本发明构思的某些实施例，鉴于存储器系统资源，可以针对源块(源BLK 1到源BLK M)的选择设置(多个)适当的限制。
如图14B所示，在源块(源BLK 1到源BLK M)中，与相同映射表有关的有效数据可以被定义为相同组的有效数据。例如，具有与第一映射表(L2P表1)相关联的映射信息的有效数据可以被分布地(或以分布式的方式)存储在源块(源BLK 1到源BLK M)中，而且与其对应的有效数据可以被定义为第一组的有效数据。多个组的有效数据可以被存储在源块(源BLK1到源BLK M)中。
在考虑到上述情况，可以以组为单位来执行有效数据复制操作，并且其射信息可以基于以组为单位执行的复制操作被存储在更新高速缓存中。因此，与属于相同组的有效数据相关联的映射信息可以被存储在更新高速缓存中，因此，存储在更新高速缓存中的映射信息可以具有高局部性。
图15是示出根据本发明构思的实施例的更新映射表的示例的概念图。图15示出了一起选择三个源块(源BLK 1到源BLK 3)的示例。
源块(源BLK 1到源BLK M)中的每一个可以包括与多个映射表有关的多个有效数据。作为示例，第一源块(源BLK 1)可以存储与各种映射表有关的有效数据(Data_T1，Data_T2，Data_T3，Data_T12，Data_T21，···)。
属于相同组的有效数据可以从源块(源BLK 1到源BLK M)选择并且被复制到目标块，而且改变的映射信息可以根据复制结果被存储在更新高速缓存中。例如，第一组的有效数据(Data_T1)可以从源块(源BLK 1到源BLK M)选择，而且改变的映射信息可以被存储在与第一组的有效数据(Data_T1)有关的该更新高速缓存中的一些区域。类似地，第12和第21组中的有效数据(Data_T12和Data_21)可以从源块(源BLK 1到源BLK M)选择，而且改变的映射信息可以被存储与其有关的该更新高速缓存中的一些其它区域。
与该更新高速缓存中的相同映射表相对应的映射信息量可以增加，并且因此，每个更新处理中更新的映射表的数目可以被最小化。例如，当存储在更新高速缓存中的映射信息仅包括与第一、第12和第21映射表(L2P表1、12和21)有关的信息时，在更新过程中可以仅更新多个映射表中的第一、第12和第21映射表(L2P表1、12和21)。
图16是示出根据本发明构思的实施例的存储器控制器的操作的流程图。图16示出了从多个源块选择有效数据、以及要被一起存储在更新高速缓存中的相应映射信息的示例。
参照图16，可以选择用于无用数据收集的多个源块，而且选择操作可以通过根据上述实施例确定源块中的有效数据比率来执行。映射信息可以被存储为在存储器系统中的元数据，并且因此可以确定多个源块中的有效数据的映射信息(S51)。
根据确定结果，可以确定与存储在多个源块中的每一个中的有效数据有关的映射表的位置。根据确定结果，可以从多个源块中选择其映射信息要被一起存储在更新高速缓存中的有效数据。例如，可以选择与相同映射表有关的有效数据(或者具有存储在相同映射表中的映射信息的有效数据)(S52)。
可以将所选择的有效数据复制到一个或多个目标块(S53)，并且可以将关于所选择的有效数据的映射信息一起存储在更新高速缓存中(S54)。通过重复上述操作，可以将与相对较少数目的映射表相对应的映射信息存储在更新高速缓存中。从另一角度来看，可以将与任一映射表相对应的大量映射信息元素一起存储在更新高速缓存中。
此后，可以确定是否达到更新定时(S55)。当未达到更新定时时，可以重复上述选择有效数据的过程和上述在更新高速缓存中存储改变的映射信息的过程。此后，在达到更新定时，可以在一个或多个映射表中更新存储在更新高速缓存中的映射信息(S56)。
图17是示出根据所选择的源块的数目的更新操作的频率(计数)的示例的曲线图。
如图17所示，当针对无用数据收集所选择的源块的数目增加时，关于映射表的更新计数可以降低。作为一个示例，当选择一个源块时，可以更新多达存储在更新高速缓存中的映射信息元素的数目的约74％的映射表。然而，根据一个实施例，当选择四个源块时，可以仅更新存储在更新高速缓存中的映射信息元素的数目的约38％那么多的映射表。这可以指示更新计数被减少到约51％。
图18是示出根据本发明构思的实施例的存储器控制器的配置的框图。
如图18所示，存储器控制器400可以包括源块特性确定单元410、源块选择单元420、无用数据收集执行单元430和更新高速缓存440。更新高速缓存440可以包括易失性存储器，诸如SRAM或DRAM。另外，源块特性确定单元410、源块选择单元420和无用数据收集执行单元430可以被实现为硬件或软件。作为一个示例，源块特性确定单元410、源块选择单元420和无用数据收集执行单元430的功能可以通过上述FTL的固件被实现为软件。
通过参考映射信息(L2P信息)，源块特性确定单元410可以确定包括在每个源块中的有效数据的特性。例如，可以确定存储与包括在源块中的每个有效数据有关的映射信息的映射表的位置。另外，与相同组有关的有效数据(或具有由相同映射表管理的映射信息)可以被集中地(或以集中的方式)存储在一些源块中，而且源块特性确定单元410可以通过参考关于多个源块的有效数据的映射信息(L2P信息)来确定源块之间的关系。
参考上述确定结果，源块选择单元420可以选择要被同时进行无用数据收集的源块。可以根据上述确定结果来选择能够提高其局部性的源块。例如，当与特定映射表有关的有效数据的存储比率在任何一个源块中为高而且与相同映射表有关的有效数据的存储比率在另一源块中也为高时，这些源块可以被选择为要被同时进行无用数据收集的源块。也就是说，根据本实施例，可以考虑有效数据的存储特性来选择源块。
根据上述选择结果(Info_sel)，无用数据收集执行单元430可以生成无用数据收集控制信号(Ctrl_GC)，以执行从所选择的源块复制有效数据的操作、将映射信息存储在更新高速缓存中的操作、以及通过使用更新高速缓存来更新映射表的操作，如上述实施例中那样。
图19是示出可以结合在本发明构思的一些实施例中的存储器设备的存储器单元阵列的透视图。
存储器单元阵列可以包括多个块，并且每个块可以具有三维(3D)结构(或垂直结构)。例如，每个块可以包括沿第一到第三方向延伸的结构。例如，在快闪存储器设备的情况下，每一个单元块可以包括沿第三方向延伸的多个NAND串。在这种情况下，多个NAND串可以沿第一和第二方向彼此间隔开一定距离。图19可以表示与一个块BLK1相对应的示意图。此外，块BLK1可以是被包括在元区域中的块，或者可以是被包括在存储区中的块。
参照图19，单元块BLK1可以沿相对于衬底SUB的垂直方向上形成。虽然图19示出的是，单元块BLK1包括两个选择线GSL和SSL、八个字线WL1到WL8、以及三个位线BL1到BL3，但是线的数目可以进行各种修改。
衬底SUB可以具有第一导电类型(例如，p型)，并且可以在衬底SUB上提供公共源极线CSL，其沿第一方向(例如，Y方向)延伸并且掺杂有第二导电类型(例如，n型)的杂质。在衬底SUB的两个相邻公共源极线CSL之间的区域上，可以沿第三方向(例如，Z方向)顺序地提供沿第一方向延伸的多个绝缘层IL。多个绝缘层IL可以沿第三方向彼此间隔开一定距离。例如，多个绝缘层IL可以包括绝缘材料，诸如硅氧化物。
在衬底SUB的两个相邻公共源极线CSL之间的区域上，多个柱P可以被提供为沿第一方向顺序地布置并且沿第三方向穿透绝缘层IL。例如，柱P可以穿透绝缘层IL以接触衬底SUB。例如，每个柱P的表面层S可以包括具有第一类型的硅材料，并且可以用作沟道区。每个柱P的内部层I可以包括绝缘材料，诸如硅氧化物，或者空气隙。
在两个相邻公共源极线CSL之间的区域中，电荷存储层的CS可以沿绝缘层IL、柱P和衬底SUB的暴露的表面提供。电荷存储层CS可以包括栅极绝缘层(或隧穿绝缘层)、电荷捕获层和阻挡绝缘层。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。另外，在两个相邻公共源极线CSL之间的区域中，可以在电荷存储层CS的暴露的表面上提供包括选择线GSL和SSL的栅极电极GE和字线WL1到WL8。
可以在柱P上分别提供漏极或漏极触点DR。例如，漏极或漏极触点DR可以包括掺杂有具有第二导电类型的杂质的硅材料。在漏极或漏极触点DR上，位线BL1到BL3可以被提供为沿第二方向(例如，X方向)延伸并且沿第一方向彼此间隔开一定距离。
第7679133号、第8553466号、第8654587号、第8559235号美国专利公开和第2011/0233648号美国专利申请描述了3D存储器阵列的各种配置，其中，3D存储器阵列包括多个层级而且在这些层级之间共享字线和/或位线，这些公开的内容通过引用并入本文。
图20是示出根据本发明构思的实施例的、将存储器系统应用于存储卡系统的示例的框图。作为一个示例，假定存储器系统是快闪存储器系统。
参照图20，存储卡系统500可以包括主机510和存储卡520。主机510可以包括主机控制器511和主机连接器512。存储卡520可以包括卡连接器521、卡控制器522和存储器系统523。存储器系统523可以通过使用在图1到图19中示出的实施例来实现。因此，存储器系统523可以根据上述实施例执行无用数据收集操作，并且可以通过选择多个源块并且对其同时执行无用数据收集操作来减少映射表的更新频率。
主机510可以将数据写入存储卡520/从存储卡520读数据。主机控制器511可以通过主机连接器512将命令(CMD)、数据(DATA)和由主机510中的时钟发生器(未示出)生成的时钟信号(CLK)发送给存储卡520。
响应于通过卡连接器521接收的请求，卡控制器522可以与由卡控制器522中的时钟发生器(未示出)生成的时钟信号同步地将数据提供给存储器系统523。存储器系统523可以存储从主机510接收的数据。
存储卡520可以被实现为包括，例如，紧凑闪存卡(CFC)、微驱动、智能媒体卡(SMC)、多媒体卡(MMC)、安全数字卡(SDC)、通用闪存(UFS)、记忆棒和USB闪存驱动器。
图21是示出根据本发明构思的实施例的、将存储器设备应用到SSD系统的示例的框图。
参照图21，SSD系统600可以包括主机610和SSD 620。SSD 620可以通过信号连接器与主机610交换信号，并且通过电力连接器接收电力的输入。SSD 620可以包括SSD控制器621、辅助电源622和多个非易失性存储系统623、624和625。非易失性存储器系统623、624和625中的每一个可以包括根据实施例的存储器设备。根据实施例，非易失性存储器系统623、624和625中的每一个可以根据上述实施例执行无用数据收集操作，并可以通过选择多个源块并且对其同时执行无用数据收集操作来减少映射表的更新频率。
以上例示了本发明构思的实施例，并且不应被解释为限制本发明构思。此外，本领域技术人员将容易理解的是，可以在这些实施例进行各种修改而在实质上不偏离本发明构思的范围。
虽然已经参照具体实施例示出和描述了实施例，但是可以在形式和细节上做出各种改变而不脱离所附权利要求的精神和范围。

Claims (20)

1.一种在存储器系统中执行无用数据收集操作的方法，该存储器系统包括存储器控制器和非易失性存储器设备，存储器控制器包括更新高速缓存，非易失性存储器设备包括存储器单元阵列，存储器单元阵列包括被分成块的存储区域和存储管理存储在存储区域中的数据的映射表的元区域，该方法包括：
在更新高速缓存中存储映射信息；
确定是执行顺序的无用数据收集操作还是执行同时无用数据收集操作；
当确定执行顺序的无用数据收集操作时，从所述块当中的一个源块收集有效数据，并且响应于从所述一个源块收集有效数据而更新存储在更新高速缓存中的映射信息，否则
当确定执行同时无用数据收集操作时，从所述块中的多个源块同时收集有效数据，并且响应于从所述多个源块收集有效数据而更新存储在更新高速缓存中的映射信息。
2.如权利要求1所述的方法，其中，针对至少一个块确定是执行顺序的无用数据收集操作还是执行同时无用数据收集操作包括：针对至少一个块确定存储在所述至少一个块中的数据是否是随机数据，而且如果存储在所述至少一个块中的数据是随机数据，则确定执行同时无用数据收集操作，否则确定执行顺序的无用数据收集操作。
3.如权利要求1所述的方法，其中，针对至少一个块确定是执行顺序的无用数据收集操作还是执行同时无用数据收集操作包括：
确定存储在所述至少一个块中的数据的有效数据比率；
比较所确定的有效数据比率和有效数据比率阈值；以及
当确定所确定的有效数据比率大于或等于有效数据比率阈值时，确定执行同时无用数据收集操作，否则确定执行顺序的无用数据收集操作。
4.如权利要求1所述的方法，其中，针对至少一个块确定是执行顺序的无用数据收集操作还是执行同时无用数据收集操作包括：
(a)针对至少一个块确定存储在所述至少一个块中的数据是否是随机数据；以及
(b)确定存储在所述至少一个块中的数据的有效数据比率，并且比较所确定的有效数据比率和有效数据比率阈值，
从而响应于(a)和(b)中的至少一个而确定是执行同时无用数据收集操作还是执行顺序的无用数据收集操作。
5.如权利要求1所述的方法，还包括：
在响应于从所述一个源块收集有效数据而更新存储在更新高速缓存中的映射信息之后，使用存储在更新高速缓存中的更新的映射信息来更新存储在存储器单元阵列的元区域中的至少一个映射表。
6.如权利要求1所述的方法，还包括：
在响应于从所述多个源块收集有效数据而更新存储在更新高速缓存中的映射信息之后，使用存储在更新高速缓存中的更新的映射信息来更新存储在存储器单元阵列的元区域中的至少一个映射表。
7.如权利要求1所述的方法，还包括：
在确定执行同时无用数据收集操作时，选择至少两个块作为所选择的源块，并且选择至少一个块作为目标块，
其中，从所述多个源块同时收集有效数据包括将有效数据同时从源块复制到目标块。
8.如权利要求7所述的方法，其中，存储在存储器单元阵列的元区域中的映射表包括第一映射表和第二映射表，所选择的源块包括第一源块和第二源块，并且从所选择的源块同时复制有效数据包括：
识别存储在第一源块中的并且与第一映射表相关联的第一有效数据；
识别存储在第二源块中的并且与第一映射表相关联的第二有效数据；
同时从第一源块复制第一有效数据并从第二源块复制第二有效数据。
9.如权利要求8所述的方法，还包括：
响应于同时从第一源块复制第一有效数据并从第二源块复制第二有效数据，更新存储在更新高速缓存中并且与第一映射表相关联的映射信息；以及使用存储在更新高速缓存中的更新的映射信息来更新存储器单元阵列的元区域中的第一映射表。
10.如权利要求9所述的方法，其中，响应于更新定时调度来执行更新存储器单元阵列的元区域中的第一映射表。
11.一种控制存储器设备的操作的存储器控制器，该存储器设备包括存储器单元阵列，存储器单元阵列包括存储映射表的元区域和被分成块的存储区域，存储器控制器包括：
源块特性确定单元，其参考映射信息来确定存储在块中的有效数据的特性并且生成确定结果；
源块选择单元，其响应于确定结果，识别适合在同时无用数据收集操作期间使用的至少两个所选择的源块并且生成选择结果；
无用数据收集执行单元，其响应于选择结果，通过同时从所选择的源块收集无用数据来控制同时无用数据收集操作的执行；以及
更新高速缓存，其存储从存储器设备接收的初始映射信息，并且响应于同时无用数据收集操作的执行来更新初始映射信息以生成和存储更新的映射信息。
12.如权利要求11所述的存储器控制器，其中，所述更新高速缓存是易失性存储器。
13.如权利要求11所述的存储器控制器，其中，所述存储器设备是固态驱动器(SSD)。
14.如权利要求13所述的存储器控制器，其中，所述存储器单元阵列是三维快闪存储器单元阵列。
15.如权利要求11所述的存储器控制器，其中，所述源块特性确定单元、源块选择单元和无用数据收集执行单元被实现为存储在非易失性存储器中的软件和至少部分实现快闪转换层的固件中的至少一个。
16.如权利要求11所述的存储器控制器，其中，由所述源块特性确定单元确定的有效数据的特性包括有效数据的存储的随机性、有效数据与至少一个映射表的关系、和存储区域中的有效数据的存储位置中的至少一个。
17.一种存储器系统，包括：
存储器设备，包括用于存储正常数据的存储区域，其中存储区域被分成块，并且还包括存储映射表的元区域，映射表分别管理存储区域中的正常数据的存储；以及
存储器控制器，包括：
更新高速缓存，其存储从存储器设备接收的映射信息；以及
快闪转换层(FTL)，其控制根据从主机接收的逻辑地址来生成存储器设备的物理地址，并且控制针对存储器设备的存储区域的至少一个块执行无用数据收集操作，
其中，FTL包括无用数据收集模块，其在顺序的无用数据收集操作和同时无用数据收集操作之间进行选择，从而
当选择顺序的无用数据收集操作时，存储器控制器从一个源块收集有效数据，并且更新存储在更新高速缓存中的映射信息，以及
当选择同时无用数据收集操作时，存储器控制器从多个源块同时收集有效数据，并且更新存储在更新高速缓存中的映射信息。
18.如权利要求17所述的存储器系统，其中，所述无用数据收集模块基于存储在至少一个块中的数据是否是随机数据，来在顺序的无用数据收集操作和同时无用数据收集操作之间进行选择。
19.如权利要求17所述的存储器系统，其中，所述无用数据收集模块基于针对存储在至少一个块中的数据所确定的有效数据比率，来在顺序的无用数据收集操作和同时无用数据收集操作之间进行选择。
20.如权利要求17所述的存储器系统，其中，所述FTL至少部分地使用固件来实现，并且还包括管理存储器设备中的存储器单元的耗损的耗损均衡模块以及管理所述块当中的坏块的指定的坏块管理模块。
CN201610842112.0A 2015-09-22 2016-09-22 存储器控制器、非易失性存储器系统及其操作方法 Active CN107025178B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210398473.6A CN114924993A (zh) 2015-09-22 2016-09-22 存储器系统及其操作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0133887 2015-09-22
KR1020150133887A KR102501751B1 (ko) 2015-09-22 2015-09-22 메모리 콘트롤러, 불휘발성 메모리 시스템 및 그 동작방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210398473.6A Division CN114924993A (zh) 2015-09-22 2016-09-22 存储器系统及其操作方法

Publications (2)

Publication Number Publication Date
CN107025178A true CN107025178A (zh) 2017-08-08
CN107025178B CN107025178B (zh) 2022-05-03

Family

ID=58282359

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210398473.6A Pending CN114924993A (zh) 2015-09-22 2016-09-22 存储器系统及其操作方法
CN201610842112.0A Active CN107025178B (zh) 2015-09-22 2016-09-22 存储器控制器、非易失性存储器系统及其操作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210398473.6A Pending CN114924993A (zh) 2015-09-22 2016-09-22 存储器系统及其操作方法

Country Status (3)

Country Link
US (2) US10296453B2 (zh)
KR (1) KR102501751B1 (zh)
CN (2) CN114924993A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108717395A (zh) * 2018-05-18 2018-10-30 记忆科技(深圳)有限公司 一种降低动态块映射信息占用内存的方法及装置
WO2019136975A1 (zh) * 2018-01-12 2019-07-18 江苏华存电子科技有限公司 一种非易失性存储器的磨损均衡方法和装置
CN110502449A (zh) * 2018-05-18 2019-11-26 爱思开海力士有限公司 存储装置及其操作方法
CN110945486A (zh) * 2018-06-30 2020-03-31 华为技术有限公司 一种存储碎片管理方法及终端
CN110955611A (zh) * 2018-09-27 2020-04-03 爱思开海力士有限公司 存储器系统及其操作方法
CN111033477A (zh) * 2017-08-21 2020-04-17 美光科技公司 逻辑到物理映射
CN111241001A (zh) * 2018-11-29 2020-06-05 爱思开海力士有限公司 数据处理系统及其操作方法
CN112069189A (zh) * 2020-09-16 2020-12-11 深圳市硅格半导体有限公司 多层级映射表格的更新方法、系统、终端设备及存储介质
CN112540726A (zh) * 2020-12-02 2021-03-23 深圳市硅格半导体有限公司 固态存储设备的数据读取方法、系统、设备及介质

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509540B1 (ko) 2015-06-30 2023-03-14 삼성전자주식회사 저장 장치 및 그것의 가비지 컬렉션 방법
KR20170044780A (ko) * 2015-10-15 2017-04-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US20170199687A1 (en) * 2016-01-12 2017-07-13 Kabushiki Kaisha Toshiba Memory system and control method
KR20170131796A (ko) * 2016-05-20 2017-11-30 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
JP6524039B2 (ja) * 2016-09-23 2019-06-05 東芝メモリ株式会社 メモリシステム及び制御方法
US9977627B1 (en) * 2016-11-09 2018-05-22 Macronix International Co., Ltd. Memory device and memory controlling method
US10318415B2 (en) * 2017-05-31 2019-06-11 International Business Machines Corporation Garbage collection facility grouping infrequently accessed data units in designated transient memory area
TWI642059B (zh) * 2017-06-02 2018-11-21 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
CN109032957B (zh) * 2017-06-09 2022-11-22 群联电子股份有限公司 存储器管理方法、存储器控制电路单元与存储器存储装置
KR20180135188A (ko) * 2017-06-12 2018-12-20 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10409500B2 (en) * 2017-09-08 2019-09-10 Intel Corporation Multiple indirection granularities for mass storage devices
KR20190044968A (ko) 2017-10-23 2019-05-02 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN108170614B (zh) * 2018-01-19 2022-01-11 湖南国科微电子股份有限公司 一种避免数据重复回收的方法、装置及固态硬盘
US10489291B2 (en) * 2018-01-23 2019-11-26 Goke Us Research Laboratory Garbage collection method for a data storage apparatus by finding and cleaning a victim block
US20190286569A1 (en) * 2018-03-19 2019-09-19 Seagate Technology Llc Logical to physical data storage mapping
KR102583592B1 (ko) 2018-03-27 2023-10-06 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
JP2020003838A (ja) * 2018-06-25 2020-01-09 キオクシア株式会社 メモリシステム
KR20200068944A (ko) 2018-12-06 2020-06-16 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200078046A (ko) 2018-12-21 2020-07-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10915444B2 (en) * 2018-12-27 2021-02-09 Micron Technology, Inc. Garbage collection candidate selection using block overwrite rate
CN109828749A (zh) * 2018-12-29 2019-05-31 北京航天云路有限公司 兼顾快速响应和数据更新的数据缓存方法及系统
KR20200099897A (ko) 2019-02-15 2020-08-25 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20200114052A (ko) 2019-03-27 2020-10-07 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200114208A (ko) 2019-03-28 2020-10-07 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 컨트롤러의 동작 방법
KR20200139433A (ko) 2019-06-04 2020-12-14 에스케이하이닉스 주식회사 컨트롤러의 동작 방법 및 메모리 시스템
US11422942B2 (en) 2019-04-02 2022-08-23 SK Hynix Inc. Memory system for utilizing a memory included in an external device
KR20210004322A (ko) 2019-07-04 2021-01-13 에스케이하이닉스 주식회사 메모리 시스템에서 맵정보 및 리드카운트를 전송하는 장치 및 방법
KR20200137181A (ko) 2019-05-29 2020-12-09 에스케이하이닉스 주식회사 메모리 시스템에서 맵정보를 전송하는 장치
KR102666123B1 (ko) 2019-07-05 2024-05-16 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20200123684A (ko) 2019-04-22 2020-10-30 에스케이하이닉스 주식회사 메모리 시스템에서 맵 정보를 전송하는 장치
KR20210012329A (ko) 2019-07-24 2021-02-03 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11138108B2 (en) * 2019-08-22 2021-10-05 Micron Technology, Inc. Logical-to-physical map synchronization in a memory device
KR20210127026A (ko) * 2020-04-13 2021-10-21 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
CN111758086B (zh) * 2020-05-22 2021-06-22 长江存储科技有限责任公司 用于ssd的映射表的刷新方法
KR20220048864A (ko) * 2020-10-13 2022-04-20 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20220108342A (ko) 2021-01-27 2022-08-03 에스케이하이닉스 주식회사 메모리 시스템 내 프리 블록을 확보하는 장치 및 방법
TWI766582B (zh) * 2021-02-17 2022-06-01 群聯電子股份有限公司 有效資料合併方法、記憶體儲存裝置及記憶體控制電路單元
KR20230152501A (ko) * 2022-04-27 2023-11-03 한국과학기술원 플래시 기반 저장 장치 및 그 카피백 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080091901A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Method for non-volatile memory with worst-case control data management
CN101231619A (zh) * 2008-02-22 2008-07-30 浙江大学 一种基于非连续页的动态内存管理方法
CN101482837A (zh) * 2009-01-21 2009-07-15 华为技术有限公司 闪存文件系统纠错方法和装置
EP2315126A1 (en) * 2008-08-11 2011-04-27 Fujitsu Limited Garbage collection program, garbage collection method, and garbage collection system
CN102591807A (zh) * 2011-12-30 2012-07-18 记忆科技(深圳)有限公司 一种固态硬盘掉电和写异常处理方法及系统
CN103270500A (zh) * 2010-12-03 2013-08-28 美光科技公司 事务日志恢复

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775932A (en) 1984-07-31 1988-10-04 Texas Instruments Incorporated Computer memory system with parallel garbage collection independent from an associated user processor
US6892212B2 (en) 2001-03-22 2005-05-10 International Business Machines Corporation Method for efficient garbage collection based on object type
US7490283B2 (en) * 2004-05-13 2009-02-10 Sandisk Corporation Pipelined data relocation and improved chip architectures
US7769974B2 (en) 2004-09-10 2010-08-03 Microsoft Corporation Increasing data locality of recently accessed resources
US7603530B1 (en) * 2005-05-05 2009-10-13 Seagate Technology Llc Methods and structure for dynamic multiple indirections in a dynamically mapped mass storage device
US7984084B2 (en) * 2005-08-03 2011-07-19 SanDisk Technologies, Inc. Non-volatile memory with scheduled reclaim operations
JP2007310618A (ja) * 2006-05-18 2007-11-29 Fujitsu Ltd 階層型ストレージ装置及びその記録媒体管理方法
US20080005520A1 (en) * 2006-06-09 2008-01-03 Siegwart David K Locality with parallel hierarchical copying garbage collection
KR100843543B1 (ko) * 2006-10-25 2008-07-04 삼성전자주식회사 플래시 메모리 장치를 포함하는 시스템 및 그것의 데이터복구 방법
US8296498B2 (en) * 2007-11-13 2012-10-23 Sandisk Technologies Inc. Method and system for virtual fast access non-volatile RAM
KR101297563B1 (ko) * 2007-11-15 2013-08-19 삼성전자주식회사 스토리지 관리 방법 및 관리 시스템
US8200904B2 (en) * 2007-12-12 2012-06-12 Sandisk Il Ltd. System and method for clearing data from a cache
US8185685B2 (en) 2007-12-14 2012-05-22 Hitachi Global Storage Technologies Netherlands B.V. NAND flash module replacement for DRAM module
US8161228B2 (en) 2009-03-19 2012-04-17 Samsung Electronics Co., Ltd. Apparatus and method for optimized NAND flash memory management for devices with limited resources
US20100287216A1 (en) * 2009-05-07 2010-11-11 Tatu Ylonen Oy Ltd Grouped space allocation for copied objects
EP2441004B8 (en) 2009-06-12 2020-02-19 Violin Systems LLC Memory system having persistent garbage collection
US8402242B2 (en) 2009-07-29 2013-03-19 International Business Machines Corporation Write-erase endurance lifetime of memory storage devices
JP2011070365A (ja) * 2009-09-25 2011-04-07 Toshiba Corp メモリシステム
US9753847B2 (en) 2009-10-27 2017-09-05 Western Digital Technologies, Inc. Non-volatile semiconductor memory segregating sequential, random, and system data to reduce garbage collection for page based mapping
US8285946B2 (en) 2009-12-15 2012-10-09 International Business Machines Corporation Reducing access contention in flash-based memory systems
US9183134B2 (en) * 2010-04-22 2015-11-10 Seagate Technology Llc Data segregation in a storage device
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
JP5066241B2 (ja) * 2010-09-24 2012-11-07 株式会社東芝 メモリシステム
KR101774496B1 (ko) * 2010-12-08 2017-09-05 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 장치들, 및 이의 동작 방법
US8913335B2 (en) * 2011-05-23 2014-12-16 HGST Netherlands B.V. Storage device with shingled data and unshingled cache regions
US8949568B2 (en) * 2011-05-24 2015-02-03 Agency For Science, Technology And Research Memory storage device, and a related zone-based block management and mapping method
KR20120132820A (ko) 2011-05-30 2012-12-10 삼성전자주식회사 스토리지 디바이스, 스토리지 시스템 및 스토리지 디바이스의 가상화 방법
US8527544B1 (en) * 2011-08-11 2013-09-03 Pure Storage Inc. Garbage collection in a storage system
KR101824949B1 (ko) * 2011-11-23 2018-02-05 삼성전자주식회사 플래시 메모리를 기반으로 하는 저장 장치 및 그것을 포함한 사용자 장치
KR101942272B1 (ko) * 2011-12-27 2019-01-28 삼성전자주식회사 비휘발성 메모리의 제어방법, 이를 구현한 비휘발성 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR20130076429A (ko) * 2011-12-28 2013-07-08 삼성전자주식회사 메모리 장치의 저장 영역 관리 방법 및 이를 이용한 저장 장치
KR101419004B1 (ko) * 2012-05-03 2014-07-11 주식회사 디에이아이오 비휘발성 메모리 시스템
KR20140001535A (ko) * 2012-06-27 2014-01-07 삼성전자주식회사 스토리지 시스템 및 그것의 데이터 관리 방법
KR101992940B1 (ko) * 2012-08-08 2019-06-26 삼성전자주식회사 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 시스템
KR20140021780A (ko) 2012-08-10 2014-02-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 제어 방법
WO2014047159A1 (en) 2012-09-21 2014-03-27 Violin Memory Inc. Write cache sorting
KR102025263B1 (ko) 2012-10-05 2019-09-25 삼성전자주식회사 메모리 시스템 및 그것의 읽기 교정 방법
KR20140050941A (ko) * 2012-10-22 2014-04-30 삼성전자주식회사 비휘발성 메모리 장치의 데이터 관리 방법
US9189389B2 (en) * 2013-03-11 2015-11-17 Kabushiki Kaisha Toshiba Memory controller and memory system
US9218279B2 (en) * 2013-03-15 2015-12-22 Western Digital Technologies, Inc. Atomic write command support in a solid state drive
US10209904B2 (en) * 2013-04-09 2019-02-19 EMC IP Holding Company LLC Multiprocessor system with independent direct access to bulk solid state memory resources
US9213633B2 (en) * 2013-04-30 2015-12-15 Seagate Technology Llc Flash translation layer with lower write amplification
CN104298605A (zh) * 2013-07-17 2015-01-21 光宝科技股份有限公司 固态储存装置中用于垃圾搜集动作的区块分组方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080091901A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Method for non-volatile memory with worst-case control data management
CN101231619A (zh) * 2008-02-22 2008-07-30 浙江大学 一种基于非连续页的动态内存管理方法
EP2315126A1 (en) * 2008-08-11 2011-04-27 Fujitsu Limited Garbage collection program, garbage collection method, and garbage collection system
CN101482837A (zh) * 2009-01-21 2009-07-15 华为技术有限公司 闪存文件系统纠错方法和装置
CN103270500A (zh) * 2010-12-03 2013-08-28 美光科技公司 事务日志恢复
CN102591807A (zh) * 2011-12-30 2012-07-18 记忆科技(深圳)有限公司 一种固态硬盘掉电和写异常处理方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
黄平: "基于固态盘特征的存储优化研究", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111033477A (zh) * 2017-08-21 2020-04-17 美光科技公司 逻辑到物理映射
CN111033477B (zh) * 2017-08-21 2024-02-02 美光科技公司 逻辑到物理映射
WO2019136975A1 (zh) * 2018-01-12 2019-07-18 江苏华存电子科技有限公司 一种非易失性存储器的磨损均衡方法和装置
CN110502449A (zh) * 2018-05-18 2019-11-26 爱思开海力士有限公司 存储装置及其操作方法
CN108717395A (zh) * 2018-05-18 2018-10-30 记忆科技(深圳)有限公司 一种降低动态块映射信息占用内存的方法及装置
CN110502449B (zh) * 2018-05-18 2024-01-26 爱思开海力士有限公司 存储装置及其操作方法
CN110945486A (zh) * 2018-06-30 2020-03-31 华为技术有限公司 一种存储碎片管理方法及终端
US11842046B2 (en) 2018-06-30 2023-12-12 Huawei Technologies Co., Ltd. Storage fragment management method and terminal
CN110955611B (zh) * 2018-09-27 2023-04-07 爱思开海力士有限公司 存储器系统及其操作方法
CN110955611A (zh) * 2018-09-27 2020-04-03 爱思开海力士有限公司 存储器系统及其操作方法
CN111241001A (zh) * 2018-11-29 2020-06-05 爱思开海力士有限公司 数据处理系统及其操作方法
CN111241001B (zh) * 2018-11-29 2023-03-31 爱思开海力士有限公司 数据处理系统及其操作方法
CN112069189A (zh) * 2020-09-16 2020-12-11 深圳市硅格半导体有限公司 多层级映射表格的更新方法、系统、终端设备及存储介质
CN112069189B (zh) * 2020-09-16 2024-05-17 深圳市硅格半导体有限公司 多层级映射表格的更新方法、系统、终端设备及存储介质
CN112540726A (zh) * 2020-12-02 2021-03-23 深圳市硅格半导体有限公司 固态存储设备的数据读取方法、系统、设备及介质

Also Published As

Publication number Publication date
US10296453B2 (en) 2019-05-21
KR102501751B1 (ko) 2023-02-20
CN114924993A (zh) 2022-08-19
US20170083436A1 (en) 2017-03-23
CN107025178B (zh) 2022-05-03
KR20170035155A (ko) 2017-03-30
US20190251024A1 (en) 2019-08-15
US11243878B2 (en) 2022-02-08

Similar Documents

Publication Publication Date Title
CN107025178A (zh) 存储器控制器、非易失性存储器系统及其操作方法
US10430083B2 (en) Memory scheduling method for changing command order and method of operating memory system
KR102143086B1 (ko) 동적 슈퍼 블록을 포함하는 메모리 장치 및 관련 방법 및 전자 시스템
US10133665B2 (en) Data storage device including nonvolatile memory device and operating method thereof
TWI782977B (zh) 記憶體系統及其操作方法
US7315917B2 (en) Scheduling of housekeeping operations in flash memory systems
US9747170B2 (en) Non-volatile multi-level cell memory system and method of performing adaptive data back-up in the system
CN101645044B (zh) 一种操作可擦除且可再编程的非易失性存储器系统的方法
KR100885181B1 (ko) 그룹 맵핑 동작을 수행하는 메모리 시스템 및 그것의어드레스 맵핑 방법
US9715444B2 (en) Storage device having nonvolatile memory device and write method
US8904090B2 (en) Non-volatile memory device, devices having the same, and method of operating the same
US20160062885A1 (en) Garbage collection method for nonvolatile memory device
US11226895B2 (en) Controller and operation method thereof
CN107957961A (zh) 存储设备、存储系统和计算设备
US20100030948A1 (en) Solid state storage system with data attribute wear leveling and method of controlling the solid state storage system
US11386005B2 (en) Memory system, memory controller, and method of operating memory system for caching journal information for zone in the journal cache
CN107578793A (zh) 非易失性存储器系统和非易失性存储器装置的操作方法
TW201305817A (zh) 具有分佈在作用單階胞及多階胞記憶體分割區之間的小邏輯群組之非揮發性記憶體及方法
KR102287760B1 (ko) 메모리 시스템 및 상기 메모리 시스템의 동작 방법
CN112346656A (zh) 控制器及其操作方法
CN103389881A (zh) 控制装置、存储装置以及数据写入方法
CN109407967A (zh) 存储器系统及其操作方法
US9799407B2 (en) Method for operating storage device managing wear level depending on reuse period
JP2024503956A (ja) メモリデバイスのデフラグメンテーションのためのシステムおよび方法
CN113689898A (zh) 存储器控制器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant