CN109637564A - 具有多存储晶粒储存装置及识别方法 - Google Patents

具有多存储晶粒储存装置及识别方法 Download PDF

Info

Publication number
CN109637564A
CN109637564A CN201811564840.5A CN201811564840A CN109637564A CN 109637564 A CN109637564 A CN 109637564A CN 201811564840 A CN201811564840 A CN 201811564840A CN 109637564 A CN109637564 A CN 109637564A
Authority
CN
China
Prior art keywords
crystal grain
random access
dynamic random
access memory
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811564840.5A
Other languages
English (en)
Inventor
邹高向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huizhou TCL Mobile Communication Co Ltd
Original Assignee
Huizhou TCL Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huizhou TCL Mobile Communication Co Ltd filed Critical Huizhou TCL Mobile Communication Co Ltd
Priority to CN201811564840.5A priority Critical patent/CN109637564A/zh
Publication of CN109637564A publication Critical patent/CN109637564A/zh
Priority to US17/413,600 priority patent/US11869621B2/en
Priority to PCT/CN2019/119867 priority patent/WO2020125309A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Stored Programmes (AREA)

Abstract

本发明是有关于一种具有多存储晶粒储存装置及其识别方法，应用于内嵌式设备中具有多存储晶粒储存装置，其中内嵌式设备具有处理单元以及同步动态随机存取内存存储器，包括以下步骤：设置内存时序对照表及动态随机存取存储器型号映像对照表，储存于同步动态随机存取内存存储器，通过处理单元确认具有多存储晶粒储存装置的通用输入输出引脚数量，通过处理单元预载初始通用输入输出引脚电平后，依据组合电平信息，取得动态随机存取存储器型号，取得动态随机存取存储器的内存时序编号，以及依据内存时序编号初始化动态随机存取存储器完成识别。

Description

具有多存储晶粒储存装置及识别方法
技术领域
本发明涉及一种嵌入式设备技术领域，特别用以涉及一种具有多存储晶粒储存装置及识别方法。
背景技术
手机与平板计算机等行动装置愈发讲求轻薄甚至小巧，成了厂商构装的难题，为了节省空间，将多重芯片放入单一构装成了各家厂商努力的重点，随机存取存储器(RandomAccess Memory，RAM)与只读存储器(Read-OnlyMemory，ROM)的整合与封装也成了其一。技术的发展，使得随机存取存储器与ROM两者可整合为一，甚至可以直接内建控制芯片，为手机制造商节省了成本或生产上的困扰。
经过对现有技术的深入研究，近二年来，由于智能手机市场高需求以及行动式内存平均单价上涨的影响，嵌入式多芯片封装(eMCP)价格也是节节攀高，因成本考虑改采分离式动态随机存取存储器(Discrete DRAM)加上分离式快闪存储器(Discrete Flash)取代嵌入式多芯片封装(eMCP)，可以很大程度上节约成本，但由于国内较大部分的供货商会采用同一家晶圆厂晶粒(DIE)，随之而来的是动态随机存取存储器(DRAM)兼容性问题，代码可维护性降低，开发难度增加。
发明内容
为了解决上述技术问题，本发明的目的在于，提供内嵌式设备中，可以直接透过中央处理器(CPU)辨识存储器晶粒，在制造过程中可以节约资金成本及方便采购，并且应用广泛，简化维护成本。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现，依据本发明提出的一种具有多存储晶粒储存装置，包括一印刷电路板，具有一主表面；一复数个通用输入输出引脚(General Purpose Input Output,GPIO)，设置于所述印刷电路板的所述主表面上；以及一复数个动态随机存取存储器晶粒，对应于所述复数个通用输入输出引脚数量的所述复数个动态随机存取存储器晶粒，设置于所述主表面的所述通用输入输出引脚上。
在本发明的一些实施例中，更包括所述复数个通用输入输出引脚至少提供两个以上通用输入输出引脚，设置于所述印刷电路板的所述主表面上。
在本发明的一些实施例中，更包括所述复数个通用输入输出引脚透过电性相互连接。
在本发明的一些实施例中，更包括所述复数个动态随机存取存储器晶粒对应于所述通用输入输出引脚数量，至少提供两个以上动态随机存取存储器晶粒，设置于所述主表面的所述通用输入输出引脚上。
在本发明的一些实施例中，更包括所述复数个动态随机存取存储器晶粒具有相同材料移除率(Material Removal rate,MRR)。
在本发明的一些实施例中，更包括所述材料移除率(Material Removal rate,MRR)透过经验公式或理论模型预测晶圆，取得相同动态随机存取存储器晶粒。
在本发明的一些实施例中，更包括所述复数个动态随机存取存储器晶粒，具有相同内存时序晶粒、不同内存时序晶粒或任意组合其中之一。
本发明的目的及解决其技术问题还可采用以下技术方案来实现的。依据本发明提出的一种具有多存储晶粒储存装置的识别方法，应用于一内嵌式设备中一具有多存储晶粒储存装置，其中所述内嵌式设备具有一处理单元以及一同步动态随机存取内存存储器，包括以下步骤：先设置一内存时序对照表，并储存于所述同步动态随机存取内存存储器；设置一动态随机存取存储器型号映像对照表，并储存于所述同步动态随机存取内存存储器；及通过一处理单元确认所述具有多存储晶粒储存装置的一通用输入输出引脚数量；通过所述处理单元预载并初始所述通用输入输出引脚电平；通过所述处理单元取得所述通用输入输出引脚的一组合电平信息，并透过所述动态随机存取存储器型号映射对照表取得一动态随机存取存储器型号；再通过所述处理单元，依据所述动态随机存取存储器型号，透过所述内存时序对照表取得所述动态随机存取存储器的一内存时序编号；以及通过所述处理单元，依据所述内存时序编号初始化所述动态随机存取存储器，完成识别。
在本发明的一些实施例中，所述处理单元为一中央处理器(Central ProcessingUnit，CPU)。
在本发明的一些实施例中，所述设置一内存时序对照表，并储存于一同步动态随机存取内存存储器的步骤中，更包括：透过所述动态随机存取存储器型的一内存时序定义产生所述内存时序对照表。
在本发明的一些实施例中，所述设置一动态随机存取存储器型号映像对照表，并储存于所述同步动态随机存取内存存储器的步骤中，更包括：透过所述通用输入输出引脚组合电平与所述动态随机存取存储器的关系定义产生所述动态随机存取存储器型号映射对照表。
在本发明的一些实施例中，所述通过一处理单元确认所述具有多存储晶粒储存装置的一通用输入输出引脚数量的步骤中，更包括：所述具有多存储晶粒储存装置具有复数个通用输入输出引脚，并设置相对应数量的存储器晶粒于所述通用输入输出引脚。
在本发明的一些实施例中，所述通过所述处理单元预载并初始所述通用输入输出引脚电平的步骤中，更包括：透过所述处理单元初始所述通用输入输出引脚电平使电路始端电平为零分贝(dB)或零奈培(Np)。
在本发明的一些实施例中，更包括所述复数个通用输入输出引脚至少提供两个以上通用输入输出引脚，设置于所述印刷电路板的所述主表面上。
在本发明的一些实施例中，更包括所述复数个动态随机存取存储器晶粒对应于所述通用输入输出引脚数量，至少提供两个以上动态随机存取存储器晶粒，设置于所述主表面的所述通用输入输出引脚上。
在本发明的一些实施例中，更包括所述复数个动态随机存取存储器晶粒具有相同材料移除率(Material Removal rate,MRR)。
在本发明的一些实施例中，更包括所述复数个动态随机存取存储器晶粒，具有相同内存时序晶粒、不同内存时序晶粒或任意组合其中之一。
藉由上述技术方案，本发明的具有多存储晶粒储存装置及识别方法至少具有下列优点及有益效果：使用不同供货商，相同晶圆厂晶粒的动态随机存取存储器，其晶粒具有相同材料移除率(Material Removal rate,MRR)，但内存时序并不相同，可直接透过中央处理器(CPU)辨识存储器晶粒，在制造过程中可以节约资金成本及方便采购，并且应用广泛，简化维护成本。
综上所述，本发明在技术上有显着的进步，并具有明显的积极技术效果，成为一新颖、进步、实用的新发明。
上述说明仅用以本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征以及优点能够更明显易懂，以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是本发明的具有多存储晶粒储存装置的组件示意图。
图2是本发明的具有多存储晶粒储存装置的识别方法的步骤流程图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，依据本发明提出的具有多存储晶粒储存装置及识别方法特征及其功效，详细说明如后。
请参照图1，其为本发明的具有多存储晶粒储存装置的组件示意图。在图1中，具有多存储晶粒储存装置包括:一印刷电路板110，具有一主表面；复数个通用输入输出引脚120，设置于所述印刷电路板110的所述主表面上；以及复数个动态随机存取存储器晶粒130，对应于所述复数个通用输入输出引脚数量的所述复数个动态随机存取存储器晶粒，设置于所述主表面的所述通用输入输出引脚120上。
在一些实施例中，所述复数个通用输入输出引脚至少提供两个以上通用输入输出引脚，设置于所述印刷电路板的所述主表面上。
在本发明的一些实施例中，更包括所述复数个通用输入输出引脚透过电性相互连接。
在一些实施例中，所述复数个动态随机存取存储器晶粒对应于所述通用输入输出引脚数量，至少提供两个以上动态随机存取存储器晶粒，设置于所述主表面的所述通用输入输出引脚上。
在一些实施例中，所述复数个动态随机存取存储器晶粒具有相同材料移除率。
在一些实施例中，所述复数个动态随机存取存储器晶粒，具有相同内存时序晶粒、不同内存时序晶粒或任意组合其中之一。
在一些实施例中，所述具有多存储晶粒储存装置为随机存取存储器(RAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)以及静态随机存取存储器(SRAM)。
请参照图2，其为本发明的具有多存储晶粒储存装置的识别方法的步骤流程图，应用于一内嵌式设备中一具有多存储晶粒储存装置，其中所述内嵌式设备具有一处理单元以及一同步动态随机存取内存存储器，步骤流程如下：
步骤S210：设置内存时序对照表，并储存于同步动态随机存取内存存储器。
步骤S220：设置动态随机存取存储器型号映像对照表，并储存于同步动态随机存取内存存储器。
步骤S230：通过处理单元确认具有多存储晶粒储存装置的通用输入输出引脚数量。
步骤S240：通过处理单元预载并初始通用输入输出引脚电平。
步骤S250：通过处理单元取得通用输入输出引脚的组合电平信息，并透过动态随机存取存储器型号映射对照表取得动态随机存取存储器型号。
步骤S260：通过处理单元，依据动态随机存取存储器型号，透过内存时序对照表取得动态随机存取存储器的内存时序编号。
步骤S270：通过处理单元，依据内存时序编号初始化动态随机存取存储器，完成识别。
在一些实施例中更包括：所述复数个通用输入输出引脚至少提供两个以上通用输入输出引脚，设置于所述印刷电路板的所述主表面上。
在一些实施例中更包括：所述复数个动态随机存取存储器晶粒对应于所述通用输入输出引脚数量，至少提供两个以上动态随机存取存储器晶粒，设置于所述主表面的所述通用输入输出引脚上。
在一些实施例中更包括：所述复数个动态随机存取存储器晶粒具有相同材料移除率。
在一些实施例中更包括：所述复数个动态随机存取存储器晶粒，具有相同内存时序晶粒、不同内存时序晶粒或任意组合其中之一。
在一些实施例中更包括：所述处理单元为一中央处理器(Central ProcessingUnit，CPU)。
在一些实施例中更包括：所述处理单元透过一编辑程序读取相对应的测试讯号，取得通用输入输出引脚数量。
在一些实施例中更包括：所述处理单元透过取得通用输入输出引脚的组合电平信息是否符合预期响应，判断相应的动态随机存取存储器状态正常。
在一些实施例中更包括：透过所述动态随机存取存储器型的一内存时序定义产生所述内存时序对照表。
在一些实施例中更包括：透过所述通用输入输出引脚组合电平与所述动态随机存取存储器的关系定义产生所述动态随机存取存储器型号映射对照表。
在一些实施例中更包括：所述具有多存储晶粒储存装置具有复数个通用输入输出引脚，并设置相对应数量的存储器晶粒于所述通用输入输出引脚。
在一些实施例中更包括：透过所述处理单元初始所述通用输入输出引脚电平使电路始端电平为零分贝或零奈培。
在一些实施例中更包括：透过所述处理单元更新所述内存时序对照表后，储存于同步动态随机存取内存存储器。
在一些实施例中更包括：透过所述处理单元更新所述动态随机存取存储器型号映像对照表后，储存于同步动态随机存取内存存储器。
本发明所提供的方法可以在各种不同型式的硬件、软件、韧体(firmware)、特殊目的之处理器、或是关于这些的一种组合之上实现和执行，如：手机、数码相机、个人数字处理终端(PDA)、媒体播放器、计算机、自助终端机或其他内嵌式设备等。而上述方法步骤可以运行于上述内嵌式设备的处理器中。
“在一些实施例中”及“在各种实施例中”等用语被重复地使用。所述用语通常不是指相同的实施例；但它亦可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化和修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种具有多存储晶粒储存装置，其特征在于，包括：
一印刷电路板，具有一主表面；
复数个通用输入输出引脚，设置于所述印刷电路板的所述主表面上；以及
复数个动态随机存取存储器晶粒，对应于所述复数个通用输入输出引脚数量的所述复数个动态随机存取存储器晶粒，设置于所述主表面的所述通用输入输出引脚上。
2.如权利要求第1项所述具有多存储晶粒储存装置，其特征在于，更包括：所述复数个通用输入输出引脚至少提供两个以上通用输入输出引脚，设置于所述印刷电路板的所述主表面上。
3.如权利要求第1项所述具有多存储晶粒储存装置，其特征在于，更包括：所述复数个动态随机存取存储器晶粒对应于所述通用输入输出引脚数量，至少提供两个以上动态随机存取存储器晶粒，设置于所述主表面的所述通用输入输出引脚上。
4.如权利要求第1项所述具有多存储晶粒储存装置，其特征在于，更包括：所述复数个动态随机存取存储器晶粒具有相同材料移除率。
5.如权利要求第1项所述具有多存储晶粒储存装置，其特征在于，更包括：所述复数个动态随机存取存储器晶粒，具有相同内存时序晶粒、不同内存时序晶粒或任意组合其中之一。
6.一种具有多存储晶粒储存装置的识别方法，应用于一内嵌式设备中一具有多存储晶粒储存装置，其中所述内嵌式设备具有一处理单元以及一同步动态随机存取内存存储器，其特征在于，包括以下步骤：
设置一内存时序对照表，并储存于所述同步动态随机存取内存存储器；
设置一动态随机存取存储器型号映像对照表，并储存于所述同步动态随机存取内存存储器；
通过一处理单元确认所述具有多存储晶粒储存装置的一通用输入输出引脚数量；
通过所述处理单元预载并初始所述通用输入输出引脚电平；
通过所述处理单元取得所述通用输入输出引脚的一组合电平信息，并透过所述动态随机存取存储器型号映射对照表取得一动态随机存取存储器型号；
通过所述处理单元，依据所述动态随机存取存储器型号，透过所述内存时序对照表取得所述动态随机存取存储器的一内存时序编号；以及
通过所述处理单元，依据所述内存时序编号初始化所述动态随机存取存储器，完成识别。
7.如权利要求第6项所述具有多存储晶粒储存装置的识别方法，其特征在于，所述设置一内存时序对照表，并储存于一同步动态随机存取内存存储器的步骤中，更包括：透过所述动态随机存取存储器型的一内存时序定义产生所述内存时序对照表。
8.如权利要求第6项所述具有多存储晶粒储存装置的识别方法，其特征在于，所述设置一动态随机存取存储器型号映像对照表，并储存于所述同步动态随机存取内存存储器的步骤中，更包括：透过所述通用输入输出引脚组合电平与所述动态随机存取存储器的关系定义产生所述动态随机存取存储器型号映射对照表。
9.如权利要求第6项所述具有多存储晶粒储存装置的识别方法，其特征在于，所述通过一处理单元确认所述具有多存储晶粒储存装置的一通用输入输出引脚数量的步骤中，更包括：所述具有多存储晶粒储存装置具有复数个通用输入输出引脚，并设置相对应数量的存储器晶粒于所述通用输入输出引脚。
10.如权利要求第6项所述具有多存储晶粒储存装置的识别方法，其特征在于，所述通过所述处理单元预载并初始所述通用输入输出引脚电平的步骤中，更包括：透过所述处理单元初始所述通用输入输出引脚电平使电路始端电平为零分贝或零奈培。
CN201811564840.5A 2018-12-20 2018-12-20 具有多存储晶粒储存装置及识别方法 Pending CN109637564A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811564840.5A CN109637564A (zh) 2018-12-20 2018-12-20 具有多存储晶粒储存装置及识别方法
US17/413,600 US11869621B2 (en) 2018-12-20 2019-11-21 Storage device having multiple storage dies and identification method
PCT/CN2019/119867 WO2020125309A1 (zh) 2018-12-20 2019-11-21 具有多存储晶粒储存装置及识别方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811564840.5A CN109637564A (zh) 2018-12-20 2018-12-20 具有多存储晶粒储存装置及识别方法

Publications (1)

Publication Number Publication Date
CN109637564A true CN109637564A (zh) 2019-04-16

Family

ID=66075979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811564840.5A Pending CN109637564A (zh) 2018-12-20 2018-12-20 具有多存储晶粒储存装置及识别方法

Country Status (3)

Country Link
US (1) US11869621B2 (zh)
CN (1) CN109637564A (zh)
WO (1) WO2020125309A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020125309A1 (zh) * 2018-12-20 2020-06-25 惠州Tcl移动通信有限公司 具有多存储晶粒储存装置及识别方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488462A (zh) * 2008-01-15 2009-07-22 南茂科技股份有限公司 模块化的多晶粒封装结构及其方法
CN101562168A (zh) * 2008-04-17 2009-10-21 陈石矶 多晶粒模块化的封装结构及其封装方法
CN103383663A (zh) * 2012-05-04 2013-11-06 群联电子股份有限公司 系统运作方法、存储器控制器与存储器
CN107112043A (zh) * 2015-01-28 2017-08-29 惠普发展公司有限责任合伙企业 支持不同类型的存储器装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215465A1 (en) * 2010-03-03 2011-09-08 Xilinx, Inc. Multi-chip integrated circuit
CN203165882U (zh) * 2012-12-27 2013-08-28 标准科技股份有限公司 堆叠封装结构
CN105304130B (zh) * 2014-07-29 2019-04-05 华邦电子股份有限公司 快闪存储器装置以及执行同步操作的方法
US10013352B2 (en) * 2014-09-26 2018-07-03 Intel Corporation Partner-aware virtual microsectoring for sectored cache architectures
US9761559B1 (en) 2016-04-21 2017-09-12 Micron Technology, Inc. Semiconductor package and fabrication method thereof
CN109637564A (zh) * 2018-12-20 2019-04-16 惠州Tcl移动通信有限公司 具有多存储晶粒储存装置及识别方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488462A (zh) * 2008-01-15 2009-07-22 南茂科技股份有限公司 模块化的多晶粒封装结构及其方法
CN101562168A (zh) * 2008-04-17 2009-10-21 陈石矶 多晶粒模块化的封装结构及其封装方法
CN103383663A (zh) * 2012-05-04 2013-11-06 群联电子股份有限公司 系统运作方法、存储器控制器与存储器
CN107112043A (zh) * 2015-01-28 2017-08-29 惠普发展公司有限责任合伙企业 支持不同类型的存储器装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020125309A1 (zh) * 2018-12-20 2020-06-25 惠州Tcl移动通信有限公司 具有多存储晶粒储存装置及识别方法
US11869621B2 (en) 2018-12-20 2024-01-09 Huizhou Tcl Mobile Communication Co., Ltd. Storage device having multiple storage dies and identification method

Also Published As

Publication number Publication date
WO2020125309A1 (zh) 2020-06-25
US20220044708A1 (en) 2022-02-10
US11869621B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
US12093176B2 (en) Memory circuit and cache circuit configuration
US12002793B2 (en) Integrating system in package (SiP) with input/output (IO) board for platform miniaturization
US20130122804A1 (en) Mobile device power management
WO2021007042A1 (en) Non-volatile memory based processors and dataflow techniques
CN216053088U (zh) 用于执行卷积神经网络运算的处理装置
US20120226844A1 (en) Dual processor system and method for using the same
US20220207109A1 (en) Convolution method, electronic device, and computer-readable storage medium
CN108021405A (zh) 一种soc系统启动过程中存储介质的驱动方法和装置
CN109637564A (zh) 具有多存储晶粒储存装置及识别方法
US9275692B2 (en) Memory, memory controllers, and methods for dynamically switching a data masking/data bus inversion input
TWI751931B (zh) 用於執行卷積神經網路運算的處理裝置與處理方法
CN105320543B (zh) 加载软件模块的方法和装置
CN111310115A (zh) 数据处理方法、装置及芯片、电子设备、存储介质
CN114943334A (zh) 芯片、电子设备及数据处理方法、存储介质
CN106610828B (zh) 基于Android系统的GIF动画播放方法及装置
US20120042117A1 (en) Boot system
CN115617419A (zh) 物联网操作系统驱动智能加载方法、装置、设备和介质
CN113436668B (zh) 一种多内存芯片的产品信息辨别方法及装置
CN111552617A (zh) NAND Flash的温度获取方法、装置、计算机设备及存储介质
US11457162B2 (en) Local tone mapping circuit, image sensing device and operation method of the same
US10152766B2 (en) Image processor, method, and chipset for increasing intergration and performance of image processing
CN108564524A (zh) 一种视觉图像的卷积计算优化方法
CN110350613A (zh) 供电电池数量选择平台
CN202720634U (zh) 一种基于NAND Flash的系统检测装置
TWI793676B (zh) 應用於類神經網路之填充架構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190416

RJ01 Rejection of invention patent application after publication