JP2007317078A - 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム - Google Patents
不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム Download PDFInfo
- Publication number
- JP2007317078A JP2007317078A JP2006148127A JP2006148127A JP2007317078A JP 2007317078 A JP2007317078 A JP 2007317078A JP 2006148127 A JP2006148127 A JP 2006148127A JP 2006148127 A JP2006148127 A JP 2006148127A JP 2007317078 A JP2007317078 A JP 2007317078A
- Authority
- JP
- Japan
- Prior art keywords
- address
- bank
- cell array
- data
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】不揮発性メモリ20のメモリセルアレイ21を複数のバンクに分割して、メモリセルアレイ21内に制御メモリ領域をアロケートする。さらに、不揮発性メモリ20とメモリコントローラ10をアドレス線とデータ線と制御線によって接続する。ここでアドレス線を用いて、バンク選択アドレスと、バンク内アドレスとをそれぞれ互いに異なる期間に入力する。アドレス制御回路33は入力されたバンク選択アドレスとバンク内アドレスとを結合して、メモリセルアレイ21内の任意の位置を指定するメモリセルアレイアドレスを形成する。
【選択図】図4
Description
まず、不揮発性記憶装置2の出荷前において、半導体メモリカードのメーカが処理する内容について説明する。なお出荷前において、メモリセルアレイ21に不良のメモリセルは無いものとする。
次に、実際に不揮発性記憶システムとして動作させる際の通常処理について図15のフローチャートを用いて説明する。これら一連の処理を、(1)初期化〜アクセス待ち状態、(2)書き込みコマンドの受信〜データの書き込み処理、(3)読み出しコマンドの受信〜データの読み出し処理、の3つに分けて説明する。
まず、アクセス装置1の電源投入により不揮発性記憶装置2にも電源が供給される。電源供給と共にCPU12にリセットがかかり、リセット解除後にプログラムカウンタは命令コード領域54の先頭アドレスである0xfffc0000にセットされる。
次に、データの書き込み処理を説明する。CPU12がアクセス待ちの状態にあるとき、アクセス装置1が不揮発性記憶装置2に対して書き込みコマンドを転送すると、CPU12はホストインターフェース11を介して書き込みコマンドと論理アドレスを受信して、アドレス管理部13に制御を渡す。
次に、データの読出し処理を説明する。図15のS13におけるアクセス待ちの状態で、アクセス装置1が不揮発性記憶装置2に対して読み出しコマンドを転送すると、CPU12がホストインターフェース11を介して読み出しコマンドと論理アドレスを受信する。CPU12はアドレス管理部13に制御を渡し、アドレス管理部13がバンク16383を選択する。
2 不揮発性記憶装置
10 メモリコントローラ
11 ホストインターフェース
12 CPU
13 アドレス管理部
14 読み書き制御部
20 不揮発性メモリ
21 メモリセルアレイ
30 入出力制御部
31 外部インターフェース
32 データラッチ
33 アドレス制御回路
34 エラー検出回路
40、50 通常領域
51 システム領域
52 スペア領域
53 制御メモリ領域
54 命令コード領域
55 ワーク領域
56 論物変換テーブル
57 物理領域管理テーブル
58 その他システム情報領域
331、332 ラッチ
333 セレクタ
334 Dフリップフロップ(DFF)
Claims (20)
- 記憶領域が分割された所定サイズのバンクを複数有し、データの書き込みや読み出しに必要な制御情報を記憶するバンクを含む不揮発性メモリセルアレイと、
外部からデータ及びアドレスを受信して前記不揮発性メモリセルアレイにデータを書き込み、また前記不揮発性メモリセルアレイからデータを読み出して外部へ送信する入出力制御部と、を具備し、
前記入出力制御部は、
互いに異なる期間に入力されたバンクを指定するバンク選択アドレス及びバンク内アドレスを用いてメモリセルアレイアドレスを生成し、前記不揮発性メモリセルアレイのアドレスとするアドレス制御回路を有する不揮発性メモリ。 - 前記アドレス制御回路は、外部から送られた信号に基づいて前記メモリセルアレイアドレスのビットの割当を変更して、前記バンクのサイズを変更する請求項1に記載の不揮発性メモリ。
- 前記メモリセルアレイは、不揮発性RAMである請求項1または2に記載の不揮発性メモリ。
- 記憶領域が分割された所定サイズのバンクを複数有し、データの書き込みや読み出しに必要な制御情報を記憶するバンクを含む不揮発性メモリセルアレイを備える不揮発性メモリに対してデータの書き込み及び読み出しを行うメモリコントローラであって、
前記制御情報を参照して外部から送られた論理アドレスを前記不揮発性メモリセルアレイ内の記憶位置を示す物理アドレスに変換し、データの書き込み又は読み出しの対象となるバンクを前記複数のバンクから選択するアドレス管理部と、
前記不揮発性メモリセルアレイに対するデータの書き込み及び読み出しにおいて、データを送受信し、前記アドレス管理部が出力した物理アドレスを、バンクを特定するバンク選択アドレス及びバンク内アドレスに分けて、互いに異なる期間に前記不揮発性メモリに出力する読み書き制御部と、を具備するメモリコントローラ。 - 前記アドレス管理部は、前記メモリセルアレイにデータを書き込み、書き込みが正常に完了した後に前記制御情報を更新する請求項4に記載のメモリコントローラ。
- 前記アドレス管理部は、前記メモリセルアレイを少なくともユーザーのデータを記憶する第1の領域及び前記第1の領域の代わりとして用いられる第2の領域に分けて認識し、前記第1の領域のバンクへの書き込み時にエラーが発生した際に、該バンクに書き込む予定であったデータを書き込む新たなバンクを前記スペア領域のバンクから指定する請求項4または5に記載のメモリコントローラ。
- 前記読み書き制御部は、前記バンクのサイズを指示する信号を前記不揮発性メモリに出力することを特徴とする請求項4から6のいずれか1項に記載のメモリコントローラ。
- 前記メモリセルアレイは、不揮発性RAMである請求項4から7のいずれか1項に記載のメモリコントローラ。
- 不揮発性メモリと、メモリコントローラとを具備し、外部からのアクセス指示に応じてデータの読み出し及び書き込みを行う不揮発性記憶装置であって、
前記不揮発性メモリは、
記憶領域が分割された所定サイズのバンクを複数有し、データの書き込みや読み出しに必要な制御情報を記憶するバンクを含む不揮発性メモリセルアレイと、
外部からデータ及びアドレスを受信して前記不揮発性メモリセルアレイにデータを書き込み、また前記不揮発性メモリセルアレイからデータを読み出して外部へ送信する入出力制御部と、を有し、
前記入出力制御部は、
互いに異なる期間に入力されたバンクを指定するバンク選択アドレス及びバンク内アドレスを用いてメモリセルアレイアドレスを生成し、前記不揮発性メモリセルアレイのアドレスとするアドレス制御回路を有し、
前記メモリコントローラは、
前記制御情報を参照して外部から送られた論理アドレスを前記不揮発性メモリセルアレイ内の記憶位置を示す物理アドレスに変換し、データの書き込み又は読み出しの対象となるバンクを前記複数のバンクから選択するアドレス管理部と、
前記不揮発性メモリセルアレイに対するデータの書き込み及び読み出しにおいて、データを送受信し、前記アドレス管理部が出力した物理アドレスを、バンクを特定するバンク選択アドレス及びバンク内アドレスに分けて、互いに異なる期間に前記不揮発性メモリに出力する読み書き制御部と、を有する不揮発性記憶装置。 - 前記アドレス制御回路は、外部から送られた信号に基づいて前記メモリセルアレイアドレスのビットの割当を変更して、前記バンクのサイズを変更する請求項9に記載の不揮発性記憶装置。
- 前記アドレス管理部は、前記メモリセルアレイにデータを書き込み、書き込みが正常に完了した後に前記制御情報を更新する請求項9または10に記載の不揮発性記憶装置。
- 前記アドレス管理部は、前記メモリセルアレイを少なくともユーザーのデータを記憶する第1の領域及び前記第1の領域の代わりとして用いられる第2の領域に分けて認識し、前記第1の領域のバンクへの書き込み時にエラーが発生した際に、該バンクに書き込む予定であったデータを書き込む新たなバンクを前記スペア領域のバンクから指定する請求項9から11のいずれか1項に記載の不揮発性記憶装置。
- 前記読み書き制御部は、前記バンクのサイズを指示する信号を前記不揮発性メモリに出力することを特徴とする請求項9から12のいずれか1項に記載の不揮発性記憶装置。
- 前記メモリセルアレイは、不揮発性RAMである請求項9から13のいずれか1項に記載のメモリコントローラ。
- データの読み出し及び書き込みを指示するアクセス装置と、不揮発性メモリ及びメモリコントローラを備える不揮発性記憶装置と、を具備する不揮発性記憶システムであって、
前記不揮発性メモリは、
記憶領域が分割された所定サイズのバンクを複数有し、データの書き込みや読み出しに必要な制御情報を記憶するバンクを含む不揮発性メモリセルアレイと、
前記アクセス装置からデータ及びアドレスを受信して前記不揮発性メモリセルアレイにデータを書き込み、また前記不揮発性メモリセルアレイからデータを読み出して前記アクセス装置へ送信する入出力制御部と、を有し、
前記入出力制御部は、
互いに異なる期間に入力されたバンクを指定するバンク選択アドレス及びバンク内アドレスを用いてメモリセルアレイアドレスを生成し、前記不揮発性メモリセルアレイのアドレスとするアドレス制御回路を有し、
前記メモリコントローラは、
前記制御情報を参照して前記アクセス装置から送られた論理アドレスを前記不揮発性メモリセルアレイ内の記憶位置を示す物理アドレスに変換し、データの書き込み又は読み出しの対象となるバンクを前記複数のバンクから選択するアドレス管理部と、
前記不揮発性メモリセルアレイに対するデータの書き込み及び読み出しにおいて、データを送受信し、前記アドレス管理部が出力した物理アドレスを、バンクを特定するバンク選択アドレス及びバンク内アドレスに分けて、互いに異なる期間に前記不揮発性メモリに出力する読み書き制御部と、を有する不揮発性記憶システム。 - 前記アドレス制御回路は、前記アクセス装置から送られた信号に基づいて前記メモリセルアレイアドレスのビットの割当を変更して、前記バンクのサイズを変更する請求項15に記載の不揮発性記憶システム。
- 前記アドレス管理部は、前記メモリセルアレイにデータを書き込み、書き込みが正常に完了した後に前記制御情報を更新する請求項15または16に記載の不揮発性記憶システム。
- 前記アドレス管理部は、前記メモリセルアレイを少なくともユーザーのデータを記憶する第1の領域及び前記第1の領域の代わりとして用いられる第2の領域に分けて認識し、前記第1の領域のバンクへの書き込み時にエラーが発生した際に、該バンクに書き込む予定であったデータを書き込む新たなバンクを前記スペア領域のバンクから指定する請求項15から17のいずれか1項に記載の不揮発性記憶システム。
- 前記読み書き制御部は、前記バンクのサイズを指示する信号を前記不揮発性メモリに出力することを特徴とする請求項15から18のいずれか1項に記載の不揮発性記憶システム。
- 前記メモリセルアレイは、不揮発性RAMである請求項15から19のいずれか1項に記載の不揮発性記憶システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006148127A JP2007317078A (ja) | 2006-05-29 | 2006-05-29 | 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006148127A JP2007317078A (ja) | 2006-05-29 | 2006-05-29 | 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007317078A true JP2007317078A (ja) | 2007-12-06 |
Family
ID=38850862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006148127A Pending JP2007317078A (ja) | 2006-05-29 | 2006-05-29 | 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007317078A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015182439A1 (ja) * | 2014-05-26 | 2015-12-03 | ソニー株式会社 | 記憶装置、記憶システムおよび記憶装置の制御方法 |
CN113485947A (zh) * | 2021-06-15 | 2021-10-08 | 翱捷科技股份有限公司 | 一种嵌入式系统的存储域自动划分方法及装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63245535A (ja) * | 1986-11-19 | 1988-10-12 | Nintendo Co Ltd | メモリカートリッジ |
JPH06259974A (ja) * | 1993-03-10 | 1994-09-16 | Hitachi Ltd | Eeprom書き込み制御方式 |
JPH08101788A (ja) * | 1994-09-30 | 1996-04-16 | Casio Comput Co Ltd | メモリ動作管理方法及びメモリ動作管理装置 |
JP2002525787A (ja) * | 1998-09-23 | 2002-08-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置用のバンク選択回路 |
JP2002329396A (ja) * | 2001-04-26 | 2002-11-15 | Fujitsu Ltd | バンク構成を変更可能なフラッシュメモリ |
JP2003085054A (ja) * | 2001-06-27 | 2003-03-20 | Mitsubishi Electric Corp | フラッシュメモリを搭載した半導体記憶装置における装置寿命警告発生システムとその方法 |
JP2003223792A (ja) * | 2002-01-25 | 2003-08-08 | Hitachi Ltd | 不揮発性メモリ及びメモリカード |
JP2005327296A (ja) * | 2004-05-14 | 2005-11-24 | Toshiba Corp | メモリカード内の隠されたメモリを消去する方法及び装置 |
-
2006
- 2006-05-29 JP JP2006148127A patent/JP2007317078A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63245535A (ja) * | 1986-11-19 | 1988-10-12 | Nintendo Co Ltd | メモリカートリッジ |
JPH06259974A (ja) * | 1993-03-10 | 1994-09-16 | Hitachi Ltd | Eeprom書き込み制御方式 |
JPH08101788A (ja) * | 1994-09-30 | 1996-04-16 | Casio Comput Co Ltd | メモリ動作管理方法及びメモリ動作管理装置 |
JP2002525787A (ja) * | 1998-09-23 | 2002-08-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置用のバンク選択回路 |
JP2002329396A (ja) * | 2001-04-26 | 2002-11-15 | Fujitsu Ltd | バンク構成を変更可能なフラッシュメモリ |
JP2003085054A (ja) * | 2001-06-27 | 2003-03-20 | Mitsubishi Electric Corp | フラッシュメモリを搭載した半導体記憶装置における装置寿命警告発生システムとその方法 |
JP2003223792A (ja) * | 2002-01-25 | 2003-08-08 | Hitachi Ltd | 不揮発性メモリ及びメモリカード |
JP2005327296A (ja) * | 2004-05-14 | 2005-11-24 | Toshiba Corp | メモリカード内の隠されたメモリを消去する方法及び装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015182439A1 (ja) * | 2014-05-26 | 2015-12-03 | ソニー株式会社 | 記憶装置、記憶システムおよび記憶装置の制御方法 |
JPWO2015182439A1 (ja) * | 2014-05-26 | 2017-04-20 | ソニー株式会社 | 記憶装置、記憶システムおよび記憶装置の制御方法 |
US10120614B2 (en) | 2014-05-26 | 2018-11-06 | Sony Corporation | Storage device, storage system, and method of controlling storage device |
CN113485947A (zh) * | 2021-06-15 | 2021-10-08 | 翱捷科技股份有限公司 | 一种嵌入式系统的存储域自动划分方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4406339B2 (ja) | コントローラ、メモリカード及びその制御方法 | |
US8055873B2 (en) | Data writing method for flash memory, and controller and system using the same | |
US8606987B2 (en) | Data writing method for flash memory and controller using the same | |
US9268687B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
US9122498B2 (en) | Firmware code loading method, memory controller and memory storage apparatus | |
US8510502B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
JP5090819B2 (ja) | メモリーカード及び該データ格納方法 | |
US20130246732A1 (en) | Method of programming memory cells and reading data, memory controller and memory storage apparatus using the same | |
US10235300B2 (en) | Memory system including memory device and operation method thereof | |
JPWO2005083573A1 (ja) | 半導体メモリ装置 | |
JP2005222228A (ja) | メモリカード及び半導体装置 | |
US9213631B2 (en) | Data processing method, and memory controller and memory storage device using the same | |
JPWO2002052416A1 (ja) | フラッシュメモリシステム | |
CN107590080B (zh) | 映射表更新方法、存储器控制电路单元及存储器存储装置 | |
JP2004258946A (ja) | メモリカード | |
TWI790456B (zh) | 記憶體定址方法及相關聯的控制器 | |
US20160110112A1 (en) | Data writing method, memoey control circuit unit and memory storage apparatus | |
JPWO2007105688A1 (ja) | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム | |
US8572350B2 (en) | Memory management, memory control system and writing method for managing rewritable semiconductor non-volatile memory of a memory storage system | |
WO2006051779A1 (ja) | 不揮発性記憶装置の制御方法、メモリコントローラ及び不揮発性記憶装置 | |
US10289334B2 (en) | Valid data merging method, memory controller and memory storage apparatus | |
JP4703753B2 (ja) | 情報処理装置、半導体記憶装置、及びプログラム | |
JP2007233838A (ja) | メモリシステムの制御方法 | |
JP2008027326A (ja) | システムコントローラ、該システムコントローラを有するフラッシュメモリシステム、フラッシュメモリモジュールの制御方法 | |
JP2007317078A (ja) | 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120207 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120612 |