JP2005327296A - メモリカード内の隠されたメモリを消去する方法及び装置 - Google Patents

メモリカード内の隠されたメモリを消去する方法及び装置 Download PDF

Info

Publication number
JP2005327296A
JP2005327296A JP2005142688A JP2005142688A JP2005327296A JP 2005327296 A JP2005327296 A JP 2005327296A JP 2005142688 A JP2005142688 A JP 2005142688A JP 2005142688 A JP2005142688 A JP 2005142688A JP 2005327296 A JP2005327296 A JP 2005327296A
Authority
JP
Japan
Prior art keywords
memory
block
bank
hidden
storage medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005142688A
Other languages
English (en)
Inventor
Hideki Yagi
秀規 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2005327296A publication Critical patent/JP2005327296A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Abstract

【課題】メモリカードからデータを安全に消去する方法、装置、ソフトウェア、およびシステムを提供する。
【解決手段】各メモリバンクのアクセス不可能な領域内のメモリの隠された代替ブロックの数が決定される。一つの実施例では、メモリのブロックが、隠された代替ブロックの数まで、各メモリバンク内のデータパターンを用いて繰り返し上書きされる。別の実施例では、メモリのブロックが、隠された代替ブロックの数まで、各メモリバンク内で繰り返し消去される。各メモリバンクのアクセス可能な領域内のメモリのブロックは、このデータパターンを用いて消去又は上書きされる。
【選択図】図１

Description

本発明は、一般に非揮発性メモリカードを消去することに関し、更に詳しくは、通常はホストシステムから隠されたＳＤメモリカード内のメモリを消去することに関する。
メモリカードは、例えばデジタルスチルカメラのような製品の市場が拡大し続けることにより、消費者によって幅広く使用されるようになってきた。例えばＰＣカード（登録商標）、コンパクトフラッシュ（登録商標）、スマートメディア（登録商標）、マルチメディアカード（ＭＭＣ）（登録商標）、メモリスティック、メモリスティックプロ、セキュアデジタル（ＳＤ）メモリカード、ｘＤ−ピクチャカード（登録商標）のような様々な種類の利用可能なメモリカードが存在する。
メモリカードが始末されたり、又は別のパーティに渡される場合、その中にあるデータを如何にして消去するかが、データセキュリティの観点から重要な問題となる。すなわち、通常の手段によってメモリカードから消去されたデータは、内部メモリ内に未だに存在している。
メモリカード上に記録されたデータがもはや必要ではないとき、通常は、カードからデータを消去したように見える一般的「消去」動作が実行される。しかしながら、実際には、消去することによって、このデータを、例えばホストオペレーティングシステムからのように普通の手段からアクセスできないようにすることは稀である。このデータ自身は未だにメモリカードの内部メモリ内に存在する。従って、無法なユーザがメモリカード上に残された機密データを読み取り、それを予期しない方法で使用することは可能である。
更に、このカード内のデータは、例えば譲渡制限を持つライセンスされたプログラムのように、ライセンスされているかもしれない。中に格納されたライセンスされたプログラム（例えば、オペレーティングシステムソフトウェア、アプリケーションソフトウェア等）を消去せずに記憶装置を別のユーザに譲渡することは、ソフトウェアライセシング供給に違反する。
従って、メモリカード内のデータをより安全に消去することが望ましい。
以下の詳細記述で明らかにされる本発明の実施例は、一般に、メモリカードからデータを安全に消去する方法、装置、ソフトウェア、及びシステムに関する。
本発明の一つの実施例によれば、メモリカードを安全に消去する方法が提供される。この方法は、メモリカードの記憶媒体内の隠されたメモリ領域のサイズを決定し、隠されたメモリ領域に格納されたデータのブロックを消去する第一の命令を発行し、その後、隠されたメモリ領域のサイズに応じて、別のデータのブロックを消去するために第一の命令を繰り返し発行する。
本発明の別の実施例では、プロセッサ読取可能な記憶媒体が、ここに記録されたプログラムコードとともに提供され、メモリカード内の各メモリバンクの隠されたメモリ領域内の代替ブロックの数を決定する。このプログラムコードは、（ｉ）各メモリバンクの隠されたメモリ領域内の代替ブロックの数に応じて、各メモリバンクの隠されたメモリ領域の代替ブロックに格納されたデータのブロックを消去する第一の命令を生成し、（ｉｉ）各メモリバンクのアクセス可能なメモリ領域内のデータのブロックを消去する第二の命令を生成するように作成される。
また、本発明の別の実施例では、フラッシュメモリカードと、ホストバスに接続され、プログラムを格納するメモリとを含むシステム要素が提供される。このプログラムは、フラッシュメモリの隠されたメモリ領域内の代替ブロックを含むフラッシュメモリカードのフラッシュメモリを、安全に消去するようにシステムが実行する指示を有する。
本発明の更なる別の実施例では、メモリカードを安全に消去する別の方法が提供される。この方法は、メモリカード内のメモリバンクの数を決定することと、各メモリバンク内のメモリのブロックのサイズを決定することと、各メモリバンクのアクセス不可能な領域内のメモリの隠された代替ブロックの数を決定することと、各メモリバンク内のメモリのブロックを、各メモリバンクのアクセス不可能な領域内のメモリの隠された代替ブロックの数まで繰り返し消去することとを含む。
本発明の更なる別の実施例では、メモリカードを安全に消去する更なる別の方法が提供される。この方法は、メモリカード内のメモリバンクの数を決定することと、各メモリバンク内のメモリのブロックのサイズを決定することと、各メモリバンクのアクセス不可能な領域内のメモリの隠された代替ブロックの数を決定することと、メモリのブロックを、各メモリバンクのアクセス不可能な領域内のメモリの隠された代替ブロックの数まで、各メモリバンク内のデータパターンを用いて繰り返し上書きすることとを含む。各方法は更に、各メモリバンクのアクセス可能な領域内のメモリのブロックを消去することを含む。
更に別の実施例では、決定手段と、第一の命令生成手段と、第二の命令生成手段とを含む装置が提供される。この決定手段は、メモリカードの記憶媒体の各バンク内の隠されたメモリ領域の代替ブロックの数を決定する。第一の命令生成手段は、各バンクのアクセス可能なメモリ領域に格納された全てのデータのブロックを消去する第一の命令を生成する。第二の命令生成手段は、各バンク内の隠されたメモリ領域の代替ブロック内に格納されたデータのブロックを消去する第二の命令を生成する。ここで第二の命令生成手段は、各バンク内の代替ブロックの数に応じて第二の命令を繰り返し生成する。
本発明の実施例の特徴及び利点は、以下の詳細記載から明らかになるであろう。
セキュリティ上の理由のため、フラッシュメモリカード内に格納された全てのデータを完全に消去することは有益である。これは特に、フラッシュメモリカードを始末したり、又は別の人に渡す場合に有益である。しかしながら、ホストシステムによって使用される典型的な消去方法は、フラッシュメモリカード内の隠されたメモリ領域を消去することができない。フラッシュメモリカードは、通常、いくつかの目的のために、隠されたメモリ領域を含む。ホストはいかなる直接的な手段によってもこの隠されたメモリ領域に対する読み出し、書き込み、又は消去を行うことができない。なぜなら、この領域は外部から隠されているからである。従って、たとえホストシステムが、アクセス可能なメモリカード内の全てのメモリ領域を消去したとしても、隠されたメモリ領域内のメモリカードには未だにデータが残っている。
図１には、メモリカードを安全に消去するシステム１００のブロック図が示されている。このシステム１００は、図示するように、ホストコンピュータ１０１とメモリカード１０２とを含んでいる。ホストシステム１０１に挿入されたメモリカード１０２を用いて、このシステムは、メモリカード１０２のフラッシュメモリ内のアクセス可能なメモリブロックを、アクセス不可能又は隠されたメモリブロックと同様に消去する。ここで用いられている用語であるフラッシュメモリは、電気的消去可能ＲＯＭ（ＥＥＰＲＯＭ）と称するＥＥＰＲＯＭメモリが、メモリカードのメモリコアのための記憶媒体の好適な実施例である一方、本発明の実施例はまた、その他のタイプのメモリに対しても適用可能である。
ホストコンピュータシステム１０１は、図１に示され説明されるように、共に接続されたマイクロプロセッサ１０４、メインメモリ１０６、ディスプレイコントローラ１０７、ディスプレイデバイス１０８、メモリカードコントローラ１０９、メモリカードコネクタ１１０、ディスクドライブ記憶ユニット１１２、及び入力デバイス１１４を含んでいる。ホストコンピュータシステム１０１のこれら要素は、一つ又は複数のバス１０３を介して互いに通信する。
メモリカード１０２は、図１に示され説明されるように、共に接続されたメモリカードコネクション１２０、コントローラ１２２、及びフラッシュメモリ１２４を含んでいる。メモリカード１０２の一部として含まれるその他の要素が、図２を参照して以下に記載される。
ホストシステム１０１に接続されたメモリカード１０２を用いて、フラッシュメモリ１２４は、一般に、ホストシステム１０１によって、一つ又は複数のメモリのバンク１２６Ａ〜１２６Ｎを持っているとみなされる。各バンク１２６は、一つ又は複数のメモリのブロック１２８Ａ〜１２８Ｍを持つことができる。各ブロックは、一つ又は複数のメモリのページ１３０Ａ〜１３０Ｐを持つことができる。しかしながら、各バンク内には、ホストによる通常のアクセスから隠され、メモリカード１０２によって様々な目的のために使用されるその他のメモリのブロックも存在しうる。
プログラム１０５は、ディスクドライブユニット１１２又はその他の固定記憶装置から読み取られ、ホストコンピュータシステム１０１のメインメモリ１０６に一時的に格納される。このプログラム１０５は、ホストコンピュータによって実行される本発明の一つの実施例を表し、メモリカード１０２からデータを安全に消去する。このプログラム１０５はスタンドアローンであるか、又は例えば、マイクロソフト社のＷｉｎｄｏｗｓ（登録商標）オペレーティングシステム、アップル社のＭａｃｉｎｔｏｓｈオペレーティングシステム、Ｌｉｎｕｘオペレーティングシステムのようなコンピュータ用オペレーティングシステム内のメモリカード用ソフトウェアドライバの一部であっても良い。あるいは、このプログラム１０５は、ソフトウェアアプリケーションの一部でありうる。あるいは、このプログラム１０５の動作は、メモリカードコントローラ１０９又はメモリカード１０２自身のコントローラ１２２のハードウェア又はソフトウェア内に具体化することができる。その場合、本発明のこれら実施例におけるフラッシュメモリを安全に消去するようにプログラム１０５の動作を実行させる特別な命令が与えられる。
図２に示すように、典型的なフラッシュメモリカード１０２’の詳細ブロック図が説明される。このフラッシュメモリカード１０２’は、ハウジング１２５内に収納されたメモリカードコネクション１２０、コントローラ１２２、及びフラッシュメモリコア１２４を含んでいる。フラッシュメモリコア１２４は、一つ又は複数のＥＥＰＲＯＭ集積回路か、又はその他のタイプのメモリ集積回路である。メモリカードコネクション１２０は、プリント回路基板のエッジコネクタのパッドによって形成されうる。すなわち、メモリカードコネクション１２０、コントローラ１２２、及びフラッシュメモリコア１２４は、プリント回路基板に共に搭載され、保護のためにハウジング１２５内に収納される。
また、コントローラ１２２は、一つ又は複数の集積回路から形成されることもできる。このコントローラ１２２は、図２に示され説明されるように、共に接続されたＩ／Ｏドライバインタフェース２０２、カードコントローラ２０４、パワーオン検出器２０６、Ｉ／Ｏメモリインタフェース２０８、及び複数のレジスタ２１０〜２１５を含む。
レジスタ２１０〜２１５は、メモリカードのための規格の一定の仕様を満足するように適用される。本発明の一つの実施例では、メモリカード１０２’は、セキュアデジタル（ＳＤ）メモリカードである。ＳＤメモリカード仕様に従い、レジスタ２１０は、動作条件レジスタ（ＯＣＲ）である。レジスタ２１１は、カード識別番号レジスタ（ＣＩＤ）である。レジスタ２１２は、相対カードアドレスレジスタ（ＲＣＡ）である。レジスタ２１３は、ドライブステージレジスタ（ＤＳＲ）である。レジスタ２１４は、カード特有データレジスタ（ＣＳＤ）である。レジスタ２１５は、セキュアデジタルコンフィギュレーションレジスタ（ＳＣＲ）である。
相対カードアドレスレジスタは、カードのためのローカルシステムアドレスを提供する。これは、メモリカードによって動的に提案され、初期化の間にホストによって承認される。カード識別番号（ＣＩＤ）レジスタは、メモリカードの個々の識別のために相対的にユニークな番号を提供する。ドライバステージレジスタは、カード出力ドライブを構成するために適用される。カード特有データレジスタは、カード動作又は条件についての情報を含む。従って、コンフィギュレーションレジスタは、ＳＤメモリカード特別特性及び機能についての情報を含む。
コントローラ１２２のＩ／Ｏメモリインタフェース２０８は、フラッシュメモリコア１２４を形成する一つ又は複数の集積回路にインタフェースする。コントローラ１２２のＩ／Ｏドライバインタフェース２０２は、電気的なコネクション１２０のパッドを経由してホストコンピュータシステムに対してインタフェースを提供する。
図３に示すように、フラッシュメモリコア１２４とその構造のブロック図が、メモリの各バンク内部の隠されたメモリ領域３００の隠されたメモリブロック、すなわち代替メモリブロック１２８’を説明するために使用される。メモリカードにおけるフラッシュメモリは、メモリにおける一つ又は複数のバンク１２６に形成される。メモリの各バンク１２６は、メモリの複数のブロック１２８，１２８’によって形成される。ブロックのサイズは固定されており、例えば、ブロック毎のバイトの数を示している。
メモリの各バンク１２６内には、隠されたメモリ領域３００と、正常すなわちアクセス可能なメモリ領域３０２とが存在する。正常すなわちアクセス可能なメモリ領域３０２は、ホストシステムを通じてユーザへのアクセスが可能である。正常すなわちアクセス可能なメモリ領域３０２は、ユーザ読み出し／書き込み可能なメモリを含んでいる。更には、ユーザによる複製から守られたデータを備えたメモリを含んでいる。正常すなわちアクセス可能なメモリ領域３０２は、ともにユーザがアクセス可能な「通常領域」と「安全なデータ領域」との両方を含む。正常すなわちアクセス可能なメモリ領域３０２は、ホストシステムによって容易に消去、又は上書きがなされる。隠されたメモリ領域、すなわち領域３００は、（例えば、パスワード、システム設定等のような）メモリカードシステムのために使用されるメモリと、データをメモリカードに書き込むために使用される代替メモリとを含んでいる。これらは共にユーザに対してアクセス可能ではない。隠されたメモリ領域すなわち領域３００は、「システム領域」と「隠された領域」との両方を含む。
メモリの各ブロック１２８，１２８’は、メモリの複数のページ１３０を持っている。メモリのページ１３０は、通常の読み書き動作が行われるメモリの最小単位である。メモリのページ１３０は、一般に、１０２４ワード又はバイトのデータをアドレスする。１バイトは一般に、８ビットのデータであるが、他のビット幅であるかもしれない。
本発明の実施例では、メモリのブロックは、隠されたメモリ領域３００を含むフラッシュメモリを安全に消去するための一つの消去／上書き動作を実行するために使用されるメモリのアクセス単位である。メモリのブロックが、ここで開示された本発明の実施例で説明され記述されたメモリの単位サイズである一方、本発明の実施例は、メモリのその他の単位サイズにも容易に拡張されうる。
例えば代替ブロック１２８’のような一つ又は複数のメモリのブロックは、バンク内部の隠されたメモリ領域３００として使用される。メモリのその他のブロック１２８は、アクセス可能な、すなわち可視メモリ領域３０２を提供する。内部の隠されたメモリ領域は、ホストシステムから隠されており、ユーザは直接アクセスできない。すなわち、ホストコンピュータシステム１０１は、代替ブロック１２８’に直接アクセスできない。用語「代替ブロック」１２８’はまたここでは「隠されたブロック」１２８’とも称することができることを留意されたい。
隠されたブロック、すなわち代替ブロック１２８’として選択されるメモリブロックは、特定の物理アドレス空間に固定されない。すなわち、隠されたブロック、すなわち代替ブロック１２８’は、書き込み又は消去動作によって、物理アドレス空間内で一つの物理ブロックから別の物理ブロックへと移動する。なぜそうであるかを理解するために、ＥＥＰＲＯＭメモリに対してなされる消去及び書き込みサイクル数に限界がある。コントローラ１２２は、メモリカード内のメモリ容量の寿命を延長できるように、隠されたブロック、すなわち代替ブロック１２８’を使用して、メモリコア全体にわたった消去及び書き込みサイクルの数を増やす。
代替ブロック１２８’は、ホストコンピュータシステムから隠されているので、そこに存在するデータを直接的に削除又は消去することはできない。ホストコンピュータが、アクセス可能領域３０２のブロック１２８内の全てのデータを直接的に削除又は消去できる一方、内部の隠されたメモリ領域、すなわちアクセス不可能な領域３００の代替ブロック１２８’に格納されたデータが未だに存在する。メモリカード内のデータの安全な消去を本当に行うために、内部の隠されたメモリ領域、すなわちアクセス不可能な領域３００内のデータはまた、本発明の実施例によって削除又は消去される。
本発明の実施例は、データのページがメモリカード内のメモリのブロックに書き込まれており、フラッシュメモリ内でどれだけのメモリが直ちに消去されるかという方式に基づいている。フラッシュメモリは、データのページが、ブロックに直接書き込まれないようにする。コントローラはまず、そこにデータを書き込む前に特定の領域を含むメモリのブロックを消去する。フラッシュメモリ内で直ちに消去されるメモリの最小量は、メモリのブロックであり、メモリのページではない。例えば、図４（ａ）〜（ｄ）のブロック１２８Ａ〜１２８Ｂで示すように、メモリの各ブロック内に４ページあると仮定する。
図４（ａ）に示すように、データはメモリブロックＡ １２８Ａのページ２に上書きされると仮定する。フラッシュメモリカードは、以下に示す動作を内部で実行する。
（１）新たなブロックの割り当て。
メモリカードは、新たなブロックであるブロックＢ １２８Ｂを割り当てる。これは未使用の隠されたブロック１２８’のうちの一つである。ブロック１２８’は、与えられたバンク内部の隠されたメモリ領域３００内にあり、ホストから隠されている。
（２）移動前。
修正されておらず、修正されたページ上に配置されたページについて、ブロックＡ １２８Ａからのオリジナルページを、ブロックＢ １２８Ｂ内の同じページ位置にコピーされたい。この例では、ページ２は、ブロック１２８Ａに格納されたターゲットデータを用いて修正されたページである。従って、図４（ａ）に示すように、ブロックＡ １２８Ａのページ１データがコピーされ、ブロックＢ １２８Ｂのページ１に移動／書き込みされる。
（３）ターゲットデータの書き込み。
ページ２はターゲットデータによって修正されたページであるので、図４（ｂ）に示すように、このターゲットデータは、ブロックＢ １２８Ｂのページ２に書き込まれる。
（４）移動後。
修正されておらず、修正されたページ上に配置されたページについて、ブロックＡ １２８Ａからのオリジナルページを、ブロックＢ １２８Ｂ内の同じページ位置にコピーされたい。前に述べたように、ページ２は、この例では、ターゲットデータを用いて修正されたページである。
従って、この例では、図４（ｃ）に示すように、ブロックＡ １２８Ａのページ３及びページ４のデータがコピーされ、ブロックＢ １２８Ｂのページ３及びページ４にそれぞれ移動／書き込みがなされる。
（５）古いブロックの解放。
ブロックＡ １２８Ａはまず、データを格納し、アクセス可能なメモリ領域３０２の一部である一方、関連する論理アドレスＸを持つ。しかしながら、ページ２を除くブロックＡのオリジナルデータを保持しているブロックＢ １２８Ｂによって、ブロックＡ １２８Ａと論理アドレスＸとの間の関係を壊すことができる。その後、ブロックＢ １２８Ｂと論理アドレスＸとの間の新たな関係が、ブロックＢ １２８Ｂと論理アドレスＸとによってなされる。ブロックＡ １２８Ａは、論理アドレス関連からフリーであり、破棄されて、内部の代替領域３００内で隠されたブロックすなわち代替ブロック１２８’の隠されたブロックすなわち代替ブロック１２８Ａ’となることができる。これによって既存のデータを保持する。
図５に示すように、フラッシュメモリ１２４の物理構造は、一つ又は複数のＥＥＰＲＯＭメモリセルの物理構造に部分的に基づいている。フラッシュメモリ１２４の設計において、ＥＥＰＲＯＭメモリセルは、物理アドレス構造で配列される。これによって、メモリのバンク１２６は、メモリのブロック１２８，１２８’から形成され、ブロックはメモリのページから形成されるようになる。隠されたメモリ領域３００内のメモリの隠されたブロック、すなわち代替ブロック１２８’を提供するために、メモリカード内のフラッシュメモリの物理アドレス空間と、論理アドレス空間との間に１対１の対応は無い。メモリの各バンク１２６は、一つ又は複数の代替ブロック１２８’を持っている。用語「代替ブロック」１２８’はまたここでは「隠されたブロック」１２８’としても称することができることを留意されたい。内部の隠された領域３００は、各メモリバンク１２６の一つ又は複数の代替ブロック１２８’である。隠された領域３００内の代替ブロック１２８’は、メモリの連続的な物理ブロックではないが、物理アドレス空間にわたって広がる。図５の両矢印によって示されるように、現在使用可能なアクセス可能なブロック１２８は、別の時間ポイントにおいては、代替ブロック１２８’として指定される。同様に、現在の代替ブロック１２８’は、別の時間ポイントにおいては、使用可能なアクセス可能なブロック１２８として指定される。すなわち、メモリブロックは、内部の隠された領域３００及びアクセス可能なメモリ領域３０２内に存在していることから、前後に入れ替わる。
例えば、現在の半導体技術に基づき、一つのバンクの最小サイズは１６メガバイト（ＭＢ）である。例えば、メモリカードの全体容量が６４ＭＢであれば、このカード内のフラッシュメモリは、それぞれが１６ＭＢの４つのバンクの構成となろう。技術がメモリセルの製造プロセスと設計とを改善すると、一つのバンクのサイズが３２ＭＢ、６４ＭＢ、あるいはそれ以上に増加し、メモリカードの合計容量を増やすことができる。
前に説明したように、代替ブロック１２８’は、フラッシュメモリにおける書き込み／消去の動作毎に使用される。メモリのブロックが戻され、内部の隠されたメモリ領域になると、ブロックに格納されたデータが保持される。代替ブロック内のデータを消去するために、まず各バンク内のアクセス可能なメモリブロックの全てを消去し、次に、隠されたメモリの代替ブロックに格納された各バンクに無効データを書き込む。
本発明の実施例では、これを遂行するために以下に示す基本ステップが行われる。
（０）ホストによってアクセス可能な全てのアクセス可能メモリ領域の削除、消去、又は初期化を行う。
（１）カードの合計メモリ容量に基づいてバンクの合計数の決定又は仮定を行う。
（２）各バンクのための代替ブロックの合計サイズを計算する。
（３）一つのブロックのサイズを計算する。
（４）各バンクについて、同一の論理アドレスに対する無効データの消去又は書き込みを行う。書き込み動作のサイズは、ステップ３で計算されたブロックサイズと同じである。
（５）データの合計数が各バンク内の合計代替ブロックサイズに等しくなるまでステップ４を繰り返す。
（６）メモリカード内の全てのバンクについてステップ４とステップ５とを繰り返す。
例えば、図６（ａ）に示すように、四つの１６ＭＢバンク６２６を備えたメモリ６２４を持つ６４ＭＢ ＳＤメモリカードを考える。各バンク６２６は、メモリの複数のブロック６２８と、一つ又は複数の代替ブロック６２８’とを含む。一つ又は複数のブロック６２８’は、各メモリバンク６２６の内部の隠された領域６００を形成する。複数のブロック６２８は、アクセス可能なメモリ領域６０２を形成する。代替ブロック６２８’は、内部の隠された領域６００と、アクセス可能なメモリ領域６０２との間にある他のブロック６２８と交換する。すなわち、隠された領域６００内のブロック６２８’は、連続したブロックではないが、物理アドレス空間にわたって広がっている。
図６（ａ）〜図６（ｃ）、及び図７〜図１０に関連して、以下に示す詳細ステップが実行され（全てが要求される訳ではないが）、内部の隠された、すなわちアクセス不可能なメモリ領域６００の代替ブロック６２８’からのデータが削除又は消去される。
図７〜図１０は、図６（ａ）〜図６（ｃ）の例のメモリブロック図に対応するフローチャートを示す。このソフトウェアフローチャートは、開始ボックス７００で始まる。
ブロック７０２では、ステップ０が実行される。ここでは、ホストに直接アクセス可能なアクセス可能なメモリ領域６０２の全てが消去、削除、すなわち再フォーマット／初期化される。このステップであるステップ（０）は、図示するように開始時に実行されるか、あるいは、ステップ（８）の後であって、ブロック９２４における終了の直前に実行される。
アクセス可能なメモリ領域６０２は、アクセス可能なメモリ位置を物理的に消去する命令によって直ちに全てが消去される。さもなければ、一連の書き込み命令を実行することによって、無効なデータが、アクセス可能なメモリ位置に書き込まれる。この無効なデータは、例えば、”０×ＦＦ”（ＦＦ １６進数＝１１１１１１１１）のような全て１、全て０ ０Ｘ００（００ １６進数＝００００００００）、又は１と０（０１０１０１０又は１０１０１０１０）或いは１と０とのランダムパターンである。いずれにせよ、このデータは意味が無く、メモリカードに書き込まれ、メモリ位置を上書きする。
ブロック７０４とブロック７０６では、ステップ１が実行される。
ブロック７０４では、隠されたメモリの代替ブロックを含む利用可能なメモリの合計量が、以下に示す式（１Ａ）によって示されるように可変なTotalMemoryCapacity（ＴＭＣ）６３０に書き込まれる。代替ブロックを含む合計メモリ量は、通常、その製造者によって提供され、メモリカードのハウジング１２５の表面にリストされているメモリカードの指定されたサイズである。
TotalMemoryCapacity←代替ブロックを含む合計メモリ量・・・・・（１Ａ）
ブロック７０６では、メモリの一つのバンク内のメモリのサイズ（BankSize ６３２）が決定又は仮定される。図８のフローチャートは、BankSizeがどのようにして決定されるかを説明している。図８に示すように、ブロック８００では、TotalMemoryCapacityが５１２ＭＢ以下であるかが判定される。もしも「Ｙｅｓ」であれば、ブロック８０８にジャンプする。ブロック８００において「Ｎｏ」であれば、ソフトウェアは、ブロック８０２に進む。
ブロック８０８では、５１２ＭＢ以下のメモリ容量をもつメモリカードを形成するために使用されるフラッシュメモリ構成であることから、BankSizeが１６ＭＢに設定される。
ブロック８０２では、TotalMemoryCapacityが２ギガバイト（ＧＢ）（２０４８ＭＢと等しい）以下であるかが判定される。もしも「Ｙｅｓ」であれば、ブロック８０６にジャンプする。ブロック８００において「Ｎｏ」であれば、このソフトウェアはブロック８０４に進む。
ブロック８０４では、２ＧＢを超えるメモリ容量をもつメモリカードを形成するために使用されるフラッシュメモリ構成であることから、BankSizeが６４ＭＢに設定される。
ブロック８０６では、２ＧＢ以下であって５１２ＭＢを超えるメモリ容量とをもつメモリカードを形成するために使用されるフラッシュメモリ構成であることから、BankSizeが３２ＭＢに設定される。
ブロック８１０では、BankSizeが決定され、ソフトウェアがブロック７０６に戻り、図７に示すようにブロック７０８に進む。
再び図７に示すように、ブロック７０８では、以下の式（１Ｂ）に示すように、TotalMemoryCapacityをBankSizeで除することによって、メモリカード内のバンクの合計数（TotalNumberBanks ＴＮＢ）が決定される。
TotalNumberBanks＝TotalMemoryCapacity／BankSize・・・（１Ｂ）
例えば、図６（ａ）に示すように、四つのメモリバンク６２６において、各バンクのサイズは１６ＭＢであると仮定する。すなわち、以下の式（１Ｃ）に示すように、BankSizeは１６ＭＢである。
BankSize＝１６ＭＢ・・・（１Ｃ）
従って、以下の式（１Ｄ）に示すようにして、TotalNumberBanksが計算される。
TotalNumberBanks＝６４ＭＢ／１６ＭＢ＝４・・・（１Ｄ）
ブロック７１０，７１２，７１４では、ステップ２が実行される。ここでは、フラッシュメモリコアの内部に隠されたメモリ領域の合計量（すなわち、合計代替メモリ容量）が計算される。
フラッシュメモリコアの内部の隠されたメモリ領域の合計量を決定するために、メモリカード内のアクセス可能なメモリの量（すなわち、隠されたメモリを含まないユーザデータ容量UserDataCapacity）が、メモリカードの合計メモリ容量（すなわち、隠されたメモリの量を含むTotalMemoryCapacity）から減じられる。UserDataCapacityは、メモリカード内のレジスタ設定から決定することができる。ＳＤメモリカードについて、UserDataCapacityは、ＳＤメモリカードのＣＳＤレジスタ２１４に格納されたレジスタ情報から計算される。
ブロック７１０では、C_SIZEとC_SIZE_MULT、READ_BL_LENがメモリカード１０２のＣＳＤレジスタ２１４から読み取られる。
ブロック７１２では、ブロック７１０によってＣＳＤレジスタ２１４から取得された情報を用いて、以下に示す式（２Ａ）によってUserDataCapacityが計算される。
Figure 2005327296
ここで、BLOCKNRは、以下に示す式（２Ｂ）及び式（２Ｃ）から計算され、BLOCK_LENは、以下に示す式（２Ｄ）から計算される。
Figure 2005327296
Figure 2005327296
Figure 2005327296
例えば、上記で議論したように、我々は、図６（ａ）〜図６（ｃ）に示すメモリカードの合計メモリ容量は、６７，１０８，８６４バイトに等しい６４メガバイト（６４ＭＢ）であると仮定した。ここで更に、各レジスタ値C_SIZEとC_SIZE_MULT、READ_BL_LENがＣＳＤレジスタから、C_SIZE＝０×０Ｆ２７、又は０Ｆ２７ １６進数、又は３８７９ １０進数、C_SIZE_MULT＝３、及びREAD_BL_LEN＝９、として読み出されるものと仮定する。いずれにせよ、UserDataCapacityは、以下のように計算される。
Figure 2005327296
ブロック７１４では、全てのバンクからの代替ブロックの合計代替メモリ容量（ＴＳＭＣ）が、以下に示す式（２Ｅ）を用いて計算される。
Figure 2005327296
典型的な６４ＭＢメモリカードを用いて計算された値を代入することによって、TotalSpareMemoryCapacityが以下のように計算される。
Figure 2005327296
TotalSpareMemoryCapacityの値は、内部に隠された領域の正確な合計数になるとは限らないことに留意されたい。なぜなら、この値は、もしあれば、システムメモリ領域及び保護メモリ領域として使用することが可能なメモリを含むからである。しかしながら、この値は、代替ブロックの合計数によって提供された合計代替メモリ容量、又は内部に隠された合計領域の最大値を表す。
ブロック７１６では、バンク毎の内部に隠されたメモリサイズ（ＨＭＳＢ ６３２）のサイズと、バンク内のブロック１２８，１２８’のサイズ（BlockSize ６３４）とを計算するためにステップ３が実行される。バンク毎の隠されたメモリサイズ（ＨＭＳＢ ６３２）は、以下に示す式（３）に従って合計代替メモリ容量（ＴＳＭＣ）を合計バンク数（ＴＮＢ）で除することによって計算される。
HiddenMemorySizePerBank＝TotalSpareMemoryCapacity/TotalNumberBanks・・・・（３）
図６（ａ）〜図６（ｃ）の例を用いて続けると、合計して四つのバンクが存在し、合計代替メモリ容量は３５３８９４４バイトと計算された。これらの数を式（３Ａ）に入力することによって、我々は、以下に示すようにバンク毎の隠されたメモリサイズＨＭＳＢ６３２を決定することができる。
Figure 2005327296
ブロック７１８及びブロック７２０では、ステップ４が実行され、バンク内のブロック１２８，１２８’のサイズ（BlockSize ６３４）が計算される。ＳＤメモリカードについて、BlockSize６３４は、ＳＤメモリカードのＣＳＤレジスタ２１４に格納されたレジスタ情報から計算される。
ブロック７１８では、WRITE_BL_LENとSECTOR_SIZEとがメモリカード１０２のＣＳＤレジスタ２１４から読み取られる。BlockSize６３４は、ＣＳＤレジスタ内に定義されたSECTOR_SIZEとWRITE_BL_LENとから計算される。
ブロック７２０では、以下に示す式（４）に従って一つのブロック１２８，１２８’のサイズ(BlockSize ６３４）が計算される。
Figure 2005327296
図６（ａ）〜図６（ｃ）の典型的な６４ＭＢメモリカードについて、SECTOR_SIZEは、０×２０、２０ １６進数、又は３２ １０進数として読まれ、WRITE_BL_LENは、１０進数の９の値を持つREAD_BL_LENに等しく読み出されると仮定する。
Figure 2005327296
これらの値を式（４）に代入することによって、BlockSizeが以下のように計算される。
Figure 2005327296
これらの値を決定した後、アクセス不可能な、すなわち隠されたメモリは、図９のフローチャートに示す複数書き込み動作によってメモリ位置を上書きするために無効なデータを用いて安全に消去される。あるいは、図１０のフローチャートに示す複数消去動作を用いてメモリ位置を消去することによって、安全に消去することができる。
複数書き込み動作を用いてメモリカード内のデータを安全に消去する図９を参照する。
ブロック９０２では、ステップ５が実行され、メモリの代替ブロック１２８’を上書きするために、無効なデータを、各バンクの一つのブロックに書き込む回数が決定される。無効なデータを書き込む回数は、バンク毎の代替ブロックの数（NumberSpareBlocksBank、ＮＳＢＢ ６３６）と同じである。それぞれの場合において、バンク毎の代替ブロックの数（NumberSpareBlocksBank、ＮＳＢＢ ６３６）は、以下に示す（５）式を使って計算されるように、バンク毎の隠されたメモリサイズ（HiddenMemorySizePerBank）をBlockSizeで除することによって決定される。
NumberSpareBlocksBank＝HiddenMemorySizePerBank/BlockSize・・・（５）
HiddenMemorySizePerBank ＨＭＳＢ ６３２とBlockSize６３４との計算は、図７を参照して以前に議論した。
図６（ａ）〜図６（ｃ）の例を用いて続けると、HiddenMemorySizePerBankは、８８４５７３６バイトであり、BlockSizeが１６３８４バイトであると以前に決定された。これらの値を式（５）に代入することによって、我々は以下を得る。
Figure 2005327296
従って、代替ブロック６２８’を含むメモリ６２４のバンク６２６を安全に消去するために、無効なデータの５４ブロックが、与えられたバンク内で同一の論理アドレスに書き込まれるべきである。
図９のフローチャートでは、一対のループが設定されている。一つのループは、与えられたバンクにデータを書き込むためのものであり、別のループは、バンクからバンクへ移動するためのものである。
ブロック９０４では、変数”ｊ”が１に初期化される。
ブロック９０６では、ｊが合計バンク数TotalNumberBanks（ＴＮＢ）よりも大きいか否かが判定される。もしも大きければ、ルーチンはブロック９２４にジャンプし、終了する。
もしも大きくなければ、ルーチンはブロック９０８にジャンプする。
ブロック９０８では、変数”ｉ”が１に記される。
ブロック９１０では、論理アドレスが決定され、与えられたバンクｊ、ここでｊは変数、に無効なデータを繰り返し書き込むように決定される。バンク毎のユーザアクセス可能なメモリブロックの数（バンク毎のブロック数（NumberBlocksBank）は、まず、バンク毎のメモリ量（BankSize）からバンク毎の隠されたメモリ量（HiddenMemorySizePerBank）を減じ、更に、この結果を、ブロック毎のメモリ量（BlockSize）で除することによって決定される。各バンクｊについて、ｊはインクリメントされる。従って、変数ｊは、あるバンクから別のバンクへとNumberBlocksBankによって論理アドレスをインクリメントする。この論理アドレスは、変数ｎの選択によるBlockSizesの数によって与えられたバンクｊ内でオフセットされる。この変数ｎは、０から（NumberBlocksBank−１）の範囲までのインクリメントによって変わりうる。
ブロック９１２では、”ｉ”がバンク毎の代替ブロックの数NumberSpareBlocksBank（ＮＳＢＢ）よりも大きいか否かが判定される。もしも大きければ、このルーチンはブロック９２２にジャンプする。もしも大きくなければ、このルーチンはブロック９１４にジャンプする。
ブロック９２２では、変数ｊが、１ずつインクリメントされる。これは、メモリの新たなバンクが処理され、このルーチンがブロック９０６に戻ることを示している。
ブロック９１４では、ステップ６が実行され、無効なデータ（すなわち、消去データ）がバンクｊ内の同一の論理アドレスに書き込まれる。この書き込み動作中に書き込まれる無効なデータのサイズは、ブロック７２０においてステップ４で以前に計算されたブロックのサイズ（BlockSize）と同じである。
複数書き込み命令（ＣＭＤ ２５）がこの論理アドレスに対するＳＤメモリカードに発行される。
例えば、このアドレスが、メモリの第一のバンクに無効なデータを書き込むために使用されると仮定すると、論理アドレスは、０×００００００００から（０×００ＣＡ００００−BlockSize）に設定された範囲にある。表記”０×”は、１６進数に従う数を示す。
BlockSizeは、以前に16384バイトに決定された。このBlockSizeをこの範囲に代入することによって、我々は、０×００００００００から０×００Ｃ９Ｃ０００となる実際の論理アドレス範囲を知る。
無効なデータを書き込むために選択された論理アドレスは、ブロック７２０においてステップ４で決定されたBlockSizeを用いることによって、好適にはメモリのブロックと一列になっている。
例えば、無効なデータは、“０×ＦＦ”、ＦＦ １６進数、又は１１１１１１１１ １０進数のデータパターンであり、メモリカード内の第一のバンクについて論理アドレス“０×００８０００００”において、メモリカードに書き込まれる。
ブロック９１５では、BlockSizeの無効なデータ（すなわち、消去／削除データ）が、メモリカードに送られ、選択された論理アドレスにおいて書き込みが開始される。この無効データは、例えば全て１、全て０、１と０とを交互に、１と０とのランダムのように意味を持たないデータのパターンである。
ブロック９１６では、選択された論理アドレスを使って一つのブロックに無効データを書き込んだ後、複数の書き込み動作を停止するための停止命令（ＣＭＤ １２）が発行される。
ブロック９２０では、変数ｉが、１ずつインクリメントされる。これは、新たなブロックが処理され、このルーチンがブロック９１２に戻ることを示している。
複数書き込み動作を使ってデータを上書きする代わりに、複数の消去動作を使用してデータをクリアすることが可能である。この場合、最初の書き込みブロック設定命令が発行され、消去命令（ＣＭＤ ３２）もまた発行される。次に、最後の書き込みブロック設定命令が発行され（ＣＭＤ ３３）、その後、消去命令（ＣＭＤ ３８）が発行される。これは、図１０のフローチャートを参照して以下に説明される。ブロック９１４，９１５，９１６は、ステップ７として、バンク毎の代替ブロックの数（NumberSpareBlocksBank）について繰り返される。すなわち、ブロック９１４，９１５，９１６のステップ６は、バンク毎の代替ブロックの数（NumberSpareBlocksBank）について繰り返される。このようにして、初期代替ブロックはアクセス可能なメモリ領域に確実にスワップアウトされる。これによって、代替ブロックが上書きされることが可能となる。
引き続く例では、NumberSpareBlocksBankは５４であった。従って、ブロック９１４，９１５，９１６は、５４回繰り返される。
ブロック９１４，９１５，９１６を含むループと連携しているブロック９１０は、各バンクについて、ステップ８としてバンクの合計数（TotalNumberBanks）繰り返される。すなわち、ステップ６及びステップ７は、ブロック７０８で以前に計算されたバンクの合計数繰り返される。バンクの開始論理アドレスは、内部の隠されたメモリ領域を消去／上書きするためにあるバンクから別のバンクに移動する場合、ブロック９１０で変えられる。図６（ａ）〜図６（ｃ）の例を用いて続けると、バンクの合計数（TotalNumberBanks）は４と計算された。第一のバンクアドレスは“０×００８０００００”又は００８０００００ １６進数であった。これは、複数の書き込み動作を発行するために使用される。
以下のアドレスは、以下のような残りのバンクのためのブロックと並列している複数の書き込み動作を発行するために使用される。
第２のバンク：“０×０１８０００００”又は０１８０００００ １６進数。
第３のバンク：“０×０２８０００００”又は０２８０００００ １６進数。
第４のバンク：“０×０３８０００００”又は０３８０００００ １６進数。
前に議論したように、ブロック７０２のステップ０は、図示され記述されたように、開始時の代わりにステップ８の後に実行される。すなわち、ブロック７０２の機能は、ブロック９２４における終了に先立つように移動される。
図１０に示すように、複数の書き込み動作を使ってデータを上書きする代わりに、複数の消去動作が使用され、メモリコアからのデータがクリアされる。図１０のフローチャートは、同一の参照符番（９０２，９０４，９０６，９０８，９１２，９２０，９２２，９２４）を用いた類似要素を有しており、図９のフローチャートと幾分同様である。図１０におけるこれら類似要素の機能は、図９を参照して詳細に記載されているので、簡略化の理由でここでは繰り返さない。しかしながら、図１０において参照番号１０１０，１０１４，１０１６，１０１８を持つブロックは、図９のものとは異なる。図１０のフローチャートは、図９のフローチャートのように一対のループを示している。一つのループは、代替ブロックの数用であり、別のループは、メモリカードのコアメモリ内のバンクの数用である。それぞれのループの条件は、ループ内で連続すること、又は異なるブロックにジャンプすること、又はこのソフトウェアルーチンを終了させることについて類似している。
ブロック９１０と異なるブロック１０１０では、論理開始アドレス（LogicalStartAddress）がブロック９１０同様に選択される。更にブロック１０１０は、メモリの一つのブロックのBlockSizeを、論理開始アドレス（LogicalStartAddress）に加えることによって、論理終了アドレス（LogicalEndAddress）を計算する。
ブロック１０１４では、最初の書込ブロック設定命令（ＣＭＤ ３２）がＳＤメモリカードに発行され、与えられたバンクｊで消去されたブロックの論理開始アドレスが設定される。
ブロック１０１６では、最後の書込ブロック設定命令（ＣＭＤ ３３）がＳＤメモリカードに発行され、与えられたバンクｊで消去されたブロックの論理終了アドレスが設定される。
ブロック１０１８では、消去命令（ＣＭＤ ３８）がＳＤメモリカードに発行され、論理開始アドレス及び論理終了アドレスによって選択された全ての領域（すなわちブロック）が消去される。ブロック１０１４，１０１６，１０１８は、各バンクに存在する代替ブロックの合計数にわたってループ内で繰り返される。ブロック１０１０は、このメモリコア内のバンクからバンクへと処理が進むと、バンクの合計数にわたってループ内で繰り返される。
ソフトウェアで実施される場合には、本発明の実施例の要素は、本質的に、必要なタスクを実行するためのコードセグメントである。このプログラム又はコードセグメントは、プロセッサ読取可能媒体に格納することができる。あるいは、送信媒体又は通信リンクを介して搬送波内に具体化されたコンピュータデータ信号によって送信することができる。この「プロセッサ読取可能媒体」は、例えば磁気、光、電子、及び電磁による媒体のような情報を格納又は転送することが可能な任意の媒体を含みうる。このプロセッサ読取可能媒体の例は、電子回路、半導体メモリーデバイス、読取専用メモリ（ＲＯＭ）、フラッシュメモリ（ＥＥＰＲＯＭ）、消去可能ＲＯＭ（ＥＲＯＭ）、電気的にプログラム可能なＲＯＭ（ＥＰＲＯＭ）、フロッピー（登録商標）ディスク、コンパクトディスクリードオンリーメモリ（ＣＤＲＯＭ）、光ディスク、ハードディスク、ファイバ光媒体、無線周波数（ＲＦ）リンク等を含む。コンピュータデータ信号は、例えば、電子ネットワークチャンネル、光ファイバ、空気、電磁波、ＲＦリンク等の送信媒体を介して伝播可能な任意の信号である。コードセグメントは、例えばインターネットやイントラネットなどのコンピュータネットワークを経由してダウンロードされる。
ある典型的な実施例が説明され、更に添付図面を用いて示される一方、これら実施例は単なる説明用のものであり、一般的な発明について制限的であることはないことと、本発明は図示された記載された特定の構成及び配置に限定されるものではないこととが理解されるべきである。例えば、コンピュータシステムを含むシステムにおける本発明の一つの実施例が示され説明されたが、本発明は、例えばデジタルスチルカメラ、デジタルビデオカメラ、デジタルオーディオプレーヤ、携帯電話、電子ブック、及び／又は電子辞書等のような他の種類の電子デバイスにも具体化されうる。
しかしながら、種々の部分変形や変更が、特許請求の範囲に記載された本発明の広範な精神及び範囲から逸脱することなくなされうることが明らかになろう。従って、明細書及び図面は、限定的な認識ではなく、実例として考慮されるべきである。
図１は、メモリカードからデータを安全に消去するシステムの典型的なブロック図である。 図２は、メモリカードのより詳細なブロック図である。 図３は、フラッシュメモリコアのメモリ階層を説明する典型的なブロック図である。 図４は、新たなデータページをページブロックに書き込む典型的な動作を説明する図である。 図５は、メモリのバンク内のメモリの隠された代替ブロックと、ユーザアクセス可能なブロックとの間の論理的な違いを説明するためのフラッシュメモリコアとその階層レベルとの典型的な図である。 図６は、各バンク内のメモリの隠された代替ブロックをどのように消去又は上書きするかを決定するために行われた計算を説明するための６４メガバイトフラッシュメモリコアとその階層レベルの典型的な図である。 図７は、安全にメモリカードを消去するソフトウェアルーチンの第一の典型的な部位のフローチャートである。 図８は、安全にメモリカードを消去するソフトウェアルーチンの第二の典型的な部位のフローチャートである。 図９は、複数の書込動作を使ってメモリカードの各バンク内のメモリの隠された代替ブロックを安全に上書きするソフトウェアルーチンの第三の典型的な部位のフローチャートである。 図１０は、複数の消去動作を使ってメモリカードの各バンク内のメモリの隠された代替ブロックを安全に消去するソフトウェアルーチンの第三の典型的な部位の別のフローチャートである。

Claims (36)

  1. メモリカードを安全に消去する方法であって、
    前記メモリカードの記憶媒体内に隠されたメモリ領域のサイズを決定することと、
    前記隠されたメモリ領域に格納されたデータのブロックを消去する第一の命令を発行することと、
    前記隠されたメモリ領域のサイズに応じて、データのブロックを消去する前記第一の命令を発行することを繰り返すこととを備える。
  2. 請求項１に記載の方法において、
    前記データのブロックを消去するように発行された前記命令は、フラッシュメモリセルを消去する消去命令である。
  3. 請求項１に記載の方法において、
    前記データのブロックを消去するように発行された前記命令は、フラッシュメモリセルに格納されたデータをデータパターンを用いて上書きする書込命令である。
  4. 請求項１に記載の方法において、
    前記データパターンは、ランダムデータパターン、全て０のデータパターン、全て１のデータパターン、１と０との交互によるデータパターンのうちの一つである。
  5. 請求項１に記載の方法において、
    前記メモリカードの記憶媒体内のアクセス可能なメモリ領域を消去する第二の命令を発行することを更に備える。
  6. 請求項５に記載の方法において、
    前記第二の命令は、前記第一の命令の発行前に発行される。
  7. 請求項５に記載の方法において、
    前記第一の命令は、前記第二の命令の発行前に発行される。
  8. 請求項１に記載の方法において、
    前記メモリカードはセキュアデジタルメモリカードであり、
    前記記憶媒体は、複数の電気的に消去可能なプログラマブルリードオンリーメモリセルである。
  9. 請求項１に記載の方法において、
    前記メモリカードの記憶媒体内に隠されたメモリ領域のサイズを決定することは、メモリのバンク内のメモリブロックのサイズを決定することを含む。
  10. 請求項９に記載の方法において、
    前記メモリカードの記憶媒体内に隠されたメモリ領域のサイズを決定することは、ユーザデータ容量を決定することと、前記メモリカードの合計メモリ容量から前記ユーザデータ容量を引き、前記隠されたメモリ領域の容量を決定することとを更に含む。
  11. 請求項１０に記載の方法において、
    前記メモリカードの記憶媒体内に隠されたメモリ領域のサイズを決定することは、前記隠されたメモリ領域の容量を、前記メモリのブロックのサイズで除することによって、前記隠されたメモリ領域内のブロックの数を決定することを更に含む。
  12. 請求項１に記載の方法において、
    前記第一の命令は、前記隠されたメモリ領域に格納された一つ又は複数のデータのバイトを消去するように、ホストシステムによって前記メモリカードに発行される。
  13. メモリカードを安全に消去する方法であって、
    前記メモリカード内のメモリバンクの数を決定することと、
    各メモリバンク内のメモリのブロックのサイズを決定することと、
    各メモリバンクのアクセス不可能な領域内のメモリの隠された代替ブロックの数を決定することと、
    各メモリバンクのアクセス不可能な領域内のメモリの隠された代替ブロックの数まで、各メモリバンク内のメモリのブロックを繰り返し消去することとを備える。
  14. 請求項１３に記載の方法において、
    各メモリバンクのアクセス不可能な領域内のメモリのブロックを消去する
    ことを更に備える。
  15. メモリカードを安全に消去する方法であって、
    前記メモリカード内のメモリバンクの数を決定することと、
    各メモリバンク内のメモリのブロックのサイズを決定することと、
    各メモリバンクのアクセス不可能な領域内のメモリの隠された代替ブロックの数を決定することと、
    各メモリバンクのアクセス不可能な領域内のメモリの隠された代替ブロックの数まで、メモリのブロックを、各メモリバンク内のデータパターンを用いて繰り返し上書きすることとを備える。
  16. 請求項１３に記載の方法において、
    各メモリバンクのアクセス不可能な領域内のデータパターンを用いてメモリのブロックを上書きすることを更に備える。
  17. 請求項１６に記載の方法において、
    前記データパターンは、ランダムデータパターン、全て０のデータパターン、全て１のデータパターン、１と０との交互によるデータパターン、及びランダムデータパターンのうちの一つである。
  18. メモリカードを安全に消去する装置であって、
    前記メモリカードの記憶媒体の各バンク内に隠されたメモリ領域の代替ブロックの数を決定する決定手段と、
    各バンクのアクセス可能なメモリ領域に格納された全てのデータブロックを消去する第一の命令を生成する第一の命令生成手段と、
    各バンク内の隠されたメモリ領域の代替ブロックに格納されたデータブロックを消去する第二の命令を生成する第二の命令生成手段とを備え、
    前記第二の命令生成手段は、各バンク内の代替ブロックの数に応じて、前記第二の命令を繰り返し生成する。
  19. 請求項１８に記載の装置において、
    前記第一の命令は、全てのデータブロックをデータパターンを用いて上書きし、
    前記第二の命令は、各代替ブロックに格納された各データブロックを前記データパターンを用いて上書きし、
    前記データパターンは、ランダムデータパターン、全て０のデータパターン、全て１のデータパターン、１と０との交互によるデータパターン、及びランダムデータパターンのうちの一つである。
  20. 請求項１８に記載の装置において、
    前記第一の命令は、消去命令を用いて全てのデータブロックを消去し、
    前記第二の命令は、消去命令を用いて、各代替ブロックに格納された各データブロックを消去する。
  21. コンピュータプログラム製品であって、
    プロセッサ読取可能記憶媒体と、
    前記プロセッサ読取可能記憶媒体に記録され、前記メモリカード内の各メモリバンクの隠されたメモリ領域内の代替ブロックの数を決定するプログラムコードと、
    前記プロセッサ読取可能記憶媒体に記録され、各メモリバンクの隠されたメモリ領域内の代替ブロックの数に応じて、各メモリバンクの隠されたメモリ領域の代替ブロックに格納されたデータブロックを消去する第一の命令を生成するプログラムコードと、
    前記プロセッサ読取可能記憶媒体に記録され、各メモリバンクのアクセス可能なメモリ領域内のデータブロックを消去する第二の命令を生成するプログラムコードとを備える。
  22. 請求項２１に記載のコンピュータプログラム製品において、
    前記プロセッサ読取可能記憶媒体は、磁気記憶媒体、光記憶媒体、及び半導体記憶媒体のうちの一つ又は複数のセットである。
  23. コンピュータプログラム製品であって、
    プロセッサ読取可能記憶媒体と、
    前記プロセッサ読取可能記憶媒体に記録され、前記メモリカード内の各メモリバンクの数を決定するプログラムコードと、
    前記プロセッサ読取可能記憶媒体に記録され、各メモリバンク内のメモリのブロックの数を決定するプログラムコードと、
    前記プロセッサ読取可能記憶媒体に記録され、各メモリバンクのアクセス不可能な領域内のメモリの隠された代替ブロックの数を決定するプログラムコードと、
    前記プロセッサ読取可能記憶媒体に記録され、各メモリバンクのアクセス不可能な領域内のメモリの隠された代替ブロックの数まで、各メモリバンク内のメモリのブロックを繰り返し消去するプログラムコードとを備える。
  24. 請求項２３に記載のコンピュータプログラム製品において、
    前記プロセッサ読取可能記憶媒体に記録され、各メモリバンクのアクセス可能な領域内のメモリのブロックを消去するプログラムコードを更に備える。
  25. 請求項２３に記載のコンピュータプログラム製品において、
    前記プロセッサ読取可能記憶媒体は、磁気記憶媒体、光記憶媒体、及び半導体記憶媒体のうちの一つ又は複数のセットである。
  26. コンピュータプログラム製品であって、
    プロセッサ読取可能記憶媒体と、
    前記プロセッサ読取可能記憶媒体に記録され、前記メモリカード内のメモリバンクの数を決定するプログラムコードと、
    前記プロセッサ読取可能記憶媒体に記録され、各メモリバンク内のメモリのブロックのサイズを決定するプログラムコードと、
    前記プロセッサ読取可能記憶媒体に記録され、各メモリバンクのアクセス不可能な領域内のメモリの隠された代替ブロックの数を決定するプログラムコードと、
    前記プロセッサ読取可能記憶媒体に記録され、各メモリバンクのアクセス不可能な領域内のメモリの隠された代替ブロックの数まで、各メモリバンク内のデータパターンを用いてメモリのブロックを繰り返し上書きするプログラムコードとを備える。
  27. 請求項２６に記載のコンピュータプログラム製品において、
    前記プロセッサ読取可能記憶媒体に記録され、各メモリバンクのアクセス可能な領域内の前記データパターンを用いてメモリのブロックを上書きするプログラムコードを更に備える。
  28. 請求項２６に記載のコンピュータプログラム製品において、
    前記データパターンは、ランダムデータパターン、全て０のデータパターン、全て１のデータパターン、１と０との交互によるデータパターン、及びランダムデータパターンのうちの一つである。
  29. 請求項２６に記載のコンピュータプログラム製品において、
    前記プロセッサ読取可能記憶媒体は、磁気記憶媒体、光記憶媒体、及び半導体記憶媒体のうちの一つ又は複数のセットである。
  30. システムであって、
    指示を持つプログラムを格納し、バスに接続されたメモリと、
    前記バスに接続されたプロセッサと、
    前記バスに接続されたメモリカードコントローラと、
    前記メモリカードコントローラに接続されたメモリカードコネクタと、
    フラッシュメモリを有し、前記メモリカードコネクタに接続されたフラッシュメモリカードとを備え、
    前記システムは、前記プログラムの指示を実行して、前記フラッシュメモリの隠されたメモリ領域内の代替ブロックを含む前記フラッシュメモリを安全に消去する。
  31. 請求項３０に記載のシステムにおいて、
    前記バスに接続され、ユーザからの入力を取得する入力デバイスと、
    前記バスに接続されたディスプレイデバイスとを更に備える。
  32. 請求項３１に記載のシステムにおいて、
    前記バスと前記ディスプレイデバイスとの間に接続されたディスプレイコントローラを更に備える。
  33. 請求項３０に記載のシステムにおいて、
    前記プロセッサ、前記メモリカードコントローラ、及び前記フラッシュメモリカードのうちの一つが、前記プログラムの指示を実行し、前記フラッシュメモリを安全に消去する。
  34. 請求項３３に記載のシステムにおいて、
    前記フラッシュメモリを安全に消去するプログラムの指示は、前記メモリカード内の各メモリバンクの隠されたメモリ領域内の代替ブロックの数を決定する指示と、
    各メモリバンクの前記隠されたメモリ領域内の代替ブロックの数に応じて、各メモリバンクの前記隠されたメモリ領域の代替ブロックに格納されたデータのブロックを消去する第一の命令を生成する指示とを含む。
  35. 請求項３４に記載のシステムにおいて、
    前記フラッシュメモリを安全に消去するプログラムの指示は、各メモリバンクのアクセス可能なメモリ領域内のデータのブロックを消去する第二の命令を生成する指示を更に含む。
  36. 請求項３０に記載のシステムにおいて、
    前記フラッシュメモリカードは、
    そこにデータを格納するフラッシュメモリコアと、
    前記フラッシュメモリコアに接続され、前記フラッシュメモリコアとのデータの読み出し、書き込み、及び消去を制御するコントローラと、
    前記コントローラに接続され、前記フラッシュメモリカードを前記カードコネクタに結合させる複数のパッドとを含む。
JP2005142688A 2004-05-14 2005-05-16 メモリカード内の隠されたメモリを消去する方法及び装置 Pending JP2005327296A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/846,757 US20050257017A1 (en) 2004-05-14 2004-05-14 Method and apparatus to erase hidden memory in a memory card

Publications (1)

Publication Number Publication Date
JP2005327296A true JP2005327296A (ja) 2005-11-24

Family

ID=35310691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005142688A Pending JP2005327296A (ja) 2004-05-14 2005-05-16 メモリカード内の隠されたメモリを消去する方法及び装置

Country Status (2)

Country Link
US (1) US20050257017A1 (ja)
JP (1) JP2005327296A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317078A (ja) * 2006-05-29 2007-12-06 Matsushita Electric Ind Co Ltd 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
JP2010512584A (ja) * 2006-12-06 2010-04-22 フュージョン マルチシステムズ，インク．（ディービイエイ フュージョン−アイオー） 空データトークン指令を有する要求デバイスからのデータを管理する装置、システムおよび方法
JP2010267186A (ja) * 2009-05-18 2010-11-25 Nec System Technologies Ltd 大容量記憶装置、リアサイン方法、プログラム及びディスクアレイ装置
WO2011007511A1 (ja) * 2009-07-16 2011-01-20 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、アクセス装置、不揮発性記憶システム
JP2012523045A (ja) * 2009-03-31 2012-09-27 クゥアルコム・インコーポレイテッド ウェアレベリングを有する記憶デバイス上でセンシティブデータを保護するための方法
JP2012203864A (ja) * 2011-03-28 2012-10-22 Toshiba Corp メモリシステム、コントローラ、およびメモリシステムの制御方法
US8312412B2 (en) 2009-06-30 2012-11-13 Kabushiki Kaisha Toshiba Support apparatus and design support method
JP2014164427A (ja) * 2013-02-22 2014-09-08 Canon Inc データ処理装置及びその制御方法
JP2015090724A (ja) * 2013-11-07 2015-05-11 株式会社Ｇｅｎｕｓｉｏｎ 記憶装置及びこれを用いた情報端末
JP2016504695A (ja) * 2013-01-28 2016-02-12 フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー 不揮発性半導体マスメモリを安全に消去するための方法、コンピュータシステム、及びコンピュータプログラム

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7246209B2 (en) * 2004-11-30 2007-07-17 Kabushiki Kaisha Toshiba System for secure erasing of files
US7584201B2 (en) * 2005-08-10 2009-09-01 Qwest Communications International, Inc Management of mobile-device data
KR100780963B1 (ko) * 2006-11-03 2007-12-03 삼성전자주식회사 메모리 카드 및 메모리 카드의 구동 방법
US8935302B2 (en) 2006-12-06 2015-01-13 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for data block usage information synchronization for a non-volatile storage volume
US8719501B2 (en) 2009-09-08 2014-05-06 Fusion-Io Apparatus, system, and method for caching data on a solid-state storage device
US8489817B2 (en) 2007-12-06 2013-07-16 Fusion-Io, Inc. Apparatus, system, and method for caching data
US9519540B2 (en) 2007-12-06 2016-12-13 Sandisk Technologies Llc Apparatus, system, and method for destaging cached data
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
GB0816775D0 (en) * 2008-09-12 2008-10-22 The Technology Partnership Plc Memory device
US8200930B2 (en) * 2008-10-14 2012-06-12 Digital Lifeboat, Inc. Interacting with data in hidden storage
US20100100587A1 (en) * 2008-10-14 2010-04-22 Digital Lifeboat, Inc. Systems and methods for a data management recovery in a peer-to-peer network
US8407401B2 (en) * 2008-11-26 2013-03-26 Core Wireless Licensing S.A.R.L. Methods, apparatuses, and computer program products for enhancing memory erase functionality
US20100235605A1 (en) * 2009-02-13 2010-09-16 Nir Perry Enhancement of storage life expectancy by bad block management
DE102009019982A1 (de) * 2009-05-05 2010-11-18 Giesecke & Devrient Gmbh Verfahren zum Zugriff auf einen tragbaren Speicherdatenträger mit Zusatzmodul und tragbarer Speicherdatenträger
US8601222B2 (en) 2010-05-13 2013-12-03 Fusion-Io, Inc. Apparatus, system, and method for conditional and atomic storage operations
CN102597910B (zh) 2009-09-09 2015-03-25 弗森-艾奥公司 存储设备中用于功率减小管理的装置、系统及方法
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
WO2011031903A2 (en) 2009-09-09 2011-03-17 Fusion-Io, Inc. Apparatus, system, and method for allocating storage
US9122579B2 (en) 2010-01-06 2015-09-01 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for a storage layer
WO2012016089A2 (en) 2010-07-28 2012-02-02 Fusion-Io, Inc. Apparatus, system, and method for conditional and atomic storage operations
US8725934B2 (en) 2011-12-22 2014-05-13 Fusion-Io, Inc. Methods and appratuses for atomic storage operations
US9530436B1 (en) 2010-08-12 2016-12-27 Western Digital Technologies, Inc. Methods and systems for providing data security in data storage devices
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
US9047178B2 (en) 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
WO2012082792A2 (en) 2010-12-13 2012-06-21 Fusion-Io, Inc. Apparatus, system, and method for auto-commit memory
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US20120239860A1 (en) 2010-12-17 2012-09-20 Fusion-Io, Inc. Apparatus, system, and method for persistent data management on a non-volatile storage media
WO2012100087A2 (en) 2011-01-19 2012-07-26 Fusion-Io, Inc. Apparatus, system, and method for managing out-of-service conditions
US9003104B2 (en) 2011-02-15 2015-04-07 Intelligent Intellectual Property Holdings 2 Llc Systems and methods for a file-level cache
US8874823B2 (en) 2011-02-15 2014-10-28 Intellectual Property Holdings 2 Llc Systems and methods for managing data input/output operations
US9201677B2 (en) 2011-05-23 2015-12-01 Intelligent Intellectual Property Holdings 2 Llc Managing data input/output operations
US9141527B2 (en) 2011-02-25 2015-09-22 Intelligent Intellectual Property Holdings 2 Llc Managing cache pools
WO2012129191A2 (en) 2011-03-18 2012-09-27 Fusion-Io, Inc. Logical interfaces for contextual storage
US9563555B2 (en) 2011-03-18 2017-02-07 Sandisk Technologies Llc Systems and methods for storage allocation
KR20130008300A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 오버 프로그램을 이용하여 소거 동작을 수행하는 플래시 메모리 장치 및 그 동작방법
US9274937B2 (en) 2011-12-22 2016-03-01 Longitude Enterprise Flash S.A.R.L. Systems, methods, and interfaces for vector input/output operations
US9251086B2 (en) 2012-01-24 2016-02-02 SanDisk Technologies, Inc. Apparatus, system, and method for managing a cache
US9116812B2 (en) 2012-01-27 2015-08-25 Intelligent Intellectual Property Holdings 2 Llc Systems and methods for a de-duplication cache
US10359972B2 (en) 2012-08-31 2019-07-23 Sandisk Technologies Llc Systems, methods, and interfaces for adaptive persistence
US10339056B2 (en) 2012-07-03 2019-07-02 Sandisk Technologies Llc Systems, methods and apparatus for cache transfers
US9612966B2 (en) 2012-07-03 2017-04-04 Sandisk Technologies Llc Systems, methods and apparatus for a virtual machine cache
FI125308B (en) 2012-07-05 2015-08-31 Blancco Oy Ltd Device, arrangement, method, and computer program for erasing data stored in mass storage
US10318495B2 (en) 2012-09-24 2019-06-11 Sandisk Technologies Llc Snapshots for a non-volatile device
US10509776B2 (en) 2012-09-24 2019-12-17 Sandisk Technologies Llc Time sequence data management
US9842053B2 (en) 2013-03-15 2017-12-12 Sandisk Technologies Llc Systems and methods for persistent cache logging
US10558561B2 (en) 2013-04-16 2020-02-11 Sandisk Technologies Llc Systems and methods for storage metadata management
US10102144B2 (en) 2013-04-16 2018-10-16 Sandisk Technologies Llc Systems, methods and interfaces for data virtualization
US9842128B2 (en) 2013-08-01 2017-12-12 Sandisk Technologies Llc Systems and methods for atomic storage operations
US10019320B2 (en) 2013-10-18 2018-07-10 Sandisk Technologies Llc Systems and methods for distributed atomic storage operations
US10073630B2 (en) 2013-11-08 2018-09-11 Sandisk Technologies Llc Systems and methods for log coordination
KR20150104858A (ko) * 2014-03-06 2015-09-16 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US20160034217A1 (en) * 2014-07-31 2016-02-04 Samsung Electronics Co., Ltd. Memory controller configured to control data sanitization and memory system including the same
US9753503B2 (en) * 2014-08-14 2017-09-05 Samsung Electronics Co., Ltd. Memory card socket and data processing device including the same
KR20160024530A (ko) * 2014-08-26 2016-03-07 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9946607B2 (en) 2015-03-04 2018-04-17 Sandisk Technologies Llc Systems and methods for storage error management
US10009438B2 (en) 2015-05-20 2018-06-26 Sandisk Technologies Llc Transaction log acceleration
US10795810B2 (en) * 2018-09-10 2020-10-06 Micron Technology, Inc. Wear-leveling scheme for memory subsystems

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009495A (en) * 1989-12-29 1999-12-28 Packard Bell Nec Protected address range in an electrically erasable programmable read only memory
DE69223099T2 (de) * 1991-08-09 1998-06-10 Toshiba Kawasaki Kk Aufzeichnungsgerät für eine Speicherkarte
US5559988A (en) * 1993-12-30 1996-09-24 Intel Corporation Method and circuitry for queuing snooping, prioritizing and suspending commands
US5913215A (en) * 1996-04-09 1999-06-15 Seymour I. Rubinstein Browse by prompted keyword phrases with an improved method for obtaining an initial document set
JP2001051904A (ja) * 1999-08-11 2001-02-23 Hitachi Ltd 不揮発性半導体メモリを用いた外部記憶装置
RU2257609C2 (ru) * 1999-10-21 2005-07-27 Мацусита Электрик Индастриал Ко., Лтд. Устройство доступа к полупроводниковой карте памяти, компьютерно-считываемый носитель записи, способ инициализации и полупроводниковая карта памяти
DE60132229T2 (de) * 2000-10-26 2008-12-18 Matsushita Electric Industrial Co., Ltd., Kadoma Speichervorrichtung, speichersteuerverfahren und programm

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317078A (ja) * 2006-05-29 2007-12-06 Matsushita Electric Ind Co Ltd 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
JP2010512584A (ja) * 2006-12-06 2010-04-22 フュージョン マルチシステムズ，インク．（ディービイエイ フュージョン−アイオー） 空データトークン指令を有する要求デバイスからのデータを管理する装置、システムおよび方法
JP2012523045A (ja) * 2009-03-31 2012-09-27 クゥアルコム・インコーポレイテッド ウェアレベリングを有する記憶デバイス上でセンシティブデータを保護するための方法
JP2010267186A (ja) * 2009-05-18 2010-11-25 Nec System Technologies Ltd 大容量記憶装置、リアサイン方法、プログラム及びディスクアレイ装置
US8312412B2 (en) 2009-06-30 2012-11-13 Kabushiki Kaisha Toshiba Support apparatus and design support method
WO2011007511A1 (ja) * 2009-07-16 2011-01-20 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、アクセス装置、不揮発性記憶システム
JPWO2011007511A1 (ja) * 2009-07-16 2012-12-20 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、アクセス装置、不揮発性記憶システム
US8447922B2 (en) 2009-07-16 2013-05-21 Panasonic Corporation Memory controller, nonvolatile storage device, accessing device, and nonvolatile storage system
JP2012203864A (ja) * 2011-03-28 2012-10-22 Toshiba Corp メモリシステム、コントローラ、およびメモリシステムの制御方法
JP2016504695A (ja) * 2013-01-28 2016-02-12 フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー 不揮発性半導体マスメモリを安全に消去するための方法、コンピュータシステム、及びコンピュータプログラム
US9671964B2 (en) 2013-01-28 2017-06-06 Fujitsu Technology Solutions Intellectual Property Gmbh Method of securely erasing a non-volatile semiconductor mass memory, computer system, and computer program product
JP2014164427A (ja) * 2013-02-22 2014-09-08 Canon Inc データ処理装置及びその制御方法
JP2015090724A (ja) * 2013-11-07 2015-05-11 株式会社Ｇｅｎｕｓｉｏｎ 記憶装置及びこれを用いた情報端末

Also Published As

Publication number Publication date
US20050257017A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
JP2005327296A (ja) メモリカード内の隠されたメモリを消去する方法及び装置
JP3718578B2 (ja) メモリ管理方法及びメモリ管理装置
US7444460B2 (en) Data storage device, method for updating management information in data storage device, and computer program
KR100545458B1 (ko) 외부기억장치와그제어장치,및데이타송수신장치
JP4852548B2 (ja) 消去可能／書換え可能メモリ用に設計されたホスト装置で一回又は数回プログラム可能なメモリを使用する方法および装置
JP4192129B2 (ja) メモリ管理装置
US11216206B2 (en) Method of operating data storage device
US8266366B2 (en) Memory device operable in read-only and write-once, read-many (WORM) modes of operation
US9152562B2 (en) Storage sub-system for a computer comprising write-once memory devices and write-many memory devices and related method
US20080320209A1 (en) High Performance and Endurance Non-volatile Memory Based Storage Systems
JP2008523468A (ja) 不揮発記録媒体消去システム及び方法
US20100186077A1 (en) System, controller, and method thereof for transmitting data stream
JP3175648B2 (ja) 記憶装置及びデータの書込み方法
KR101365134B1 (ko) 웨어 레벨링을 갖는 저장 디바이스에서 중요 데이터를 보호하기 위한 방법
JP2003242470A (ja) 外部接続機器及びホスト機器
JP5241065B2 (ja) 外部メモリに貯蔵されたデータの変更の有無をチェックする装置及び方法
JP2005115562A (ja) フラッシュｒｏｍ制御装置
JP2016504695A (ja) 不揮発性半導体マスメモリを安全に消去するための方法、コンピュータシステム、及びコンピュータプログラム
JP3818130B2 (ja) データ管理方法及び装置及びデータ管理プログラム及びデータ管理プログラムを格納した記憶媒体
JP2009193563A (ja) フラッシュメモリ装置のアクセスを保護するシステム及びその方法
JPH11317068A (ja) メモリカ―ド
JP2000112836A (ja) 情報処理装置、情報格納方法および記憶媒体
JP2002183700A (ja) メモリカード、制御装置、データ処理システム及びデータ処理方法
JP2007133895A (ja) メモリカード及びこの制御装置並びにデータ送受信システム
JP2000099676A (ja) メモリカ―ド及びそのデ―タ送受信装置