JP2015090724A - 記憶装置及びこれを用いた情報端末 - Google Patents
記憶装置及びこれを用いた情報端末 Download PDFInfo
- Publication number
- JP2015090724A JP2015090724A JP2013231529A JP2013231529A JP2015090724A JP 2015090724 A JP2015090724 A JP 2015090724A JP 2013231529 A JP2013231529 A JP 2013231529A JP 2013231529 A JP2013231529 A JP 2013231529A JP 2015090724 A JP2015090724 A JP 2015090724A
- Authority
- JP
- Japan
- Prior art keywords
- block
- logical
- sector
- storage device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】フラッシュメモリを用いた記憶装置において、数KB単位での消去動作を実現すること
【解決手段】
記憶素子a個で1つのセクタを構成し、セクタb個で1つの消去単位であるところのブロックを構成し、ブロックn+s個で構成したメモリセルアレイと(但し、a、b及びkは2以上の整数、sは1以上の整数である。)、n個の論理アドレスとn+s個のブロックに相当する物理アドレスとを対応させて記憶する論理物理アドレス変換テーブルと、指定された論理アドレスに対応する第1のブロック内の第1のセクタのデータの書き換えをするときには、第1のブロック以外の他のブロックより空きブロックである第2のブロックを選択し、第1のブロックのデータのうち第1のセクタ以外のセクタのデータを第2のブロックに書き込み、論理物理アドレス変換テーブルを更新することによって指定された論理アドレスに対応するブロックを第2のブロックとする制御回路とを有する
【選択図】図4
【解決手段】
記憶素子a個で1つのセクタを構成し、セクタb個で1つの消去単位であるところのブロックを構成し、ブロックn+s個で構成したメモリセルアレイと(但し、a、b及びkは2以上の整数、sは1以上の整数である。)、n個の論理アドレスとn+s個のブロックに相当する物理アドレスとを対応させて記憶する論理物理アドレス変換テーブルと、指定された論理アドレスに対応する第1のブロック内の第1のセクタのデータの書き換えをするときには、第1のブロック以外の他のブロックより空きブロックである第2のブロックを選択し、第1のブロックのデータのうち第1のセクタ以外のセクタのデータを第2のブロックに書き込み、論理物理アドレス変換テーブルを更新することによって指定された論理アドレスに対応するブロックを第2のブロックとする制御回路とを有する
【選択図】図4
Description
本発明は、記憶装置及びこれを用いた情報端末に関する。特に、フラッシュメモリを使用するアプリケーションにおいて、数KBという小さいセクタ単位でのデータ書き換えを可能としつつ、特定のブロックにストレスが集中しないように構成した記憶装置及びこれを用いた情報端末に関する。
フラッシュメモリにおける一般的なデータ書き換えは、対象領域を一括で消去(データ「1」に揃える。)してから、データの書き込み(書き込みデータに応じて、データ「1」を選択的にデータ「0」にする。)を行う。例えば、以下の特許文献1には、B4フラッシュメモリが開示されているところ、のようなフラッシュメモリの一括消去単位は、64KB以上が一般的である。しかしながら、書き込まれるデータには大小さまざまなものがあり、数KB単位での消去動作を実現することが強く求められていた。
図17はブロックとセクタとの関係を示した図である。1つのブロック123は64KBの記憶容量を有しており、これがひとつの消去単位である。そして、1つのブロックは16のセクタ122に分割される。1セクタは4KBの記憶容量を有している。1セクタは実現しようとする消去単位である。データの書き換えはページ単位で行われる。1ページの大きさは通常1セクタ以下である。つまり、データの消去はブロック単位で行われるが、データの書き換えはセクタ単位で行われる。
本発明は、フラッシュメモリを用いた記憶装置において、数KB単位での消去動作を実現することを課題とする。
本発明の一実施形態の記憶装置においては、記憶素子a個で1つのセクタを構成し、セクタb個で1つの消去単位であるところのブロックを構成し、ブロックn+s個で構成したメモリセルアレイと(但し、a、b及びkは2以上の整数、sは1以上の整数である。)、n個の論理アドレスとn+s個のブロックに相当する物理アドレスとを対応させて記憶する論理物理アドレス変換テーブルと、指定された論理アドレスに対応する第1のブロック内の第1のセクタのデータの書き換えをするときには、第1のブロック以外の他のブロックより空きブロックである第2のブロックを選択し、第1のブロックのデータのうち第1のセクタ以外のセクタのデータを第2のブロックに書き込み、論理物理アドレス変換テーブルを更新することによって指定された論理アドレスに対応するブロックを第2のブロックとする制御回路と、を有することを特徴とする。
上記記憶装置において、制御回路は、第2のブロックの選択の際に、特定のブロックのみにその選択が集中しないようにすることが望ましい。
また、上記記憶装置において、sは1であり、制御回路は、論理物理アドレス変換テーブルにおいて論理アドレスと対応していない物理アドレスに相当する第3のブロックを選択し、第2のブロックのデータを第3のブロックに書き込み、第2のブロックを消去し、論理物理アドレス変換テーブルを更新することによって第2のブロックに対応していた論理アドレスに対応するブロックを第3のブロックとすることによって第2のブロックを空にするように構成してもよい。
また、sは2であり、制御回路は、第3のブロックを選択するとともに論理物理アドレス変換テーブルにおいて論理アドレスと対応していない物理アドレスに相当する第4のブロックを選択し、第3のブロックのデータを第4のブロックに書き込み、第3のブロックを消去するのと同時に第2のブロックを消去することによって第3のブロックと第2のブロックを空にするよう構成してもよい。
また、sは2であり、制御回路は、第3のブロックを選択するとともに論理物理アドレス変換テーブルにおいて論理アドレスと対応していない物理アドレスに相当する第4のブロックを選択し、第1のブロックを消去するのと同時に第4のブロックを消去して第1のブロックと第4のブロックを空にし、第3のブロックのデータを第4のブロックに書き込むよう構成してもよい。
さらに、上記記憶装置において、記憶素子はB4フラッシュメモリであることが望ましい。
本発明の一実施形態の情報端末においては上記記憶媒体が搭載されている。
本発明によれば、数KBという小さいセクタ単位でのデータ書き換えを可能としつつ、特定のブロックにストレスが集中しないように構成した記憶装置及びこれを用いた情報端末を提供することが可能となる。その他の本発明の効果については、適宜、「発明を実施するための形態」欄で言及する。
本発明の実施形態を説明する前に、本発明の説明の前提として、数KB単位での消去動作を実現するために考えられる3つの構成を説明する。これらは、「ブロック内小セクタ配置方式」、「独立小セクタ配置方式」、及び「エミュレーション方式」である。
(ブロック内小セクタ配置方式)
前述したとおり、図17はブロックとセクターとの関係を示した図である。そして、書き換え動作はセクタごとに行う。同一ブロック内のメモリセルは、共通のウェルに配置されており、B4フラッシュを例にとれば、対象セクタだけを消去する場合には、対象セクタ内のメモリセルのワード線のみに消去電圧を印加することによって対象セクタのデータのみを消去することが可能である。例えば、対象セクタのワード線に−10Vを非対象セクタのワード線をHiZ(ハイインピーダンス状態)にし、ウェルに10Vを印加する。このような電圧を印加すれば、対象セクタのメモリセルのみトンネル電流が流れ、データが消去される。
前述したとおり、図17はブロックとセクターとの関係を示した図である。そして、書き換え動作はセクタごとに行う。同一ブロック内のメモリセルは、共通のウェルに配置されており、B4フラッシュを例にとれば、対象セクタだけを消去する場合には、対象セクタ内のメモリセルのワード線のみに消去電圧を印加することによって対象セクタのデータのみを消去することが可能である。例えば、対象セクタのワード線に−10Vを非対象セクタのワード線をHiZ(ハイインピーダンス状態)にし、ウェルに10Vを印加する。このような電圧を印加すれば、対象セクタのメモリセルのみトンネル電流が流れ、データが消去される。
このように、ブロック内に独立消去が可能な小セクタを配置することによって、数KB単位での消去動作を実現することができる。しかしながら、同一ブロック内の書き換え対象外のセクタに対しては、各種のディスターブストレスがかかり、最悪の場合には、データ化けが生じてしまうという問題がある。さらに、ワード線選択回路が複雑化してしまうという問題がある。
(独立小セクタ配置方式)
図18は、通常のブロック123とは別に、独立した小セクタと同一の大きさ(4KB)の小ブロック127を配置したメモリアレイの構成を示した図である。小ブロック127は独立して消去が可能である。
図18は、通常のブロック123とは別に、独立した小セクタと同一の大きさ(4KB)の小ブロック127を配置したメモリアレイの構成を示した図である。小ブロック127は独立して消去が可能である。
1つのセクタから構成される小ブロック領域のメモリセル制御はサイズが異るのみであるため、制御回路として特殊な回路を設ける必要がない。しかしながら、独立して消去可能なセクタ数が増加すると、小ブロックも同様に多数設ける必要が有るため、エリアペナルティが大きくなる。小ブロックといえども、メモリセル制御用の周辺回路は通常のブロックと同様のものを用いる必要があるからである。
(エミュレーション方式)
図19はエミュレーション方式の構成を示した図である。これは、1つのブロック(64KB)をそれぞれがセクタのデータを記憶することが可能な複数のエリアarea_n(4KB)に分割し、マップポインタ128とマップ情報(これは対応するブロック内に保持されたデータである。)を用いて、セクタをエリアに割りつけている。セクタ書き換えが発生するたびに、異なったエリアにセクタを割りつけ、マッピング情報を更新する。
図19はエミュレーション方式の構成を示した図である。これは、1つのブロック(64KB)をそれぞれがセクタのデータを記憶することが可能な複数のエリアarea_n(4KB)に分割し、マップポインタ128とマップ情報(これは対応するブロック内に保持されたデータである。)を用いて、セクタをエリアに割りつけている。セクタ書き換えが発生するたびに、異なったエリアにセクタを割りつけ、マッピング情報を更新する。
エミュレーション方式においては、セクタ書き換えをする際に消去動作がほとんど行われず(すべてのエリアが使用されて初めて消去動作が行われる。)、同一ブロック内の異なるエリアに順番にデータを書き込むだけである。その結果、メモリセルに対する書き換えストレスが低減され、信頼性向上に寄与する。しかしながら、論理セクタを物理的には1ブロックで実現しているため、実効メモリ容量が小さくなるし、必要なセクタ数が多い場合にはエリアペナルティが大きい。
以上のとおり、ブロック内小セクタ配置方式においては、同一ブロック内の書き換え対象外のセクタに対しては、各種のディスターブストレスがかかり、最悪の場合には、データ化けが生じてしまうという問題がある。さらに、ワード線選択回路が複雑化してしまうという問題がある。独立小セクタ配置方式においては必要な小ブロックを多数設ける必要が有る場合には、エリアペナルティが大きくなるという問題がある。さらに、エミュレーション方式においては、実効メモリ容量が小さくなるし、必要なセクタ数が多い場合にはエリアペナルティが大きくなるという問題がある。
以下に述べる構成によって、このような問題を解決し、B4フラッシュの高速書き換え特性を活かし、必要な小セクタ数が多い場合でもエリアペナルティを最小限にして、ディスターブストレス及び特定領域への書き換えストレスの集中を回避しながら、小セクタ単位での高速書き換え動作を実現することが可能になる。
(本発明の一実施形態)
図1は、本発明の一実施形態にかかる記憶装置10のブロック図である。記憶装置10は、ブロック消去が可能なフラッシュメモリアレイ12、フラッシュメモリアレイ12と接続され、データを書き込んだりコピーをする際に一時的にデータを保存するためのデータレジスタ14(1セクタと同一の容量である4KBの記憶容量か、1ページと同一の容量である例えば256Bを有している。)、論理アドレスと物理アドレスを変換するための論理物理アドレス変換テーブル15、フラッシュメモリアレイ12の動作(読み出し、書き込み等)の制御を行うとともに論理物理アドレス変換テーブル15の更新を行う制御回路16から構成される。
図1は、本発明の一実施形態にかかる記憶装置10のブロック図である。記憶装置10は、ブロック消去が可能なフラッシュメモリアレイ12、フラッシュメモリアレイ12と接続され、データを書き込んだりコピーをする際に一時的にデータを保存するためのデータレジスタ14(1セクタと同一の容量である4KBの記憶容量か、1ページと同一の容量である例えば256Bを有している。)、論理アドレスと物理アドレスを変換するための論理物理アドレス変換テーブル15、フラッシュメモリアレイ12の動作(読み出し、書き込み等)の制御を行うとともに論理物理アドレス変換テーブル15の更新を行う制御回路16から構成される。
外部からデータの読み出しを指示するには、セクタのアドレス17を記憶装置10に供給する。すると、このアドレス17のうち、当該セクタが存在するところのブロックを指定するブロックアドレスが抽出され、論理物理アドレス変換テーブルによって示された物理アドレスのブロックアドレスが特定され、これに対応するブロック中の当該セクタのデータがフラッシュメモリアレイ12から読み出される。
図2は本発明の一実施形態における記憶装置のメモリアレイの構成を示した図である。フラッシュメモリアレイ12は、n個のブロック123(Block0〜n−1)と、1個の予備ブロック124(Extra−Block0)から構成される。ブロック123も予備ブロック124も、64KBの大きさを有しており、実際の消去はこの単位で行われる。
図3は本発明の記憶装置のブロック内の構成を示した図である。1つのブロック123(または124)は、b個(ここでは16個)のセクタで構成されている。個々のセクタの大きさは、4KBであり、本発明においては仮想的に実現する消去単位である。
本発明の一実施形態においては、予備ブロック124を1個(s=1)保有し、予備ブロックも含めたメモリ空間を、論理物理アドレス変換テーブル15及び制御回路16を用いて制御する。書き換えたい小セクタと同一ブロック内のそれ以外のセクタのデータを消去状態の空きブロックにコピーする。そして、以下に述べるように、空き領域の作り方を工夫することによって、メモリセルに対する書き換えストレスが特定ブロックに集中することを回避できる。
B4フラッシュメモリにおいては、1ブロック分のデータの書き込みは約30msで行うことができ、1ブロックの消去動作は約100msで行うことができる。そして、以下に述べるとおり、セクタ書き換え動作においては、データのコピー(1ブロック分のデータの読み出し及び他のブロックへの書き込み)が2回、消去動作も2回行うので、合計260msでセクタの書き換えが行える。これは実用上問題にならない遅延時間である。後述する他の実施形態よりも予備ブロックの数が少ないのでエリアペナルティが小さい。
(動作例1)
図4及び6は、記憶装置の動作を示した図である。図5は、図4で示した動作に対応する論理物理アドレス変換テーブルの内容を示した図、図7は、図6で示した動作に対応する論理物理アドレス変換テーブルの内容を示した図である。論理アドレスにおけるブロック数は8、物理的アドレスに相当するブロック数は9個である例を示しているが、実際には論理アドレスにおけるブロック数はn(nは数百〜)であり、物理ブロック数はn+s(s=1)である。
図4及び6は、記憶装置の動作を示した図である。図5は、図4で示した動作に対応する論理物理アドレス変換テーブルの内容を示した図、図7は、図6で示した動作に対応する論理物理アドレス変換テーブルの内容を示した図である。論理アドレスにおけるブロック数は8、物理的アドレスに相当するブロック数は9個である例を示しているが、実際には論理アドレスにおけるブロック数はn(nは数百〜)であり、物理ブロック数はn+s(s=1)である。
初期状態においては、図4の1)に示すとおり、論理アドレスのデータが物理ブロック0〜7に保存されており、物理ブロック8が空(消去状態e)である。動作例1において、(A)は消去対象セクタを含むブロック(消去対象セクタを星印で示してある。)、(B)は移動対象のブロック、(C)は空のブロックである。なお、図中e(erased)とあるのは消去状態であり、g(garbage)とあるのは消去可能なブロック(データのコピーが終了したブロック)である。
はじめに、論理ブロック3(対応する物理ブロックは図4における(A))中の特定のセクタの消去の要求があった場合に、図4の2)に示すとおり、(B)のブロックのデータが(C)へとコピーされる。すると、図5に示すとおり、論理物理アドレス変換テーブルが更新されて、論理アドレス4と対応する物理ブロックが8となり、(B)のブロックがgとなる。続いて、図4の3)に示すとおり、(B)のブロックが消去され空ブロックeになる。
続いて、図4の4)に示すとおり、(A)のブロックの消去対象セクタを除くデータが(B)へとコピーされる。すると、図5に示すとおり、論理物理アドレス変換テーブルが更新されて、論理アドレス3と対応する物理ブロックが4となり、(A)のブロックがgとなる。続いて、図4の5)に示すとおり、(A)のブロックが消去され空ブロックeになる。このようにして、論理ブロック3中の特定のセクタの消去が可能になる。
続いて、論理ブロック4(対応する物理ブロックは図6における(A))中の特定のセクタの消去の要求があった場合に、図6の7)に示すとおり、(B)のブロックのデータが(C)へとコピーされる。すると、図7に示すとおり、論理物理アドレス変換テーブルが更新されて、論理アドレス5と対応する物理ブロックが3となり、(B)のブロックがgとなる。続いて、図6の3)に示すとおり、(B)のブロックが消去され空ブロックeになる。
続いて、図6の9)に示すとおり、(A)のブロックのデータが(B)へとコピーされる。すると、図7に示すとおり、論理物理アドレス変換テーブルが更新されて、論理アドレス4と対応する物理ブロックが5となり、(A)のブロックがgとなる。続いて、図6の10)に示すとおり、(A)のブロックが消去され空ブロックeになる。このようにして、論理ブロック4中の特定のセクタの消去が可能になる。
以上の動作例1は、消去対象セクタを含むブロック(A)のデータを(B)にコピーする前に、(B)のデータを空ブロック(C)にコピーする。そして、予備ブロックの存在からからブロック(C)は常に存在し、移動先であるところの(B)を0、1、2、3、・・・nというように順番に選択することで、特定のブロックのみにストレスが集中することを防止できる。
(本発明の他の実施形態)
図8は本発明の他の実施形態における記憶装置のメモリアレイの構成を示した図である。フラッシュメモリアレイ12は、n個のブロック123(Block0〜n−1)と、2個の予備ブロック124(Extra−Block0、1)から構成される。ブロック123も予備ブロック124も、64KBの大きさを有しており、実際の消去はこの単位で行われる。
図8は本発明の他の実施形態における記憶装置のメモリアレイの構成を示した図である。フラッシュメモリアレイ12は、n個のブロック123(Block0〜n−1)と、2個の予備ブロック124(Extra−Block0、1)から構成される。ブロック123も予備ブロック124も、64KBの大きさを有しており、実際の消去はこの単位で行われる。
この実施形態においては、予備ブロック124を2個(s=2)保有し、予備ブロックも含めたメモリ空間を、論理物理アドレス変換テーブル15及び制御回路16を用いて制御する。書き換えたい小セクタと同一ブロック内のそれ以外のセクタのデータを消去状態の空きブロックにコピーする。そして、以下に述べるように、空き領域の作り方を工夫することによって、メモリセルに対する書き換えストレスが特定ブロックに集中することを回避できる。
B4フラッシュメモリにおいては、1ブロック分のデータの書き込みは約30msで行うことができ、1ブロックの消去動作は約100msで行うことができる。そして、以下に述べるとおり、セクタ書き換え動作においては、データのコピー(1ブロック分のデータの読み出し及び他のブロックへの書き込み)が2回、消去動作は2つのブロックを同時に行うので、合計160msでセクタの書き換えが行える。上記した本発明の実施形態よりも遅延時間が短い。
(動作例2)
図9及び11は、記憶装置の動作を示した図である。図10は、図9で示した動作に対応する論理物理アドレス変換テーブルの内容を示した図、図12は、図11で示した動作に対応する論理物理アドレス変換テーブルの内容を示した図である。論理アドレスにおけるブロック数は8、物理的アドレスに相当するブロック数は10個である例を示しているが、実際には論理アドレスにおけるブロック数はn(nは数百〜)であり、物理ブロック数はn+s(s=2)である。
図9及び11は、記憶装置の動作を示した図である。図10は、図9で示した動作に対応する論理物理アドレス変換テーブルの内容を示した図、図12は、図11で示した動作に対応する論理物理アドレス変換テーブルの内容を示した図である。論理アドレスにおけるブロック数は8、物理的アドレスに相当するブロック数は10個である例を示しているが、実際には論理アドレスにおけるブロック数はn(nは数百〜)であり、物理ブロック数はn+s(s=2)である。
初期状態においては、図9の1)に示すとおり、論理アドレスのデータが物理ブロック0〜7に保存されており、物理ブロック8が空(消去状態e)、物理ブロック9が消去可能(g)である。動作例2において、(A)は消去対象セクタを含むブロック(消去対象セクタを星印で示してある。)、(B)は移動対象のブロック、(C)は空のブロック、(D)が消去可能ブロックである。
はじめに、論理ブロック3(対応する物理ブロックは図9における(A))中の特定のセクタの消去の要求があった場合に、図9の2)に示すとおり、(B)のブロックのデータが(C)へとコピーされる。すると、図10に示すとおり、論理物理アドレス変換テーブルが更新されて、論理アドレス4と対応する物理ブロックが8となり、(B)のブロックがgとなる。続いて、図9の3)に示すとおり、(B)のブロックが(D)のブロックと同時に消去されいずれも空ブロックeになる。
続いて、図9の4)に示すとおり、(A)のブロックの消去対象セクタを除くデータが(D)へとコピーされる。すると、図10に示すとおり、論理物理アドレス変換テーブルが更新されて、論理アドレス3と対応する物理ブロックが9となり、(A)のブロックがgとなる。
続いて、論理ブロック5(対応する物理ブロックは図11における(A))中の特定のセクタの消去の要求があった場合に、図11の6)に示すとおり、(B)のブロックのデータが(C)へとコピーされる。すると、図12に示すとおり、論理物理アドレス変換テーブルが更新されて、論理アドレス6と対応する物理ブロックが4となり、(B)のブロックがgとなる。続いて、図11の7)に示すとおり、(B)のブロックが(D)のブロックと同時に消去されいずれも空ブロックeになる。
続いて、図11の8)に示すとおり、(A)のブロックの消去対象セクタを除くデータが(B)へとコピーされる。すると、図12に示すとおり、論理物理アドレス変換テーブルが更新されて、論理アドレス5と対応する物理ブロックが6となり、(A)のブロックがgとなる。
以上の動作例2は、消去対象セクタを含むブロック(A)のデータを(D)にコピーする前に、(B)のデータを空ブロック(C)にコピーする。(B)と(D)を同時に消去することから消去にかかる時間を短縮することができる。
(動作例3)
図13及び15は、記憶装置の動作を示した図である。図14は、図13で示した動作に対応する論理物理アドレス変換テーブルの内容を示した図、図16は、図15で示した動作に対応する論理物理アドレス変換テーブルの内容を示した図である。論理アドレスにおけるブロック数は8、物理的アドレスに相当するブロック数は10個である例を示しているが、実際には論理アドレスにおけるブロック数はn(nは数百〜)であり、物理ブロック数はn+s(s=2)である。
図13及び15は、記憶装置の動作を示した図である。図14は、図13で示した動作に対応する論理物理アドレス変換テーブルの内容を示した図、図16は、図15で示した動作に対応する論理物理アドレス変換テーブルの内容を示した図である。論理アドレスにおけるブロック数は8、物理的アドレスに相当するブロック数は10個である例を示しているが、実際には論理アドレスにおけるブロック数はn(nは数百〜)であり、物理ブロック数はn+s(s=2)である。
初期状態においては、図13の1)に示すとおり、論理アドレスのデータが物理ブロック0〜7に保存されており、物理ブロック8が空(消去状態e)、物理ブロック9が消去可能(g)である。動作例3において、(A)は消去対象セクタを含むブロック(消去対象セクタを星印で示してある。)、(B)は移動対象のブロック、(C)は空のブロック、(D)が消去可能ブロックである。
はじめに、論理ブロック3(対応する物理ブロックは図13における(A))中の特定のセクタの消去の要求があった場合に、図13の2)に示すとおり、(A)のブロックの消去対象セクタを除くデータが(C)へとコピーされる。すると、図14に示すとおり、論理物理アドレス変換テーブルが更新されて、論理アドレス3と対応する物理ブロックが8となり、(A)のブロックがgとなる。続いて、図13の3)に示すとおり、(A)のブロックが(D)のブロックと同時に消去されいずれも空ブロックeになる。
続いて、図13の4)に示すとおり、(B)のブロックのデータが(D)へとコピーされる。すると、図14に示すとおり、論理物理アドレス変換テーブルが更新されて、論理アドレス4と対応する物理ブロックが9となり、(B)のブロックがgとなる。
続いて、論理ブロック5(対応する物理ブロックは図15における(A))中の特定のセクタの消去の要求があった場合に、図15の6)に示すとおり、(A)のブロックの消去対象セクタを除くデータが(C)へとコピーされる。すると、図16に示すとおり、論理物理アドレス変換テーブルが更新されて、論理アドレス5と対応する物理ブロックが3となり、(A)のブロックがgとなる。続いて、図15の7)に示すとおり、(A)のブロックが(D)のブロックと同時に消去されいずれも空ブロックeになる。
続いて、図15の8)に示すとおり、(B)のブロックのデータが(D)へとコピーされる。すると、図16に示すとおり、論理物理アドレス変換テーブルが更新されて、論理アドレス6と対応する物理ブロックが4となり、(B)のブロックがgとなる。
以上の動作例3は、消去対象セクタを含むブロック(A)のデータをまず(C)にコピーし、(A)と(D)を同時に消去し、続いて、(B)のデータを空ブロック(D)にコピーする。(A)と(D)を同時に消去することから消去にかかる時間を短縮することができる。
(情報端末)
図示しないが、本発明の記憶装置は、USBメモリ、携帯電話、タブレット型コンピュータ等の各種情報端末において用いることができる。
図示しないが、本発明の記憶装置は、USBメモリ、携帯電話、タブレット型コンピュータ等の各種情報端末において用いることができる。
(A)消去対象セクタを含むブロック
(B)移動対象ブロック
(C)消去済みブロック
(D)消去可能ブロック
(B)移動対象ブロック
(C)消去済みブロック
(D)消去可能ブロック
Claims (7)
- 記憶素子a個で1つのセクタを構成し、セクタb個で1つの消去単位であるところのブロックを構成し、ブロックn+s個で構成したメモリセルアレイと(但し、a、b及びnは2以上の整数、sは1以上の整数である。)、
k個の論理アドレスとn+s個のブロックに相当する物理アドレスとを対応させて記憶する論理物理アドレス変換テーブルと、
指定された論理アドレスに対応する第1のブロック内の第1のセクタのデータの書き換えをするときには、前記第1のブロック以外の他のブロックより空きブロックである第2のブロックを選択し、前記第1のブロックのデータのうち前記第1のセクタ以外のセクタのデータを前記第2のブロックに書き込み、前記論理物理アドレス変換テーブルを更新することによって前記指定された論理アドレスに対応するブロックを第2のブロックとする制御回路と、
を有することを特徴とする記憶装置。 - 請求項1記載の記憶装置において、前記制御回路は、前記第2のブロックの選択の際に、特定のブロックのみにその選択が集中しないようにすることを特徴とする記憶装置。
- 請求項1記載の記憶装置において、sは1であり、前記制御回路は、前記論理物理アドレス変換テーブルにおいて論理アドレスと対応していない物理アドレスに相当する第3のブロックを選択し、前記第2のブロックのデータを前記第3のブロックに書き込み、前記第2のブロックを消去し、前記論理物理アドレス変換テーブルを更新することによって前記第2のブロックに対応していた論理アドレスに対応するブロックを前記第3のブロックとすることによって前記第2のブロックを空にすることを特徴とする記憶装置。
- 請求項1記載の記憶装置において、sは2であり、前記制御回路は、第3のブロックを選択するとともに前記論理物理アドレス変換テーブルにおいて論理アドレスと対応していない物理アドレスに相当する第4のブロックを選択し、前記第3のブロックのデータを前記第4のブロックに書き込み、前記第3のブロックを消去するのとともに前記第2のブロックを消去することによって前記第3のブロックと前記第2のブロックを空にすることを特徴とする記憶装置。
- 請求項1記載の記憶装置において、sは2であり、前記制御回路は、第3のブロックを選択するとともに前記論理物理アドレス変換テーブルにおいて論理アドレスと対応していない物理アドレスに相当する第4のブロックを選択し、前記第1のブロックを消去するのとともに前記第4のブロックを消去して前記第1のブロックと前記第4のブロックを空にし、前記第3のブロックのデータを前記第4のブロックに書き込むことを特徴とする記憶装置。
- 請求項1〜5のいずれか記載の記憶装置において、前記記憶素子はB4フラッシュメモリであることを特徴とする記憶装置。
- 請求項1〜6のいずれか記載の記憶装置を有することを特徴とする情報端末。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013231529A JP2015090724A (ja) | 2013-11-07 | 2013-11-07 | 記憶装置及びこれを用いた情報端末 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013231529A JP2015090724A (ja) | 2013-11-07 | 2013-11-07 | 記憶装置及びこれを用いた情報端末 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015090724A true JP2015090724A (ja) | 2015-05-11 |
Family
ID=53194171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013231529A Pending JP2015090724A (ja) | 2013-11-07 | 2013-11-07 | 記憶装置及びこれを用いた情報端末 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015090724A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005327296A (ja) * | 2004-05-14 | 2005-11-24 | Toshiba Corp | メモリカード内の隠されたメモリを消去する方法及び装置 |
JP2011203916A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | メモリコントローラ、および半導体記憶装置 |
-
2013
- 2013-11-07 JP JP2013231529A patent/JP2015090724A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005327296A (ja) * | 2004-05-14 | 2005-11-24 | Toshiba Corp | メモリカード内の隠されたメモリを消去する方法及び装置 |
JP2011203916A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | メモリコントローラ、および半導体記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8386698B2 (en) | Data accessing method for flash memory and storage system and controller using the same | |
CN112470113B (zh) | 存储器系统中的隔离性能域 | |
CN101288054B (zh) | 闪存管理方法、系统、存储设备、以及闪存设备 | |
US20190138445A1 (en) | Mapping table updating method, memory control circuit unit and memory storage device | |
US8606987B2 (en) | Data writing method for flash memory and controller using the same | |
US8037232B2 (en) | Data protection method for power failure and controller using the same | |
US8055873B2 (en) | Data writing method for flash memory, and controller and system using the same | |
JP4948793B2 (ja) | バッドブロック管理部を含むフラッシュメモリシステム | |
US8001317B2 (en) | Data writing method for non-volatile memory and controller using the same | |
US6809964B2 (en) | Nonvolatile semiconductor memory device capable of transferring data internally without using an external bus | |
US20100180145A1 (en) | Data accessing method for flash memory, and storage system and controller system thereof | |
US8239619B2 (en) | Method and apparatus for high-speed byte-access in block-based flash memory | |
US20130103889A1 (en) | Page-buffer management of non-volatile memory-based mass storage devices | |
US20140297921A1 (en) | Method of Partitioning Physical Block and Memory System Thereof | |
US10168940B2 (en) | Data storage using SLC and TLC memory banks and data maintenance method thereof | |
KR20110031130A (ko) | 불휘발성 메모리에 대한 메타데이터 리던던시 스킴 | |
WO2009096180A1 (ja) | メモリコントローラ、不揮発性記憶装置、及び、不揮発性記憶システム | |
US9619380B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
JP2011145838A (ja) | 記憶装置管理装置および記憶装置の管理方法 | |
JPWO2006067923A1 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 | |
JP2007199905A (ja) | 半導体記憶装置の制御方法 | |
US20120198131A1 (en) | Data writing method for rewritable non-volatile memory, and memory controller and memory storage apparatus using the same | |
KR20220005111A (ko) | 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 | |
US8423707B2 (en) | Data access method for flash memory and storage system and controller using the same | |
TW201727472A (zh) | 資料儲存方法及其系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170822 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180306 |