KR970055629A - 비터비 디코더의 디코딩 방법 - Google Patents

비터비 디코더의 디코딩 방법 Download PDF

Info

Publication number
KR970055629A
KR970055629A KR1019950061325A KR19950061325A KR970055629A KR 970055629 A KR970055629 A KR 970055629A KR 1019950061325 A KR1019950061325 A KR 1019950061325A KR 19950061325 A KR19950061325 A KR 19950061325A KR 970055629 A KR970055629 A KR 970055629A
Authority
KR
South Korea
Prior art keywords
viterbi decoder
memory
states
decoding method
remaining
Prior art date
Application number
KR1019950061325A
Other languages
English (en)
Other versions
KR0180309B1 (ko
Inventor
조규택
김백현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950061325A priority Critical patent/KR0180309B1/ko
Publication of KR970055629A publication Critical patent/KR970055629A/ko
Application granted granted Critical
Publication of KR0180309B1 publication Critical patent/KR0180309B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations

Abstract

본 발명은 비터비 디코더의 디코딩 방법을 공개한다. 그 방법은 상태수의 최하위비트를 디코딩 데이타로 이용하는 과정을 포함한다. 다른 방법은 비터비 디코더의의 잔존 메모리부의 메모리 어드레스를 현재의 상태수로 이용하는 과정 및 어드레스에 해당하는 메모리를 잔존 경로의 이전 상태수를 기억하는데 이용하는 과정을 포함한다.
따라서 종래의 디코딩시 잔존된 브랜치가 엔코딩시 ‘0’이 입력되어 분기된 브래치인지 ‘1’이 입력되어 분기된 브래치인지를 기억하는 메모리를 줄일 수 있을 뿐만 아니라 소정의 메모리의 수를 줄일수 있는 장점이 있다.

Description

비터비 디코더의 디코딩 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명인 비터비 디코더의 디코딩 방법을 설명하기 위한 잔존 메모리부의 블럭도를 나타내는 것이다.

Claims (2)

  1. 엔코딩 데이타를 입력으로 하여 상태수를 역추적하는 비터비 디코더의 디코딩 방법에 있어서 상기 상태수의 최하위비트가 ‘0’인 상태수로 역추적된 경우에는 디코딩 데이타로 ‘0’을 출력하고 상기 상태수의 최하위비트가 ‘1’인 상태수로 역추적된 경우에는 디코딩 데이타로 ‘1’을 출력시키는 과정을 포함한 것을 특징으로 하는 비터비 디코더의 디코딩 방법.
  2. 엔코딩 데이타를 입력으로 하여 상태수를 역추적하는 비터비 디코더의 디코딩 방법에 있어서 상기 비터비 디코더의 잔존 메모리부의 메모리 어드레스를 현재의 상태수로 이용하는 과정; 및 상기 어드레스에 해당하는 메모리를 잔존 경로의 이전 상태수를 기억하는데 이용하는 과정을 포함한 것을 특징으로 하는 비터비 디코더의 디코딩 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950061325A 1995-12-28 1995-12-28 비터비 디코더 KR0180309B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950061325A KR0180309B1 (ko) 1995-12-28 1995-12-28 비터비 디코더

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950061325A KR0180309B1 (ko) 1995-12-28 1995-12-28 비터비 디코더

Publications (2)

Publication Number Publication Date
KR970055629A true KR970055629A (ko) 1997-07-31
KR0180309B1 KR0180309B1 (ko) 1999-04-01

Family

ID=19445873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950061325A KR0180309B1 (ko) 1995-12-28 1995-12-28 비터비 디코더

Country Status (1)

Country Link
KR (1) KR0180309B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713568B1 (ko) * 1998-12-14 2007-05-04 소니 가부시끼 가이샤 디코더 및 디코딩 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713568B1 (ko) * 1998-12-14 2007-05-04 소니 가부시끼 가이샤 디코더 및 디코딩 방법

Also Published As

Publication number Publication date
KR0180309B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
KR910005156A (ko) 파이프라인 처리 방법으로 동작하는 프리디코더 유니트 와 주 디코더 유니트를 갖는 마이크로프로세서
KR880008330A (ko) 스테이틱 램의 프리차아지 시스템
FI923389A0 (fi) Muoviankkuri kohteiden kiinnittämiseksi alustaan
KR960020510A (ko) 줄길이복호화기
KR910007000A (ko) 여유 수단을 가지는 반도체 메모리 장치
KR910008565A (ko) 분기 제어 회로
KR970055629A (ko) 비터비 디코더의 디코딩 방법
KR960002010A (ko) 순차 액세스 동작을 수행하는 메모리 회로
KR950009737A (ko) Rom의 판독 전환 회로
KR940000960A (ko) 마이크로프로세서
KR860009421A (ko) 논리기능을 가진 기억회로
KR910010299A (ko) 프로그래머블 콘트롤러의 비트연산 처리회로
KR930014028A (ko) 어드레스 프로그램 선택회로
KR960002004A (ko) 확장 롬 영역내의 플렉서블 어드레스 제어기
KR950033839A (ko) 어드레스 차단회로
KR960025127A (ko) 메모리의 일부 영역을 입출력 버퍼로 사용하는 방법 및 회로
KR970012074A (ko) 레지스터 세트 방법 및 회로
KR960038996A (ko) 반도체 메모리장치의 칼럼디코더
KR910016173A (ko) 교환기의 가입자 정보 분석시스템
KR930004865A (ko) 메모리 라이트 보호회로
KR910013712A (ko) 순차 버스용 클럭 장치
KR910012909A (ko) 마이크로 프로세서
KR970049719A (ko) 버퍼 단을 포함한 듀얼 명령어 처리 복호기
KR940017262A (ko) 비터비 복호기의 경로기억부(Path memory Matrix) 제어방법
KR970058213A (ko) 복호화된 리모콘신호의 코드 데이타 탐색방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee