KR960025127A - 메모리의 일부 영역을 입출력 버퍼로 사용하는 방법 및 회로 - Google Patents
메모리의 일부 영역을 입출력 버퍼로 사용하는 방법 및 회로 Download PDFInfo
- Publication number
- KR960025127A KR960025127A KR1019940038287A KR19940038287A KR960025127A KR 960025127 A KR960025127 A KR 960025127A KR 1019940038287 A KR1019940038287 A KR 1019940038287A KR 19940038287 A KR19940038287 A KR 19940038287A KR 960025127 A KR960025127 A KR 960025127A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- input
- address
- output
- mode signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
본 발명은 주기억장치의 일부 영역을 입출력 버퍼로 사용하는 방법 및 회로에 관한 것으로서, 주기억장치의 메모리 맵(Memory map)에 의거하여 입출력 또는 메모리 모드 신호를 출력하는 모드선택 회로와; 상기 메모리 맵, 입출력 모드신호, 그리고 메모리 모드 신호에 의거하여 메모리 데이터와 입출력 데이터의 주소를 출력하는 주소 확정회로를 포함한 것을 그 특징으로 하여, 시스템의 하드웨어(Hardware)와 소프트웨어(Software)적 규모가 축소됨에 따라 주된 CPU의 특수 모듈 CPU를 관리하기 위한 부담이 작아지게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 메모리의 일부 영역을 입출력 버퍼로 사용하는 방법을 나타내는 블럭도이다.
Claims (8)
- 주기억장치의 메모리 맵(Memory map)에서 입출력 데이터의 주소를 할당하는 단계와; 상기 메모리 맵에 의거하여 입출력 또는 메모리 모드 신호를 출력하는 단계와; 상기 메모리 맵, 입출력 모드 신호, 그리고 메모리 모드 신호에 의거하여 메모리 데이터와 입출력 데이터의 주소를 출력하는 단계를 포함한 것을 그 특징으로 하는 주기억장치의 일부 영역을 입출력 버퍼로 사용하는 방법.
- 제1항에 있어서 상기 입출력 또는 메모리 모드 신호를 출력하는 단계가, 주소 해독기를 적용한 것을 특징으로 하는 주기억장치의 일부 영역을 입출력 버퍼로 사용하는 방법.
- 제2항에 있어서 상기 주소 해독기의 입력에 CPU 주소 버스의 여분 비트를 적용하는 것을 특징으로 하는 주기억장치의 일부 영역을 입출력 버퍼로 사용하는 방법.
- 제1항에 있어서 상기 메모리 데이터와 입출력 데이터의 주소를 출력하는 단계가, 멀티플렉서를 적용한 것을 그 특징으로 하는 주기억장치의 일부 영역을 입출력 버퍼로 사용하는 방법.
- 주기억장치의 메모리 맵(Memory map)에 의거하여 입출력 또는 메모리 모드 신호를 출력하는 모드선택회로와; 상기 메모리 맵, 입출력 모드 신호, 그리고 메모리 모드 신호에 의거하여 메모리 데이터와 입출력 데이타의 주소를 출력하는 주소 확정회로를 포함한 것을 그 특징으로 하는 주기억장치의 일부 영역을 입출력 버퍼로 사용하는 회로.
- 제5항에 있어서, 상기 모드선택회로가 주소 해독기와 OR게이트를 포함한 것을 그 특징으로 하는 주기억장치의 일부 영역을 입출력 버퍼로 사용하는 회로.
- 제6항에 있어서, 상기 주소 해독기의 입력에 CPU 주소 버스의 여분 비트를 적용하는 것을 특징으로 하는 주기억장치의 일부 영역을 입출력 버퍼로 사용하는 회로.
- 제5항에 있어서, 상기 주소확정회로가 멀티플렉서와 버퍼를 포함한 것을 특징으로 하는 주기억장치의 일부 영역을 입출력 버퍼로 사용하는 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038287A KR0147614B1 (ko) | 1994-12-28 | 1994-12-28 | 메모리의 일부 영역을 입출력 버퍼로 사용하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038287A KR0147614B1 (ko) | 1994-12-28 | 1994-12-28 | 메모리의 일부 영역을 입출력 버퍼로 사용하는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960025127A true KR960025127A (ko) | 1996-07-20 |
| KR0147614B1 KR0147614B1 (ko) | 1998-09-15 |
Family
ID=19404553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940038287A KR0147614B1 (ko) | 1994-12-28 | 1994-12-28 | 메모리의 일부 영역을 입출력 버퍼로 사용하는 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147614B1 (ko) |
-
1994
- 1994-12-28 KR KR1019940038287A patent/KR0147614B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0147614B1 (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910008565A (ko) | 분기 제어 회로 | |
| KR960025127A (ko) | 메모리의 일부 영역을 입출력 버퍼로 사용하는 방법 및 회로 | |
| KR860004360A (ko) | 원격통신시스템용 마이크로프로세서 인터페이스장치 | |
| KR940012132A (ko) | 직접 메모리 액세스 제어기의 기능코드를 이용한 메모리영역 확장회로 | |
| KR920001353A (ko) | 프로세서와 코프로세서의 프로세서간 통신방식 | |
| KR970055629A (ko) | 비터비 디코더의 디코딩 방법 | |
| KR960039627A (ko) | 동기식 메모리소자의 입력버퍼 | |
| KR880006605A (ko) | 컴퓨터용 메모리 구성장치 | |
| KR910012951A (ko) | 다중처리기 시스템에서의 데이터 전송 방법 | |
| KR910010319A (ko) | 3중 메모리 방법 및 회로 | |
| KR960018923A (ko) | 내부버스 확장형태를 갖는 이중화된 제어장치 | |
| KR960018909A (ko) | 캐시 메모리의 기능을 갖는 메모리 장치 | |
| KR930004865A (ko) | 메모리 라이트 보호회로 | |
| KR960015232A (ko) | 캐시 메모리의 기능을 갖는 메모리 장치 | |
| KR970028963A (ko) | 마이크로 프로세서의 포트 테스트 회로 | |
| KR970049719A (ko) | 버퍼 단을 포함한 듀얼 명령어 처리 복호기 | |
| KR970050157A (ko) | 디지탈 브이 씨알의 이씨씨 인터페이스 장치 | |
| KR970049689A (ko) | Ibm 컴퓨터의 입출력 버스의 확장회로 | |
| KR960002004A (ko) | 확장 롬 영역내의 플렉서블 어드레스 제어기 | |
| KR920010447A (ko) | 이중포트 ram을 이용한 cpu간 데이터손실 방지회로 | |
| KR970049309A (ko) | 컴퓨터 시스템의 입출력 핀수 확장 장치 | |
| JPS61160162A (ja) | メモリのペ−ジ方式 | |
| KR970049690A (ko) | 피엘씨 증설모듈의 버스 안정화장치 및 방법 | |
| KR920006849A (ko) | 확장메모리의 주소지정시스템 | |
| KR950020203A (ko) | 멀티미디어 시스템의 피.씨.아이(pci) 버스 인터페이스 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090508 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |