KR950020203A - 멀티미디어 시스템의 피.씨.아이(pci) 버스 인터페이스 장치 - Google Patents

멀티미디어 시스템의 피.씨.아이(pci) 버스 인터페이스 장치 Download PDF

Info

Publication number
KR950020203A
KR950020203A KR1019930029085A KR930029085A KR950020203A KR 950020203 A KR950020203 A KR 950020203A KR 1019930029085 A KR1019930029085 A KR 1019930029085A KR 930029085 A KR930029085 A KR 930029085A KR 950020203 A KR950020203 A KR 950020203A
Authority
KR
South Korea
Prior art keywords
bus
address
buffer
signal
pci bus
Prior art date
Application number
KR1019930029085A
Other languages
English (en)
Other versions
KR950012513B1 (ko
Inventor
김현기
하정현
신옥근
박배욱
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019930029085A priority Critical patent/KR950012513B1/ko
Publication of KR950020203A publication Critical patent/KR950020203A/ko
Application granted granted Critical
Publication of KR950012513B1 publication Critical patent/KR950012513B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 PCI버스에 복수개의 Non-PCI디바이스를 인터페이스하는 회로에 관한 것으로, PCI버스(500)에서 입출력 읽기/쓰기와 메모리 읽기/쓰기 신호를 발생하는 버스제어로직(1)과 PCI버스의 어드레스/데이타 버스를 어드레스 버스와 데이타 버스로 분리하는 버퍼(2) 및 래치(3), 디바이스(600)의 칩 선택 신호를 발생시키는 디코우더(4), 데이타 버스를 분리하는 멀티플렉스(7)와 버퍼(9), 디바이스의 데이 타버스(8)를 PCI버스(500)의 어드레스/데이타 버스(AD)에 인터페이스 하기 위한 버퍼(10, 12)및 멀티플렉스(11)로 구성되는 것이 특징이다.

Description

멀티미디어 시스템의 피.씨.아이(PCI) 버스 인터페이스 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 구성을 나타낸 블록도.

Claims (1)

  1. PCI버스(500)와, 이 버스(500)와 직접 인터페이스되지 않는 복수개의 멀티미디어 디바이스(600)를 인터페이스하는 회로에 있어서, 상기 PCI(500)와 상기 복수개의 멀티미디어 디바이스(600) 사이에 각각 접속되는 두개의 로직 셀 디바이스(100,200)와 상기 두 로직 셀 디바이스(100)에 각각 접속되고 상기 로직 셀 디바이스를 위한 구성 프로그램을 저장하는 두 개의 프로그램식 롬(300,400)을 포함하고, 상기 각각의 로직 셀 디바이스는 상기 PCI버스(500)로부터 제공되는 제어신호들중 하나인 PCI버스 인에이블 신호에 응답하여 입출력읽기(IOR), 입출력쓰기(IOW), 메모리읽기(MEMR), 메모리쓰기(MEMW) 신호를 발생하여 멀티미디어 디바이스(600)로 제공하는 버스제어로직(1)과, PCI버스(500)의 어드레스/데이타 버스(AD)를 통하여 제공되는 어드레스 또는 데이터 신호를 받아들이는 제1의 버퍼(2)와, 이 버퍼(2)로부터 제공되는 어드레스 신호를 래치하는 래치(3)와, 상기 래치(3)로부터 제공되는 32비트의 어드레스 신호를 해독하여 복수개의 멀티미디어 디바이스칩(600)중 하나를 선택하기 위한 칩선택 신호를 발생하는 디코우더(4)와, 상기 래치(3)로부터 제공되는 어드레스 신호를 멀티미디어 디바이스칩(600)측의 어드레스 버스(5)로 전달하기 위한 제2의 버퍼(6)와, 상기 제1의 버퍼(2)를 통하여 제공되는 PCI버스(500)로부터의 데이터 신호와 어드레스 버스(5)를 통하여 제공되는 멀티미디어 디바이스(600)로부터의 어드레스 신호중 어느 하나를 선택하여 출력하는 제1의 멀티플렉서(7)와, 이 멀티플렉서(7)에 의해 선택된 신호를 받아들여 데이터 버스(8)로 전달하기 위한 제3의 버퍼(9)와, 데이터 버스(8)로부터의 데이타 신호를 받아들여 출력하는 제4의 버퍼(10)와, 상기 멀티미디어 디바이스(600)로부터 제4버퍼(10)를 통하여 제공되는 데이터 신호와 상기 제3버퍼(9)로부터 제공되는 멀티미디어 디바이스(600)로부터의 어드레스 신호중 하나를 선택하여 출력하는 제2의 멀티플렉서(11)와, 상기 제2멀티플렉서(11)의 출력을 어드레스/데이타버스(AD)로 제공하는 제5의 버퍼(12)를 포함하는 것을 특징으로 하는 멀티미디어 시스템의 피.씨.아이(PCI) 버스 인터페이스 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930029085A 1993-12-22 1993-12-22 멀티미디어 시스템의 피.씨.아이(pci) 버스 인터페이스 장치 KR950012513B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930029085A KR950012513B1 (ko) 1993-12-22 1993-12-22 멀티미디어 시스템의 피.씨.아이(pci) 버스 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930029085A KR950012513B1 (ko) 1993-12-22 1993-12-22 멀티미디어 시스템의 피.씨.아이(pci) 버스 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR950020203A true KR950020203A (ko) 1995-07-24
KR950012513B1 KR950012513B1 (ko) 1995-10-18

Family

ID=19372139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930029085A KR950012513B1 (ko) 1993-12-22 1993-12-22 멀티미디어 시스템의 피.씨.아이(pci) 버스 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR950012513B1 (ko)

Also Published As

Publication number Publication date
KR950012513B1 (ko) 1995-10-18

Similar Documents

Publication Publication Date Title
KR950015397A (ko) 반도체 메모리장치의 멀티비트 테스트회로 및 그 방법
KR850002617A (ko) 마이크로 컴퓨터의 기억페이징 시스템
KR970051207A (ko) 메모리의 워드라인 구동회로
KR840001410A (ko) 프로그램 가능 논리장치
KR950020203A (ko) 멀티미디어 시스템의 피.씨.아이(pci) 버스 인터페이스 장치
KR860004360A (ko) 원격통신시스템용 마이크로프로세서 인터페이스장치
KR980006890A (ko) 싱크 워드 검출회로
KR940027383A (ko) 버스 다중화 회로
KR940005878Y1 (ko) 에이직(asic)의 신호 디버깅 회로
KR970051453A (ko) 멀티비트 테스트모드회로
US20010004752A1 (en) Communication interface between processors and semiconductor integrated circuit apparatus
KR920009452B1 (ko) 32비트 마이크로 프로세서를 이용한 64비트 데이타전송회로
KR960035219A (ko) 디지탈 신호 처리(dsp) 칩에서 입력포트 확장회로
KR970012718A (ko) 동기 반도체 메모리 장치
KR940022285A (ko) 데이타처리시스템 및 그것에 사용되는 프로세서
KR960025127A (ko) 메모리의 일부 영역을 입출력 버퍼로 사용하는 방법 및 회로
KR950009403A (ko) 피포메모리를 이용한 디지탈 시그날 프로세서 인터페이스 장치
KR920015202A (ko) 이중포트 기억 장치의 제어 로직 회로
KR950022598A (ko) 리셋 출력회로
KR970076803A (ko) 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치
KR930004866A (ko) 고속 데이타 송수신 인터페이스 회로 및 방법
KR900013782A (ko) 뮤즈 음성수신용 비트 디-인터리브 회로
KR930004865A (ko) 메모리 라이트 보호회로
KR880013066A (ko) 쿼드유와트 칩 선택제어회로
KR970066849A (ko) 프로그램형 제어기에서 비트연산을 도와주는 하드웨어 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980929

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee