KR950022598A - 리셋 출력회로 - Google Patents
리셋 출력회로 Download PDFInfo
- Publication number
- KR950022598A KR950022598A KR1019930026143A KR930026143A KR950022598A KR 950022598 A KR950022598 A KR 950022598A KR 1019930026143 A KR1019930026143 A KR 1019930026143A KR 930026143 A KR930026143 A KR 930026143A KR 950022598 A KR950022598 A KR 950022598A
- Authority
- KR
- South Korea
- Prior art keywords
- reset
- data
- address
- output
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Electronic Switches (AREA)
Abstract
소정 리셋 원인에 대응하는 리셋데이타를 구비하여 리셋팅 동작시 상기 리셋원인에 대응하는 리셋 데이타를 출력하는 리셋 출력회로가 개시되고 있다. 본 발명은 소정 리셋 상태들에 대응하는 리셋 신호들을 입력받으며, 상기 입력신호에 대응하여 리셋 어드레스 데이타와 리셋발생에 대응하는 리셋 상태신호를 출력하는 리셋 어드레스 데이타 출력수단과, 소정 어드레스 영역내에 초기 리셋팅을 위한 리셋팅 데이타와 상기 리셋상태에 대응하는 소정 어드레스 영역내에 초기 리셋팅을 위한 리셋팅 시스템내의 전반적인 제어동작을 수행하며, 리셋상태신호에 대응하여 메모리의 리셋데이타를 억세스하기 위한 어드레스 데이타를 출력하며, 리셋팅 데이타와 리셋 정보데이타를 입력받아 리셋팅데이타에 대응하여 리셋팅동작되며 리셋 정보 데이타를 출력하는 중앙처리장치와, 리셋 어드레스 데이타와 어드레스 데이타를 입력받으며 리셋 상태신호에 대응하여 어드레스 데이타와 리셋 어드레스 데이타 및 어드레스 데이타의 혼합 어드레스 데이타를 메모리의 억세스 어드레스 데이타로 출력하는 어드레스 선택수단과, 중앙처리장치의 데이타 입출력을 위한 데이타 버퍼수단으로 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일 실시예에 따른 리셋 출력회로도,
제3도는 제2도의 구성중 롬의 메모리맵,
제4도는 본 발명의 일 실시예에 따른 리셋출력회로의 전원 온 리셋 상태에 따른 주요 타이밍도.
Claims (7)
- 리셋 출력회로에 있어서, 소정 리셋 상태들에 대응하는 적어도 둘 이상의 리셋 신호들을 입력받으며, 상기 리셋 신호입력에 대응하여 리셋 어드레스 데이타와 리셋발생에 대응하는 리셋 상태신호를 출력하는 리셋 어드레스 데이타 출력수단과, 소정 어드레스 영역내에 초기 리셋팅을 위한 리셋팅 데이타와 상기 리셋상태에 대응하는 소정 리셋 정보 데이타들을 구비하는 메모리와, 시스템내의 전반적인 제어동작을 수행하며, 상기 리셋상태신호에 대응하여 상기 메모리의 리셋팅데이타를 억세스하기 위한 어드레스 데이타를 출력하여, 상기 리셋팅 데이타와 리셋 정보데이타를 입력받으며, 상기 리셋팅데이타에 대응하여 리셋팅제어되어 상기 리셋 정보 데이타를 출력하는 중앙처리장치와, 상기 리셋 어드레스 데이타와 상기 어드레스 데이타를 입력받으며 상기 리셋 상태신호에 대응하여 상기 어드레스 데이타와 상기 리셋 어드레스 데이타 및 상기 어드레스 데이타의 혼합 어드레스 데이타를 상기 메모리의 억세스 어드레스 데이타로 출력하는 어드레스 선택수단과, 상기 중앙처리장치의 데이타 입출력을 위한 데이타 버퍼수단으로 구성함을 특징으로 하는 리셋 출력회로.
- 제1항에 있어서, 상기 어드레스 선택수단이 소정 클럭신호와 상기 리셋상태신호를 입력받아 논리합 연산출력하는 논리합연산수단과, 상기 리셋 어드레스 데이타를 입력받으며, 상기 논리합연산소자의 출력을 클럭입력받아 상기 클럭입력에 대응하여 상기 리셋 어드레스 데이타를 래치출력하는 제1래치수단과, 상기 리셋상태신호와 소정 프리셋 신호를 입력받으며, 상기 입력신호에 대응하여 어드레스 셀렉트 신호를 제2래치수단과, 상기 리셋 어드레스 데이타와 상기 중앙처리장치의 어드레스 데이타중 소정 어드레스 비트만은 입력받으며, 상기 어드레스 셀렉트 신호에 출력제어되어 상기 입력데이타를 선택적 출력하는 멀티플렉서와, 상기 데이타버퍼수단의 출력을 디코딩하여 상기 리셋 어드레스 데이타의 출력에 대응하는 상기 프리셋 신호를 출력하는 어드레스 디코더와, 상기 프리셋 신호와 상기 어드레스 셀렉트 신호를 입력받아 논리곱연산출력하는 논리곱연산수단과, 상기 멀티플렉서의 출력과 상기 중앙처리장치의 어드레스 데이타를 입력받으며, 상기 두 입력 데이타를 결합하여 상기 메모리를 억세스하기 위한 억세스어드레스 데이타로 상기 메모리로 출력하는 어드레스 버퍼로 구성함을 특징으로 하는 리셋 출력회로.
- 상기 제1항에 있어서, 상기 중앙처리장치가 모토롤라사의 MC68000임을 특징으로 하는 리셋 출력회로.
- 상기 제2항에 있어서, 상기 중앙처리장치가 모토롤라사의 MC68000임을 특징으로 하는 리셋 출력회로.
- 상기 제4항에 있어서, 상기 리셋 어드레스 데이타 출력수단이 엔코더임을 특징으로 하는 리셋 출력회로.
- 교환기 접속모듈의 리셋출력회로에 있어서, 소정 리셋 상태들에 대응하는 적어도 둘 이상의 리셋신호를 입력받으며, 상기 리셋신호입력에 대응하여 3비트의 리셋 어드레스 데이타로 엔코팅 출력하며, 리셋상태 발생에 대응하는 리셋상태신호를 출력하는 리셋 어드레스 데이타 출력수단과, 소정 어드레스 영역내에 초기 리셋팅을 위한 리셋팅 데이타와 상기 리셋상태에 대응하는 소정 리셋정보데이타들을 구비하는 롬과, 시스템내의 전반적인 제어동작을 수행하며, 상기 리셋상태신호에 대응하여 상기 메모리의 리셋팅데이타를 억세스하기위한 어드레스 데이타를 출력하여 상기 리셋팅 데이타와 리셋 정보데이타를 입력받으며 상기 리셋팅데이타에 대응하여 리셋팅제어되어 상기 리셋 정보 데이타를 출력하는 중앙처리장치와, 소정 클럭신호와 상기 리셋상태신호를 입력받아 논리합 연산출력하는 논리합연산소자와, 상기 리셋 어드레스 데이타를 입력받으며, 상기 논리합연산호자의 출력을 클럭입력받아, 상기 클럭 입력신호에 대응하여 상기 리셋 어드레스 데이타를 래치출력하는 3입력 래치소자와, 상기 리셋상태신호를 클리어 입력받고, 소정 프리셋 신호를 프리셋 입력받으며, 데이타 입력단과 클럭 입력단이 기준전위단자에 연결되어 상기 리셋상태신호 및 상기 프리셋 신호에 대응하여 어드레스 셀렉트 신호를 출력하는 래치소자와, 상기 리셋 어드레스 데이타 및 상기 중앙처리장치로부터 상기 리셋 어드레스 데이타에 대응하는 3비트와 해당 어드레스 데이타를 입력받으며, 상기 어드레스 셀렉트 신호에 출력제어되어 상기 두 입력 데이타를 선택적 출력하는 멀티 플렉서와, 상기 멀티 플렉서의 출력을 디코딩하여 상기 프리셋 신호로 출력하는 어드레스 디코더와, 상기 프리셋 신호와 상기 래치소자의 출력신호를 입력받아 논리곱 연산하여 롬 인에이블 신호로 출력하는 논리곱 연산소자와, 상기 멀티플렉서의 출력과 상기 중앙처리장치의 어드레스 데이타를 입력받아 상기 롬 내의 데이타를 억세스하기 위해 버퍼링 출력하는 어드레스 버퍼와, 상기 중앙처리장치의 데이타 입출력을 위한 데이타 버퍼로 구성함을 특징으로 하는 리셋 출력회로.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026143A KR960016271B1 (ko) | 1993-12-02 | 1993-12-02 | 교환기 접속모듈의 리셋 출력회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026143A KR960016271B1 (ko) | 1993-12-02 | 1993-12-02 | 교환기 접속모듈의 리셋 출력회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950022598A true KR950022598A (ko) | 1995-07-28 |
| KR960016271B1 KR960016271B1 (ko) | 1996-12-07 |
Family
ID=19369644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930026143A KR960016271B1 (ko) | 1993-12-02 | 1993-12-02 | 교환기 접속모듈의 리셋 출력회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960016271B1 (ko) |
-
1993
- 1993-12-02 KR KR1019930026143A patent/KR960016271B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960016271B1 (ko) | 1996-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5214697A (en) | Program execution apparatus for ensuring security of a program | |
| KR870009397A (ko) | 불휘발성 반도체기억장치 | |
| KR960008543A (ko) | 프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로 프로세서와 이에 관련된 방법 | |
| KR870009296A (ko) | 확장된 비트 슬라이스 프로세서 산술논리 연산유니트 | |
| KR910017759A (ko) | 순서동작형 논리회로 디바이스 | |
| KR950022598A (ko) | 리셋 출력회로 | |
| KR950008440B1 (ko) | 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로 | |
| KR970031616A (ko) | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템 | |
| US5153921A (en) | Microcomputer | |
| KR920022310A (ko) | 효율이 개선된 deam행 용장 회로 및 용장 대체 방법 | |
| KR860009421A (ko) | 논리기능을 가진 기억회로 | |
| KR910008411B1 (ko) | 중앙처리장치의 메모리 확장장치 | |
| JP2622051B2 (ja) | Ｅｅｐｒｏｍ | |
| KR940012128A (ko) | 마이크로 컴퓨터 | |
| KR950009237B1 (ko) | 동기식 반도체 메모리 장치의 데이타 처리방법 | |
| KR950015095A (ko) | 태그 비트를 사용한 메모리 접근 방식 | |
| KR920022107A (ko) | 이동체 단말기의 전원 온/오프에 의한 nvm 오동작 보호회로 | |
| KR910012969A (ko) | 양방향 병렬포트 | |
| KR950020203A (ko) | 멀티미디어 시스템의 피.씨.아이(pci) 버스 인터페이스 장치 | |
| KR960015650A (ko) | 범용 입출력 장치 | |
| KR920004967A (ko) | 테스트 환경 구축용 하드웨어 및 소프트웨어 | |
| KR20000002095A (ko) | 산업용 컨트롤러의 옵션 카드 확장 장치 | |
| KR950001762A (ko) | 양방향에서 동시에 입출력 가능한 듀얼포트램 | |
| KR900018825A (ko) | 퍼스널 콤퓨터에 있어서 입출력 제어회로의 작동 제어장치 | |
| KR19990076172A (ko) | 메모리 데이터 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061117 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |