KR950015095A - 태그 비트를 사용한 메모리 접근 방식 - Google Patents

태그 비트를 사용한 메모리 접근 방식 Download PDF

Info

Publication number
KR950015095A
KR950015095A KR1019930024440A KR930024440A KR950015095A KR 950015095 A KR950015095 A KR 950015095A KR 1019930024440 A KR1019930024440 A KR 1019930024440A KR 930024440 A KR930024440 A KR 930024440A KR 950015095 A KR950015095 A KR 950015095A
Authority
KR
South Korea
Prior art keywords
memory
bus
board
output
controlling
Prior art date
Application number
KR1019930024440A
Other languages
English (en)
Other versions
KR0129793B1 (ko
Inventor
선용완
Original Assignee
김주용
현대전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자 주식회사 filed Critical 김주용
Priority to KR1019930024440A priority Critical patent/KR0129793B1/ko
Publication of KR950015095A publication Critical patent/KR950015095A/ko
Application granted granted Critical
Publication of KR0129793B1 publication Critical patent/KR0129793B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 다중 처리 및 병렬 처리 컴퓨터의 메모리 관리 방법에 있어서, 다중 메모리 시스템에서 태그 비트(TAG BIT)를 사용하여 메모리 접근시 병렬처리가 가능하도록 한 태그 비트를 사용한 메모리 방식에 관한 것으로, 일반적으로 중대형 컴퓨터 시스템과 같은 중형급 이상에서는 여러장의 주 기억 장치 보드가 소요되는데 이와 같은 주 기억 장치 접근 시간을 줄이기 위한 종래의 인터리빙 방식은, 리드 혹은 라이트의 명령어를 접속되어 있는 보드가 버스 사용중 상태 데이타 버스를 묶어 두는 관계로 비능률적이고, 또한 이를 많이 사용하여야 하는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 감안하여, 메모리 버스 상에 팬디드 프로토콜을 사용하여 리드/라이트 동작시 데이타가 전송되는 순간만 버스 사용중 상태이고, 그 외의 상태는 버스 개방 상태를 유지하도록 함으로써, 메모리 접근의 중첩에 의한 주 기억 장치 접근 시간을 줄이도록 한 것이다.

Description

태그 비트를 사용한 메모리 접근 방식
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 태그 비트를 사용한 메모리 접근 방식의 시스템 구성도,
제3도는 제2도의 메모리 제 보드에 대한 상세 구성도,
제4도는 각 보드간의 제어 신호 예시도.

Claims (3)

  1. 전체 시스템을 제어, 처리하는 시스템 제어 보드(1)와; 이 시스템 제어 보드(1)의 제어를 받아 명령어의 수행 및 제어기능을 담당하는중앙 처리 장치 보드(2)와; 정보를 저장하는 메모리 보드(3)와; 이 메모리 보드(3)를 제어하는 메모리 제어 보드(4)와; 이 메모리 제어 보드(4)로 이루어지 짐을 특징으로 하는 태그 비트를 사용한 메모리 접근 방식.
  2. 제1항에 있어서, 상기 메모리 제어 보드(4)는 중앙 처리 장치 버스(CPU BUS)상의 단일 식별자(Identifier 이하 ID라 팅함)를 래치하는 식별자 제어 논리부(41)와; 메모리 버스에서 데이타 리드시 복귀하는 파이프 출력부(42)와; 중앙 처리 장치(CPU)버스로부터 메모리 버스로 명령어를 주는 연산 코드 레지스터(43)와; 이 연산 코드 레지스터(43)에서 출력된 명령어를 해독하여 제어 출력하는 명령어 해독 및 제어부(44)와; 이 명령어 해독 및 제어부(44)에서 해독된 명령어에 의해 메모리 열을 제어하는 메모리열 제어부(45)와; 중앙 처리 장치(CPU)버스에서 리드/라이트시 메모리 버스로 어드레스를 보내주는 어드레스 레지스터(46)와, 데이타 라이트시 메모리 버스로 데이타를 입력하는 데이타 레지스터(47)를 포함하여 이루어짐을 특징으로 하는 태그 비트를 사용한 메모리 접근 방식.
  3. 제1항에 있어서, 상기 메모리 보드(3)의 메모리 보드 인터페이스 논리부(5) 시스템 클럭인가시 메모리 버스로부터 입력된 명령어 태그를 래치하는 래치부(51)와; 이 래치부(51)이 출력을 시스템 클럭 인가시 리턴 시키는 리턴 레지스터(52)와; 상기 래치부(51)에서 출력된 명령어 태그 및 메모리 열 제어부(45)에서 출력된 응답 태그를 비교하여 일치할 경우 부합 신호를 출력하는 비교기(53)와; 이 비교기(53)이 출력에 의해 출력 가능 상태로 되어 메모리 버스 상에 데이타를 실어주는 송 수신기(54)를 포함하여 이루어짐을 특징으로 하는 태그 비트를 사용한 메모리 접근 방식.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930024440A 1993-11-17 1993-11-17 태그 비트를 사용한 메모리 엑세스 장치 및 방법 KR0129793B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930024440A KR0129793B1 (ko) 1993-11-17 1993-11-17 태그 비트를 사용한 메모리 엑세스 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930024440A KR0129793B1 (ko) 1993-11-17 1993-11-17 태그 비트를 사용한 메모리 엑세스 장치 및 방법

Publications (2)

Publication Number Publication Date
KR950015095A true KR950015095A (ko) 1995-06-16
KR0129793B1 KR0129793B1 (ko) 1998-04-15

Family

ID=19368248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024440A KR0129793B1 (ko) 1993-11-17 1993-11-17 태그 비트를 사용한 메모리 엑세스 장치 및 방법

Country Status (1)

Country Link
KR (1) KR0129793B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354911B1 (ko) * 2000-06-07 2002-10-05 주식회사 호남금속 반지사이즈 측정기구

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354911B1 (ko) * 2000-06-07 2002-10-05 주식회사 호남금속 반지사이즈 측정기구

Also Published As

Publication number Publication date
KR0129793B1 (ko) 1998-04-15

Similar Documents

Publication Publication Date Title
KR970012145A (ko) 데이타 프로세서와 그 작동 방법, 그 디버깅 작동 실행 방법 및 그 중단점 값 수정 방법
US5301276A (en) Method and device for assigning I/O address in data processing apparatus
JP3756409B2 (ja) データハザード検出システム
KR970071302A (ko) 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법
JP4471947B2 (ja) データ処理装置及びデータ処理方法
KR970066889A (ko) 다중레벨 분기 예측 방법 및 장치
KR950015095A (ko) 태그 비트를 사용한 메모리 접근 방식
US5715411A (en) Apparatus and method of converting subtractive decode device cycles to positive peripheral component interface decode device cycles
KR890016475A (ko) 다이렉트 메모리 액세스 제어장치
JPH06266614A (ja) メモリ制御方法
US20030120890A1 (en) Method for memory addressing in micro controller and device using the same
KR960008245Y1 (ko) 칩선택신호가 없는 칩을 디스에이블시키는 회로
JPH09185460A (ja) 外部記憶装置制御システム
JP2870285B2 (ja) レジスタ
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JPS6244352B2 (ko)
JPH11328084A (ja) ディスク装置のホストインターフェース回路およびディスク装置
KR870001937Y1 (ko) 멀티 버스를 사용한 컴퓨터에서의 ilbx를 이용한 듀얼포트 시스템
JPH0528751A (ja) 半導体記憶装置
KR930023839A (ko) 메모리제어논리장치
JP2000224174A (ja) Ａｔｍ通信制御装置
KR910005165A (ko) 다수 컴퓨터 연결 프린터의 접속제어장치
JPS60124765A (ja) デ−タ転送方式
JPS60243760A (ja) システムパラメ−タ設定方式
JPH0926917A (ja) メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021018

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee