JPH11328084A - ディスク装置のホストインターフェース回路およびディスク装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 ホストコンピュータから発行されたコマンド
に対応する処理を実行中に送られた無効なパラメータに
よる誤動作を防止する。 【解決手段】 ホストインターフェース回路２の、アド
レスデコード回路ａ（７）は、ホストコンピュータＨか
らパラメータレジスタ１１を選択するアドレス信号が送
られてきたらテンポラリレジスタライトクロック２４を
生成してテンポラリレジスタ９にパラメータデータを格
納させ、コマンドレジスタ１０を選択するアドレス信号
が送られてきたらコマンドレジスタライトクロック２３
を生成してコマンドレジスタ１０にコマンドデータを格
納させると共にテンポラリレジスタ９内のパラメータデ
ータをパラメータレジスタ１１に格納させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディスク装置のホ
ストインターフェース回路およびディスク装置に関し、
さらに詳しくは、ホストコンピュータより発行されたコ
マンドに対応した処理を実行中に無効なパラメータが送
られてきても誤動作しないように改良したディスク装置
のホストインターフェース回路およびディスク装置に関
する。特に、データ転送処理を実行中の誤動作を防止す
るのに有用である。

【０００２】

【従来の技術】図４は、従来のディスク装置のホストイ
ンターフェース回路５０２の一例を含むハードディスク
装置５００の構成図である。このハードディスク装置５
００は、ホストコンピュータＨに接続されたホストイン
ターフェース回路５０２と，ディスク装置本体部Ｄとを
具備して構成されている。

【０００３】前記ホストインターフェース回路５０２
は、ホストコンピュータＨから出力されたアドレス信号
を伝送するホストアドレスバス３と，前記ホストコンピ
ュータＨとの間でデータ転送を行うためのデータバス６
と，前記アドレス信号をデコードするアドレスデコード
回路ａ（６７）と，前記ホストコンピュータＨへ出力す
るデータを選択するデータセレクタａ（８）と，前記ホ
ストコンピュータＨにより発行されたコマンドデータを
格納するコマンドレジスタ１０と，前記ホストコンピュ
ータＨにより発行されたパラメータデータを取り込むパ
ラメータレジスタ６１と，ハードディスク装置５００の
状態を表すステータス情報を格納するステータスレジス
タ１２と，前記ディスク装置本体部Ｄ（のＣＰＵインタ
ーフェース１６）へ出力するデータを選択するデータセ
レクタｂ（１３）と，前記ディスク装置本体部Ｄ（のＣ
ＰＵ５１）からのアドレス信号をデコードするアドレス
デコード回路ｂ（１４）と，前記ディスク装置本体部Ｄ
（のＣＰＵインターフェース１６）との間を接続するア
ドレスバス３０と，前記ディスク装置本体部Ｄ（のＣＰ
Ｕインターフェース１６）との間を接続するデータバス
３３と，ホストバス切り替え回路３７と，ＣＰＵバス切
り替え回路３８とを具備して構成されている。なお、上
記ホストインターフェース回路５０２の基本構成は、例
えば特開平９−４４４４７号公報に開示されている。

【０００４】前記ディスク装置本体部Ｄは、前記ホスト
インターフェース回路５０２との間でやり取りするデー
タを集合するデータ転送ブロック１５と，前記ホストイ
ンターフェース回路５０２との間を接続するＣＰＵイン
ターフェース１６と，各部の作動を制御するＣＰＵ５１
と，磁気ヘッド５２と，その磁気ヘッド５２の位置を制
御するヘッド位置制御部５３と，前記磁気ヘッド５２に
よるライト（write ）およびリード（read）を制御する
ライト／リード制御部５４と，磁気ディスク５５と，そ
の磁気ディスク５５を駆動するディスク駆動部５６とを
具備して構成されている。

【０００５】図中、４は、ホストコンピュータＨから出
力されたデータのライトを指令するホストライトストロ
ーブ信号である。５は、ホストコンピュータＨがディス
ク装置本体部Ｄからのデータをリードすることを指令す
るホストリードストローブ信号である。１７は、データ
転送ブロック部１５を介して磁気ディスク５５上にデー
タを書き込むためのデータライトクロックである。１８
は、データ転送ブロック１５を介して磁気ディスク５５
からデータをリードするためのデータリードクロックで
ある。１９は、データ転送ブロック１５を介して磁気デ
ィスク５５からリードされたディスクリードデータであ
る。２１は、ホストコンピュータＨへ送られるホストリ
ードデータである。２２は、ホストコンピュータＨから
入力されたホストライトデータである。２３は、コマン
ドレジスタ１０にコマンドデータを格納するためのコマ
ンドレジスタライトクロックである。２５は、パラメー
タレジスタ６１から取り出されたパラメータレジスタデ
ータである。２６は、コマンドレジスタ１０から取り出
されたコマンドレジスタデータである。２７は、ホスト
コンピュータＨからコマンドが発行されたことをディス
ク装置本体部Ｄへ知らせるコマンド発行割込み信号であ
る。２８は、ステータスレジスタ１２から取り出された
ステータスレジスタデータである。２９は、ディスク装
置本体部Ｄがデータ処理中であることを示すＢＵＳＹ信
号である。３１は、ディスク装置本体部Ｄ（のＣＰＵ５
１）からのデータライト信号である。３２は、ディスク
装置本体部Ｄ（のＣＰＵ５１）からのデータリード信号
である。３４は、ＣＰＵリードデータである。３５は、
ＣＰＵライトデータである。３６は、ステータスレジス
タライトクロックである。１０１は、パラメータレジス
タ６１にパラメータデータを格納するためのパラメータ
レジスタライトクロックである。

【０００６】次に、前記ホストインターフェース回路５
０２の動作について説明する。このホストコンピュータ
Ｈは、ディスク装置本体部Ｄに対してデータの読み書き
を指示する場合、磁気ディスク５５上のセクタナンバ
や，シリンダナンバおよびヘッドナンバなどを表わすパ
ラメータデータと，それに引き続くコマンドデータとを
組み合せて構成されるコマンドを発行する。具体的に
は、ホストコンピュータＨは、ホストアドレスバス３上
にパラメータレジスタ６１を選択するアドレス信号を出
力すると共に、前記パラメータレジスタ６１に格納する
パラメータデータをホストデータバス６上に出力し、ホ
ストライトストローブ信号４をアサートする。アドレス
デコード回路ａ（６７）は、前記アドレス信号とホスト
ライトストローブ信号４とをデコードし、パラメータレ
ジスタライトクロック１０１を生成する。前記パラメー
タレジスタ６１は、ホストデータバス６と，ホストバス
切り替え回路３７およびホストライトデータバス２２を
介して、前記パラメータデータを取り込み、前記パラメ
ータレジスタライトクロック１０１により格納する。

【０００７】次に、ホストコンピュータＨは、コマンド
レジスタ１０を選択するアドレス信号をホストアドレス
バス３上に出力すると共に、前記コマンドレジスタ１０
に格納するコマンドデータをホストデータバス６上に出
力し、ホストライトストローブ信号４をアサートする。
アドレスデコード回路ａ（６７）は、前記アドレス信号
およびホストライトストローブ信号４とをデコードし、
コマンドレジスタライトクロック２３を生成する。前記
コマンドレジスタ１０は、ホストデータバス６と，ホス
トバス切り替え回路３７およびホストライトデータバス
２２を介して、前記コマンドデータを取り込み、前記コ
マンドレジスタライトクロック２３により格納する。以
上のように、ホストコンピュータＨより一連のコマンド
（パラメータデータと，それに引き続くコマンドデータ
との組み合わせ）が発行されると、パラメータデータが
パラメータレジスタ６１に格納され、コマンドデータが
コマンドレジスタ１０に格納される。

【０００８】図５は、ホストコンピュータＨからディス
ク装置本体部Ｄへのデータ転送処理を実行中に、ホスト
コンピュータＨから無効なパラメータが発行された場合
のホストインターフェース回路５０２の各部の動作を示
すタイミングチャートである。なお、無効な（ホストイ
ンターフェースプロトコルの規格上からは不必要な）パ
ラメータデータが発行される要因は、例えばホストコン
ピュータＨが実行する制御ソフトウェアの処理内容にあ
る。まず、ホストコンピュータＨは、一連のコマンド
（パラメータデータと，それに引き続くコマンドデータ
との組み合わせ）の発行に先立ちステータスレジスタ１
２に格納されたステータスレジスタデータ２８をリード
し、当該ステータスレジスタデータ中のＢＵＳＹビット
により、ディスク装置本体部Ｄに対するコマンド発行が
許可されている（ディスク装置本体部Ｄがコマンドを受
け取ることができる状態にある）か否かを判別する。デ
ィスク装置本体部Ｄに対するコマンド発行が許可されて
いると判別されたならば、ホストコンピュータＨは、パ
ラメータレジスタ６１を選択するアドレス信号をホスト
アドレスバス３上に出力すると共に、前記パラメータレ
ジスタ６１に格納するパラメータデータαをホストデー
タバス６上に出力し、ホストライトストローブ信号４を
アサートする。アドレスデコード回路ａ（６７）は、前
記アドレス信号とホストライトストローブ信号４とをデ
コードし、パラメータレジスタライトクロック１０１を
生成する。パラメータレジスタ６１は、ホストデータバ
ス６と，ホストバス切り替え回路３７およびホストライ
トデータバス２２を介して、パラメータデータαを取り
込み、前記パラメータレジスタライトクロック１０１に
より格納する。

【０００９】次に、ホストコンピュータＨは、ホストア
ドレスバス３上にコマンドレジスタ１０を選択するアド
レス信号を出力すると共に、ホストデータバス６上にコ
マンドデータを出力し、ホストライトストローブ信号４
をアサートする。アドレスデコード回路ａ（６７）は、
前記アドレス信号とホストライトストローブ信号４とを
デコードし、コマンドレジスタライトクロック２３を生
成する。コマンドレジスタ１０は、ホストデータバス６
と，ホストバス切り替え回路３７およびホストライトデ
ータバス２２を介してコマンドデータを取り込み、前記
コマンドレジスタライトクロック２３により格納する。

【００１０】ここで、前記コマンドデータがデータライ
トを指示するコマンドデータの場合、ホストコンピュー
タＨは、データ転送ブロック１５を選択するアドレス信
号をホストアドレスバス３上に出力すると共に、磁気デ
ィスク５５上に書き込むデータブロックをホストデータ
バス６上に出力し、当該データブロックのデータワード
毎に前記ホストライトストローブ信号４をアサートす
る。アドレスデコード回路ａ（６７）は、前記アドレス
信号とホストライトストローブ信号４とをデコードし、
データライトクロック１７を生成する。これにより、デ
ィスク装置本体部Ｄのデータ転送ブロック１５には、デ
ータブロックおよび前記データライトクロック１７が入
力され、磁気ディスク５５上に前記データブロックが書
き込まれる。データ転送処理の実行中に無効なパラメー
タβが発行されると、前記パラメータデータαが発行さ
れたときと同様に、パラメータレジスタクロック１０１
がアサートされ、前記パラメータレジスタ６１に無効な
パラメータデータβが書き込まれる。これ以降は、パラ
メータデータβに従って磁気ディスク５５上に前記デー
タブロックが書き込まれる。

【００１１】

【発明が解決しようとする課題】上記従来のホストイン
ターフェース回路５０２では、コマンドに対応した処理
を実行中にホストコンピュータＨから無効なパラメータ
データが送られてくると、パラメータレジスタ６１内の
パラメータデータが無効なパラメータデータに置き換わ
ってしまい、誤動作しやすい問題点がある。例えば、図
５の例で、データ転送コマンドに対応したパラメータデ
ータαが無効なパラメータデータβに置き換わり、磁気
ディスク５５上のデータ書き込み位置を指定するセクタ
ナンバが変わると、それ以降のデータブロックが誤った
セクタ位置にライトされるため、既にライトされている
データを破壊する可能性がある。そこで、本発明の目的
は、ホストコンピュータより発行されたコマンドに対応
する処理を実行中に無効なパラメータが送られてきても
誤動作しないように改良したディスク装置のホストイン
ターフェース回路およびディスク装置を提供することに
ある。

【００１２】

【課題を解決するための手段】第１の観点では、本発明
は、ホストコンピュータとディスク装置本体との間に介
在し、前記ホストコンピュータより発行され且つ少なく
とも一つのパラメータデータと当該パラメータデータに
引き続くコマンドデータとを組み合せて構成されるコマ
ンドを受け取り、前記パラメータデータおよび前記コマ
ンドデータを前記ディスク装置本体に引き渡すディスク
装置のホストインターフェース回路であって、前記ホス
トコンピュータから送られたパラメータデータを一時的
に保持するパラメータデータ一時保持手段と、前記ホス
トコンピュータからコマンドデータが送られてきたこと
を契機として前記パラメータデータ一時保持手段に保持
されたパラメータデータを取り込んで格納するパラメー
タデータ格納手段と、前記コマンドデータを格納するコ
マンドデータ格納手段とを具備したことを特徴とするデ
ィスク装置のホストインターフェース回路を提供する。
上記第１の観点によるホストインターフェース回路で
は、ホストコンピュータから送られたパラメータデータ
をパラメータデータ一時保持手段にいったん保持してお
き、ホストコンピュータからコマンドデータが送られて
きてからパラメータデータ格納手段に格納し直すので、
コマンドに対応する処理を実行中に無効なパラメータデ
ータが送られてきても、パラメータデータ格納手段に格
納された内容は元のまま変わらない。したがって、無効
なパラメータデータがディスク装置本体に引き渡されて
誤動作することを防止することが出来る。

【００１３】第２の観点では、本発明は、上記構成のデ
ィスク装置のホストインターフェース回路において、前
記ホストコンピュータから前記パラメータデータ格納手
段を選択するアドレス信号が送られてきたことを契機と
して前記パラメータデータ一時保持手段にパラメータデ
ータ書込み信号を出力するアドレスデコード手段を具備
したことを特徴とするディスク装置のホストインターフ
ェース回路を提供する。上記第２の観点によるホストイ
ンターフェース回路では、パラメータデータ格納手段を
選択するアドレス信号を契機としてパラメータデータ一
時保持手段にパラメータデータ書込み信号を出力するの
で、ホストコンピュータの動作を従前のまま変えずに
（すなわち、従来のホストインターフェース回路を動作
させるホストコンピュータをそのまま用いた場合で
も）、適切なタイミングでパラメータデータをパラメー
タデータ一時保持手段に格納することが出来る。

【００１４】第３の観点では、本発明は、上記構成のデ
ィスク装置のホストインターフェース回路において、前
記ホストコンピュータから前記コマンドデータ格納手段
を選択するアドレス信号が送られてきたことを契機とし
て前記コマンドデータ格納手段にコマンドデータ書込み
信号を出力するアドレスデコード手段を具備したことを
特徴とするディスク装置のホストインターフェース回路
を提供する。上記第３の観点によるホストインターフェ
ース回路では、コマンドデータ格納手段を選択するアド
レス信号を契機としてコマンドデータ格納手段にコマン
ドデータ書込み信号を出力するので、適切なタイミング
でコマンドデータをコマンドデータ格納手段に格納する
ことが出来る。

【００１５】第４の観点では、本発明は、上記構成のデ
ィスク装置のホストインターフェース回路において、前
記パラメータデータ格納手段は、前記コマンドデータ書
込み信号により前記パラメータデータ一時保持手段に保
持されたパラメータデータを取り込んで格納することを
特徴とするディスク装置のホストインターフェース回路
を提供する。上記第４の観点によるホストインターフェ
ース回路では、コマンドデータ書込み信号を利用してパ
ラメータデータ一時保持手段内のパラメータデータをパ
ラメータデータ格納手段に格納し直すので、パラメータ
データ一時保持手段への書き込み信号を新たに生成しな
くても、コマンドデータの発行に合わせたタイミングで
パラメータデータをパラメータデータ格納手段に格納す
ることが出来る。

【００１６】第５の観点では、本発明は、ホストコンピ
ュータとディスク装置本体との間に介在し、前記ホスト
コンピュータより発行され且つ少なくとも一つのパラメ
ータデータと当該パラメータデータに引き続くコマンド
データとを組み合せて構成されるコマンドを受け取り、
前記パラメータデータおよび前記コマンドデータを前記
ディスク装置本体に引き渡すディスク装置のホストイン
ターフェース回路であって、前記ホストコンピュータか
らコマンドデータが送られるまではパラメータデータを
一時的に保持し、前記ホストコンピュータからコマンド
データが送られてきたことを契機として前記一時的に保
持されたパラメータデータを前記ディスク装置本体に引
き渡すことを特徴とするディスク装置のホストインター
フェース回路を提供する。上記第５の観点によるホスト
インターフェース回路では、ホストコンピュータからコ
マンドデータが送られるまではパラメータデータを一時
的に保持しておき、当該パラメータをコマンドデータが
発行されてからディスク装置本体に引き渡す。したがっ
て、コマンドデータの直前に送られてきた有効なパラメ
ータデータのみが適切なタイミングでディスク装置本体
に引き渡されることとなり、コマンドに対応する処理を
実行中に無効なパラメータデータが送られてきても誤動
作しない。

【００１７】第６の観点では、本発明は、上記構成のデ
ィスク装置のホストインターフェース回路を具備したこ
とを特徴とするディスク装置を提供する。上記第６の観
点によるディスク装置は、上記構成のホストインターフ
ェース回路を具備したものなので、コマンドに対応する
処理を実行中に無効なパラメータデータが送られてきて
も、誤動作しない。

【００１８】

【発明の実施の形態】以下、図に示す実施形態により本
発明をさらに詳細に説明する。なお、これにより本発明
が限定されるものではない。図１は、本発明の一実施形
態にかかるホストインターフェース回路２を含むハード
ディスク装置１００の構成図である。このハードディス
ク装置１００は、ホストコンピュータＨに接続されたホ
ストインターフェース回路２と，ディスク装置本体部Ｄ
とを具備して構成されている。前記ホストコンピュータ
Ｈとホストインターフェース回路２との接続規格として
は、例えばＩＤＥ（Integrated Drive Electronics）規
格やＳＣＳＩ（SmallComputer System Interface）規格
がある。

【００１９】前記ホストインターフェース回路２は、ホ
ストコンピュータＨから出力されたアドレス信号を伝送
するホストアドレスバス３と，前記ホストコンピュータ
Ｈとの間でデータ転送を行うためのデータバス６と，前
記アドレス信号をデコードするアドレスデコード回路ａ
（７）と，前記ホストコンピュータＨへ出力するデータ
を選択するデータセレクタａ（８）と，前記ホストコン
ピュータＨにより発行されたパラメータデータを一時的
に保持するテンポラリレジスタ９と，前記ホストコンピ
ュータＨにより発行されたコマンドデータを格納するコ
マンドレジスタ１０と，前記テンポラリレジスタ９内の
パラメータデータを取り込んで格納するパラメータレジ
スタ１１と，ハードディスク装置１００の状態を表すス
テータス情報を格納するステータスレジスタ１２と，前
記ディスク装置本体部Ｄ（のＣＰＵインターフェース１
６）へ出力するデータを選択するデータセレクタｂ（１
３）と，前記ディスク装置本体部Ｄ（のＣＰＵ５１）か
らのアドレス信号をデコードするアドレスデコード回路
ｂ（１４）と，前記ディスク装置本体部Ｄ（のＣＰＵイ
ンターフェース１６）との間を接続するアドレスバス３
０と，前記ディスク装置本体部Ｄ（のＣＰＵインターフ
ェース１６）との間を接続するデータバス３３と，ホス
トバス切り替え回路３７と，ＣＰＵバス切り替え回路３
８とを具備して構成されている。

【００２０】前記ディスク装置本体部Ｄは、前記ホスト
インターフェース回路２との間でやり取りするデータを
集合するデータ転送ブロック１５と，前記ホストインタ
ーフェース回路２との間を接続するＣＰＵインターフェ
ース１６と，各部の作動を制御するＣＰＵ５１と，磁気
ヘッド５２と，その磁気ヘッド５２の位置を制御するヘ
ッド位置制御部５３と，前記磁気ヘッド５２によるライ
トおよびリードを制御するライト／リード制御部５４
と，磁気ディスク５５と，その磁気ディスク５５を駆動
するディスク駆動部５６とを具備して構成されている。

【００２１】図中、４は、ホストコンピュータＨから出
力されたデータのライトを指令するホストライトストロ
ーブ信号である。５は、ホストコンピュータＨがディス
ク装置本体部Ｄからのデータをリードすることを指令す
るホストリードストローブ信号である。１７は、データ
転送ブロック部１５を介して磁気ディスク５５上にデー
タを書き込むためのデータライトクロックである。１８
は、データ転送ブロック１５を介して磁気ディスク５５
からデータをリードするためのデータリードクロックで
ある。１９は、データ転送ブロック１５を介して磁気デ
ィスク５５からリードされたディスクリードデータであ
る。２１は、ホストコンピュータＨへ送られるホストリ
ードデータである。２２は、ホストコンピュータＨから
入力されたホストライトデータである。２３は、コマン
ドレジスタ１０にコマンドデータを格納するためのコマ
ンドレジスタライトクロックであるが、パラメータレジ
スタ１１にも入力されている（パラメータレジスタ１１
のライトクロックを兼ねている）。２４は、テンポラリ
レジスタ９にパラメータデータを格納するためのテンポ
ラリレジスタライトクロックである。２５は、パラメー
タレジスタ１１から取り出されたパラメータレジスタデ
ータである。２６は、コマンドレジスタ１０から取り出
されたコマンドレジスタデータである。２７は、ホスト
コンピュータＨからコマンドが発行されたことをディス
ク装置本体部Ｄへ知らせるコマンド発行割込み信号であ
る。２８は、ステータスレジスタ１２から取り出された
ステータスレジスタデータである。２９は、ディスク装
置本体部Ｄがデータ処理中であることを示すＢＵＳＹ信
号である。３１は、ディスク装置本体部Ｄ（のＣＰＵ５
１）からのデータライト信号である。３２は、ディスク
装置本体部Ｄ（のＣＰＵ５１）からのデータリード信号
である。３４は、ＣＰＵリードデータである。３５は、
ＣＰＵライトデータである。３６は、ステータスレジス
タライトクロックである。

【００２２】図２は、ホストコンピュータＨから一連の
コマンド（パラメータデータと，それに引き続くコマン
ドデータとの組み合わせ）が発行された場合のホストイ
ンターフェース回路２の各部の状態を示すタイミングチ
ャートである。まず、ホストコンピュータＨは、ホスト
アドレスバス３上にステータスレジスタ１２を選択する
アドレス信号を出力すると共に、ホストリードストロー
ブ信号５をアサートする。なお、本実施形態において
は、ホストコンピュータ２からのストローブ信号は、全
てローアクティブであるとする。データセレクタａ
（８）は、前記アドレス信号に従い前記ステータスレジ
スタ１２から出力されたステータスレジスタデータ２８
を選択入力し、ホストリードデータ２１として出力す
る。また、ホストバス切り替え回路３７は、前記ホスト
リードストローブ信号５がアサートされている期間、前
記ホストリードデータ２１を選択入力し、ホストデータ
バス６を介してホストコンピュータＨへ送る。

【００２３】次に、ホストコンピュータＨは、前記ホス
トリードストローブ信号５の立ち上がりエッジで前記ス
テータスレジスタデータ２８をリードし、ディスク装置
本体部Ｄに対するコマンド発行が許可されているか（デ
ィスク装置本体部Ｄがコマンドを受け取ることができる
状態にあるか）否かを判別する。一般に、ディスク装置
の状態はステータスレジスタのＢＵＳＹビットに反映さ
れ、当該ＢＵＳＹビットがアサートされている場合はホ
ストコンピュータからディスク装置へのアクセスが禁止
され、アサートされていない場合はホストコンピュータ
からディスク装置へのアクセスが許可される。この結
果、ホストコンピュータＨからディスク装置本体部Ｄへ
のアクセスが許可されている状態と判別されたならば、
ホストコンピュータＨは、パラメータレジスタ１１を選
択するアドレス信号を前記ホストアドレスバス３上に出
力すると共に、当該パラメータレジスタ１１に格納する
パラメータデータをホストデータバス６上に出力し、ホ
ストライトストローブ信号４をアサートする。ここで、
ホストコンピュータＨからコマンドデータが発行される
場合には、前記パラメータデータはコマンドデータに先
立って発行される。前記パラメータデータは、例えばコ
マンドがデータライトコマンドの場合は、磁気ディスク
５５上でデータを書き込むべきシリンダナンバや，ヘッ
ドナンバおよびセクタナンバなどのターゲット情報であ
る。アドレスデコード回路ａ（７）は、ホストコンピュ
ータＨから与えられたアドレス信号とホストライトスト
ローブ信号４とをデコードし、テンポラリレジスタライ
トクロック２４を生成する。

【００２４】前記パラメータデータは、ホストデータバ
ス６と，ホストバス切り替え回路３７およびホストライ
トデータバス２２を介して、テンポラリレジスタ９へ送
られる。前記テンポラリレジスタ９は、前記テンポラリ
レジスタライトクロック２４により、前記パラメータデ
ータを取り込み、格納する。すなわち、前記ホストコン
ピュータＨにより発行されたパラメータデータは、パラ
メータレジスタ１１に直ちに格納されるのではなく、テ
ンポラリレジスタ９内にいったん格納されることにな
る。

【００２５】次に、ホストコンピュータＨは、コマンド
データを発行する。すなわち、前記ホストコンピュータ
Ｈは、前記ホストアドレスバス３上にコマンドレジスタ
１０を選択するアドレス信号を出力すると共に、前記ホ
ストデータバス６上にコマンドデータを出力し、前記ホ
ストライトストローブ信号４をアサートする。アドレス
デコード回路ａ（７）は、前記アドレス信号と前記ホス
トライトストローブ信号４とをデコードし、コマンドレ
ジスタライトクロック２３を生成し、当該コマンドレジ
スタライトクロック２３をコマンドレジスタ１０および
パラメータレジスタ１１に入力する。これにより、前記
コマンドレジスタ１０と前記パラメータレジスタ１１へ
のデータライトが同時に行われる。すなわち、コマンド
レジスタ１０は、ホストデータバス６と，ホストバス切
り替え回路３７およびホストライトデータバス２２を介
して、前記コマンドデータを取り込んで格納し、コマン
ド発行割込み信号２７を生成する。一方、前記パラメー
タレジスタ１１は、前記コマンドレジスタ１０へのコマ
ンドデータの格納と同時に、前記テンポラリレジスタ９
に格納されているパラメータデータを取り込み、格納す
る。

【００２６】前記コマンド発行割込み信号２７は、ＣＰ
Ｕインターフェース１６を介してＣＰＵ５１へ入力さ
れ、前記ホストコンピュータＨからコマンドが発行され
たことが前記ディスク装置本体部Ｄに通知される。この
通知に応じて、前記ＣＰＵ５１は、前記コマンドレジス
タ１０に格納されたコマンドデータおよび前記パラメー
タレジスタ１１に格納されたパラメータデータをリード
し、コマンドデータおよびパラメータデータの内容を解
釈し、ディスク装置本体部Ｄの各部の作動を制御する。
以上説明したように、ホストコンピュータＨから一連の
コマンドが発行された場合、パラメータデータはいった
んテンポラリレジスタ９に格納され、その後、コマンド
データが発行されてからパラメータレジスタ１１に転送
される。

【００２７】図３は、ホストコンピュータＨからディス
ク装置本体部Ｄへのデータ転送処理を実行中に、無効な
パラメータデータが発行された場合のホストインターフ
ェース回路２の各部の状態を示すタイミングチャートで
ある。まず、ホストコンピュータＨは、一連のコマンド
（パラメータデータと，それに引き続くコマンドデータ
との組み合わせ）の発行に先立ちステータスレジスタ１
２に格納されたステータスレジスタデータをリードし、
当該ステータスレジスタデータ中のＢＵＳＹビットによ
りディスク装置本体部Ｄに対するコマンド発行が許可さ
れているか否かを判別する。ディスク装置本体部Ｄに対
するコマンド発行が許可されていると判別されたなら
ば、ホストコンピュータＨは、ホストアドレスバス３上
にパラメータレジスタ１１を選択するアドレス信号を出
力すると共に、ホストデータバス６上に前記パラメータ
レジスタ１１に格納するパラメータデータαを出力し、
ホストライトストローブ信号４をアサートする。

【００２８】アドレスデコード回路ａ（７）は、前記ア
ドレス信号と前記ホストライトストローブ信号４とをデ
コードし、テンポラリレジスタライトクロック２４を生
成する。テンポラリレジスタ９は、ホストデータバス６
と，ホストバス切り替え回路３７およびホストライトデ
ータバス２２を介して、前記パラメータデータαを取り
込み、前記テンポラリレジスタライトクロック２４によ
り格納する。

【００２９】続いて、ホストコンピュータＨは、前記コ
マンドレジスタ１０を選択するアドレス信号を前記ホス
トアドレスバス３上に出力すると共に、当該コマンドレ
ジスタ１０に格納するコマンドデータを前記ホストデー
タバス６上に出力し、前記ホストライトストローブ信号
４をアサートする。前記アドレスデコード回路ａ（７）
は、前記アドレス信号と前記ホストライトストローブ信
号４とをデコードし、コマンドレジスタライトクロック
２３を生成する。前記コマンドレジスタ１０は、ホスト
データバス６と，ホストバス切り替え回路３７およびホ
ストライトデータバス２２を介して、前記コマンドデー
タを取り込み、前記コマンドレジスタライトクロック２
３により格納する。また、前記パラメータレジスタ１１
は、前記コマンドレジスタライトクロック２３により前
記テンポラリレジスタ９に格納されているパラメータデ
ータαを取り込み、格納する。つまり、パラメータレジ
スタ１１には、ホストコンピュータＨからコマンドデー
タが発行された時点で、初めてパラメータデータαが書
き込まれることになる。

【００３０】前記コマンドがデータライトコマンドの場
合、ホストコンピュータＨは、データ転送ブロック１５
を選択するアドレス信号をホストアドレスバス３に出力
すると共に、磁気ディスク５５に書き込むデータブロッ
クをホストデータバス６に出力し、当該データブロック
のデータワード毎にホストライトストローブ信号４をア
サートする。アドレスデコード回路ａ（７）は、前記ア
ドレス信号とホストライトストローブ信号４とをデコー
ドし、データライトクロック１７を生成する。前記デー
タブロックは、ホストデータバス６と，ホストバス切り
替え回路３７およびホストライトデータバス２２を介し
て、前記データライトクロック１７と共に前記データ転
送ブロック１５へ供給され、磁気ディスク５５上へ書き
込まれる。

【００３１】ここで、データ転送コマンドに対応する処
理を実行中にもかかわらず、ホストコンピュータＨから
無効なパラメータデータβが発行されると、ホストコン
ピュータＨは、パラメータレジスタ１１を選択するアド
レス信号をホストアドレスバス３に出力すると共に、当
該パラメータレジスタ１１に格納するパラメータデータ
βをホストデータバス６に出力し、ホストライトストロ
ーブ信号４をアサートする。すると、前記アドレスデコ
ード回路ａ（７）は、前記アドレス信号とホストライト
ストローブ信号４とをデコードし、テンポラリレジスタ
ライトクロック２４を生成する。テンポラリレジスタ９
は、ホストデータバス６と，ホストバス切り替え回路３
７およびホストライトデータバス２２を介してパラメー
タデータβを取り込み、前記テンポラリレジスタライト
クロック２４により格納する。しかし、その後、ホスト
コンピュータＨからは前記パラメータデータβに対応す
る新たなコマンドデータが発行されないため、アドレス
デコード回路ａ（７）からコマンドレジスタライトクロ
ック２３が生成されず、前記テンポラリレジスタ９に格
納されたパラメータデータβが前記パラメータレジスタ
１１へ転送されることはない。この結果、前記パラメー
タレジスタ１１内には、当初のコマンド発行時に格納さ
れたパラメータデータαがそのまま残ることになり、ホ
ストコンピュータＨから無効なパラメータデータβが発
行された後のデータブロックも、前記パラメータデータ
αに従って磁気ディスク５５上の所定のセクタアドレス
位置に書き込まれる。

【００３２】以上のホストインターフェース回路２によ
れば、当初のコマンド（パラメータデータαと，それに
引き続くコマンドデータ）に対応したデータ転送処理を
実行中にホストコンピュータＨにより無効なパラメータ
データβが発行されると、当該パラメータデータβはテ
ンポラリレジスタ９に一時的に保持され、パラメータレ
ジスタ１１に格納されたパラメータデータαに応じた処
理が継続される。したがって、無効なパラメータβによ
りディスク装置本体部Ｄが誤動作することが防止され
る。

【００３３】なお、上記の実施形態では、データライト
コマンドに対応したデータ転送処理を実行中に無効なパ
ラメータデータβが発行された場合の動作について説明
したが、データリードコマンドに対応する処理を実行す
る場合の動作も同様であり、同様の効果を得ることが出
来る。

【００３４】

【発明の効果】本発明のディスク装置のホストインター
フェース回路およびディスク装置によれば、コマンドデ
ータが送られてくるまでホストコンピュータにより発行
されたパラメータデータを保持しておき、コマンドデー
タが送られてきたことを契機として当該パラメータデー
タをディスク装置本体に引き渡す。このため、コマンド
データの直前に発行された有効なパラメータデータのみ
をコマンドデータと共にディスク装置本体に引き渡すこ
とが可能となり、無効なパラメータデータによりディス
ク装置が誤動作することを防止できる。

【図面の簡単な説明】

【図１】本発明の一実施形態にかかるホストインターフ
ェース回路を含むハードディスク装置の構成図である。

【図２】図１のホストインターフェース回路の各部の動
作を示すタイミングチャートである。

【図３】図１のホストインターフェース回路の各部の動
作を示す別のタイミングチャートである。

【図４】従来のホストインターフェース回路の一例を含
むハードディスク装置の構成図である。

【図５】図４のホストインターフェース回路の各部の動
作を示すタイミングチャートである。

【符号の説明】

２ ホストインターフェース回路 ３ ホストアドレスバス ６ ホストデータバス ７ アドレスデコード回路ａ ８ データセレクタａ ９ テンポラリレジスタ １０ コマンドレジスタ １１ パラメータレジスタ １２ ステータスレジスタ １３ データセレクタｂ １４ アドレスデコード回路ｂ １５ データ転送ブロック １６ ＣＰＵインターフェースブロック ２３ コマンドレジスタライトクロック ２４ テンポラリレジスタライトクロック ２５ パラメータレジスタデータ ２６ コマンドレジスタデータ ３０ ＣＰＵアドレスバス ３３ ＣＰＵデータバス ３７ ホストバス切り替え回路 ３８ ＣＰＵバス切り替え回路 １００ ハードディスク装置 Ｈ ホストコンピュータ Ｄ ディスク装置本体部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西谷 卓史 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 磯野 聡一 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 山本 克己 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 仁科 昌俊 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ホストコンピュータとディスク装置本体
   との間に介在し、前記ホストコンピュータより発行され
   且つ少なくとも一つのパラメータデータと当該パラメー
   タデータに引き続くコマンドデータとを組み合せて構成
   されるコマンドを受け取り、前記パラメータデータおよ
   び前記コマンドデータを前記ディスク装置本体に引き渡
   すディスク装置のホストインターフェース回路であっ
   て、前記ホストコンピュータから送られたパラメータデ
   ータを一時的に保持するパラメータデータ一時保持手段
   と、前記ホストコンピュータからコマンドデータが送ら
   れてきたことを契機として前記パラメータデータ一時保
   持手段に保持されたパラメータデータを取り込んで格納
   するパラメータデータ格納手段と、前記コマンドデータ
   を格納するコマンドデータ格納手段とを具備したことを
   特徴とするディスク装置のホストインターフェース回
   路。
2. 【請求項２】 請求項１に記載のディスク装置のホスト
   インターフェース回路において、前記ホストコンピュー
   タから前記パラメータデータ格納手段を選択するアドレ
   ス信号が送られてきたことを契機として前記パラメータ
   データ一時保持手段にパラメータデータ書込み信号を出
   力するアドレスデコード手段を具備したことを特徴とす
   るディスク装置のホストインターフェース回路。
3. 【請求項３】 請求項１に記載のディスク装置のホスト
   インターフェース回路において、前記ホストコンピュー
   タから前記コマンドデータ格納手段を選択するアドレス
   信号が送られてきたことを契機として前記コマンドデー
   タ格納手段にコマンドデータ書込み信号を出力するアド
   レスデコード手段を具備したことを特徴とするディスク
   装置のホストインターフェース回路。
4. 【請求項４】 請求項３に記載のディスク装置のホスト
   インターフェース回路において、前記パラメータデータ
   格納手段は、前記コマンドデータ書込み信号により前記
   パラメータデータ一時保持手段に保持されたパラメータ
   データを取り込んで格納することを特徴とするディスク
   装置のホストインターフェース回路。
5. 【請求項５】 ホストコンピュータとディスク装置本体
   との間に介在し、前記ホストコンピュータより発行され
   且つ少なくとも一つのパラメータデータと当該パラメー
   タデータに引き続くコマンドデータとを組み合せて構成
   されるコマンドを受け取り、前記パラメータデータおよ
   び前記コマンドデータを前記ディスク装置本体に引き渡
   すディスク装置のホストインターフェース回路であっ
   て、 前記ホストコンピュータからコマンドデータが送られる
   まではパラメータデータを一時的に保持し、前記ホスト
   コンピュータからコマンドデータが送られてきたことを
   契機として前記一時的に保持されたパラメータデータを
   前記ディスク装置本体に引き渡すことを特徴とするディ
   スク装置のホストインターフェース回路。
6. 【請求項６】 請求項１から請求項５のいずれかに記載
   のディスク装置のホストインターフェース回路を具備し
   たことを特徴とするディスク装置。