JPH09319644A

JPH09319644A - 情報処理装置

Info

Publication number: JPH09319644A
Application number: JP8134827A
Authority: JP
Inventors: Akihiko Saito; 明彦斉藤
Original assignee: NIPPON DENKI OFFICE SYST; NEC Office Systems Ltd
Current assignee: NIPPON DENKI OFFICE SYST; NEC Office Systems Ltd
Priority date: 1996-05-29
Filing date: 1996-05-29
Publication date: 1997-12-12
Anticipated expiration: 2016-05-29
Also published as: JP2901541B2

Abstract

(57)【要約】【課題】ネットワーク等より進入してきたウィルスによ
り、ハードディスク上のデータやプログラムが破壊され
ることを防ぐ。【解決手段】ハードディスクユニット５の接続された情
報処理装置に、不揮発性メモリ１６と不揮発性メモリ制
御部１７とハードディスクユニット５へのアクセスを制
限するかしないかの選択をするスイッチ１５を構成に追
加し、ハードディスクユニット５へのファイル書き込み
時に不揮発性メモリ１６を参照して、同一のファイル名
が登録してあり、スイッチ１５の設定がアクセス制限す
るとなっていれば、ハードディスクユニット５へのファ
イル書き込みを中止することで、ウィルスや誤操作によ
るファイルの上書きや消去を防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は情報処理装置に関
し、特にネットワーク（ＬＡＮ、ＶＡＮ、ＷＡＮ）に接
続され、データやプログラムを他の端末とやりとりする
ことのできる情報処理装置に関する。

【０００２】

【従来の技術】従来のネットワーク接続可能な情報処理
装置は、ＬＡＮ、ＶＡＮ、ＷＡＮなどのネットワーク環
境に対応しており、ハードウェアやソフトウェアなどを
共有したり、電子メールや電子会議システムなどにより
情報のやり取りを行ったり、ネットワークアプリケーシ
ョンソフト（ＦＴＰ、ＴＥＬＮＥＴなど）を使用してデ
ータ転送や他の端末での処理を行ったりすることができ
る。

【０００３】図を参照して従来の情報処理装置について
説明する。図５を参照すると、従来の情報処理装置は、
情報処理装置の動作全体を管理および制御するＣＰＵ
（中央処理装置）１と、ネットワーク接続するためのネ
ットワークインタフェース部１８と、処理に必要なデー
タやプログラムを一時保管するメインメモリ２と、メイ
ンメモリ２へのデータ入出力を制御するメインメモリ制
御部３と、データやプログラムを磁性媒体として保管す
るハードディスクユニット５と、ハードディスクユニッ
ト５へのデータ入出力を制御するディスク制御部１９
と、メインメモリ２とディスク制御部１９間のデータ転
送をＣＰＵ１を介さずに処理するＤＭＡＣ（ダイレクト
・メモリ・アクセス・コントローラ）７と、ＤＭＡＣ７
やネットワークインタフェース部１８やディスク制御部
１９に対するセレクト信号を生成するデコード回路４と
から構成される。

【０００４】これらのブロックを接続する信号線として
は、ＣＰＵ１からの命令をネットワークインタフェース
部１８やＤＭＡＣ７やディスク制御部１９やメインメモ
リ制御部３へ伝えるコマンドバス８と、ＣＰＵ１から出
力されるアドレス情報をネットワークインタフェース部
１８やＤＭＡＣ７やメインメモリ制御部３やデコード回
路４へ伝えるアドレスバス９と、ＣＰＵ１とネットワー
クインタフェース部１８とＤＭＡＣ７とディスク制御部
１９とメインメモリ２との各ブロック間のデータを伝え
るデータバス１０と、ディスク制御部１９からＤＭＡＣ
７へのデータ転送要求であるＤＭＡリクエスト信号１１
と、ＤＭＡＣ７からＣＰＵ１へのバス使用許可要求であ
るホールドリクエスト１２と、ＣＰＵ１からＤＭＡＣ７
へのバス使用許可信号であるホールドアクノリッジ信号
１３と、ＤＭＡＣ７からディスク制御部１９へのデータ
転送許可信号であるＤＭＡアクノリッジ信号１４と、ネ
ットワークインタフェース部１８へのセレクト信号であ
るネットワーク制御部セレクト信号２０と、ディスク制
御部１９のセレクト信号であるディスク制御部セレクト
信号２１と、ＤＭＡＣ７のセレクト信号であるＤＭＡＣ
セレクト信号２２と、メインメモリ制御部３からメイン
メモリ２へのメモリ制御信号であるメモリアクセス信号
２３とが存在する。

【０００５】次に、上述した従来技術の動作について図
６、図７、図８を参照して説明する。図６は図５の情報
処理装置の動作を示すフローチャートである。これは、
外部ネットワークから情報処理装置に入ってきたデータ
がハードディスクユニット５に書き込まれるまでの概略
を示す。図７は、従来技術の動作（メモリからＩ／Ｏへ
のデータ転送）を示すタイミングチャートである。図８
は、従来技術の動作（Ｉ／Ｏからメモリへのデータ転
送）を示すタイミングチャートである。

【０００６】ステップ６０１において、外部ネットワー
クからのデータはネットワークインタフェース部へ取り
込まれ、ＣＰＵ１からのデータ転送指示によりデータバ
ス１０経由でメインメモリ２へ一時保管される。ステッ
プ６０２において、ＣＰＵ１はＤＭＡＣ７に対してメイ
ンメモリ２に保管されているデータのアドレスとデータ
長を転送する。ステップ６０３においてＣＰＵ１がディ
スク制御部１９に対しディスクへの書き込み（ＤＭＡ転
送）を指示する。ステップ６０４において、ディスク制
御部１９は、ＤＭＡＣ７にＤＭＡリクエスト信号１１を
発行し、ＤＭＡＣ７はＣＰＵ１にホールドリクエスト信
号１２を発行する。ＣＰＵ１はデータバス１０をＤＭＡ
Ｃ７に明け渡す準備ができるとＤＭＡＣ７にホールドア
クノリッジ信号１３を返し、ＤＭＡＣ７はディスク制御
部１９にＤＭＡアクノリッジ信号１４を返す。これによ
りデータ転送が可能となり、ＤＭＡＣ７は転送元のメイ
ンメモリ２のアドレスをアドレスバス９へ送出すると共
にメインメモリ２への読み出し要求であるメモリリード
信号とディスク制御部１９への書き込み要求であるＩ／
Ｏライト信号とをコマンドバス８に送出する。このＤＭ
ＡＣ７の動作によりメインメモリ制御部３はメインメモ
リ２へデータを送出するように指示し、メインメモリ２
からデータバス１０へ転送データが送出され、ディスク
制御部１９がデータを受け取る。ディスク制御部１９は
受け取ったデータをハードディスクユニット５へ転送す
ると共に書き込みを指示して、ハードディスクユニット
５へのデータ書き込みが完了する。本動作はデータ長に
示された全てのデータが転送されるまで繰り返えされ
る。

【０００７】本例においては、ＤＭＡＣ７によるデータ
転送を説明したが、ＤＭＡＣ７に変わる他のデバイスた
とえば、その装置専用にロジック回路を組んだ場合や、
データ転送用に新規に開発したＧ／Ａなどを使用し、デ
ータ転送を行う場合においても同様な動作が可能とな
る。また、保管用媒体として使用されるユニットもハー
ドディスクユニットに限ることはなく、光ディスクやテ
ープ、フロッピィディスクなどを使用しても同様に動作
する。

【０００８】この従来の情報処理装置においては、ネッ
トワークからウィルスが進入してきた場合、ウィルス自
体が直接ディスク制御部１９やＤＭＡＣ７を操作し、ハ
ードディスクユニット５に記憶されているデータの破壊
や実行プログラムへの感染が容易に発生するという問題
に対して、ワクチンプログラムと呼ばれるソフトウェア
によりウィルスをチェックおよび取り除くことで対処し
ている。しかし、この方法では新種のウィルスに対応で
きず、新しいワクチンプログラムができるまでは対処す
る方法が無い。

【０００９】また、「特開平５−１４３６１１号公報」
記載の技術のように、ネットワーク経由で混入したウィ
ルスを暗号の複合化を利用することで検出するという方
法をとる情報処理装置もある。

【００１０】

【発明が解決しようとする課題】前述した従来技術によ
れば、ワクチンプログラムやファイルへのアクセス権の
設定により対処しているが、ウィルスによっては有効で
ないこともあり、ソフトウェアのみでウィルス対策する
のは困難な状況となっている。また、アクセス権の設定
により書き込み禁止とした場合、通常のプログラムにお
いて上書きや消去ができないため、その度にアクセス権
を設定しなければならないという問題がある。

【００１１】また、「特開平０５−１４３６１１号公
報」の技術の場合も、新種のウィルスには対処できない
という問題がある。

【００１２】本発明の目的は、以上の問題を解消して、
ハードウェア的（ファームウェアを含む）にファイルの
管理および書き込み禁止の設定が可能とすることによ
り、ウィルスの混入を防ぐ情報処理装置を提供すること
にある。

【００１３】

【課題を解決するための手段】本発明の第１の情報処理
装置は、情報処理装置全体の管理および制御を行うＣＰ
Ｕと、各種データを記憶するメインメモリと、前記メイ
ンメモリのアクセスを制御するメインメモリ制御部と、
アドレスをデコードして各種Ｉ／Ｏ装置のセレクト信号
を生成するデコード回路と、プログラムやデータを記憶
・保管するハードディスクユニットと、前記ハードディ
スクユニットのリード・ライトの制御を行うディスク制
御部と、前記ＣＰＵからの命令を伝達するためのコマン
ドバスと、前記ＣＰＵからの前記Ｉ／Ｏ装置および前記
ハードディスクユニットおよび前記メインメモリのアド
レス情報を伝達するためのアドレスバスと、前記ＣＰＵ
と前記Ｉ／Ｏ装置および前記ハードディスクユニットお
よび前記メインメモリとの間でデータのやりとりを行う
ためのデータバスとを有する情報処理装置において、前
記ハードディスクユニットに新しいファイルを追加する
かしないかを選択するためのハードウェアスイッチと、
前記ハードディスクユニットに登録されているファイル
名を記憶するための不揮発性メモリと、前記不揮発性メ
モリのアクセスを制御する不揮発性メモリ制御部と備え
る。

【００１４】本発明の第２の情報処理装置は、前記第１
の情報処理装置であって、前記記憶ユニットとして、ハ
ードディスクユニットを備える。

【００１５】本発明の第３の情報処理装置は、前記第１
の情報処理装置であって、前記記憶ユニットとして、光
磁気ディスクディスクユニットを備える。

【００１６】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。

【００１７】図１は本発明の一実施例のブロック図であ
る。図１を参照すると、本発明の情報処理装置は、情報
処理装置全体の管理および制御を行うＣＰＵ１と、各種
データを記憶するメインメモリ２と、データリード・ラ
イトを制御するメインメモリ制御部３と、各Ｉ／Ｏに対
するセレクト信号を生成するデコーダ回路４と、プログ
ラムやデータを記憶・保管するハードディスクユニット
５と、ハードディスクユニット５の動作を制御する書き
込み制限機能付ディスク制御部６と、各Ｉ／Ｏとメモリ
間のデータ転送を行うＤＭＡＣ７と、ＣＰＵ１やＤＭＡ
Ｃ７からのアクセス制御信号を伝達するコマンドバス８
と、ＣＰＵ１やＤＭＡＣ７からのアドレス情報を伝達す
るアドレスバス９と、ＣＰＵ１と各Ｉ／Ｏやメモリとの
データのやり取りに使用されるデータバス１０と、ディ
スク制御部６からＤＭＡＣ７に対するＤＭＡ転送要求で
あるＤＭＡリクエスト信号１１と、データバス１０の使
用許可要求信号であるホールドリクエスト信号１２と、
データバス１０が使用可能になったことを示すホールド
アクノリッジ信号１３と、ＤＭＡ転送許可を示すＤＭＡ
アクノリッジ信号１４と、ハードディスクユニット５へ
の書き込み不可指定対象ファイルのファイル名を登録す
る不揮発性メモリ１６と、不揮発性メモリ１６のアクセ
スを制御する不揮発性メモリ制御部１７と、不揮発性メ
モリ１６へ新たにファイル名を登録する時にオンとし不
揮発性メモリ１６に登録されたファイルについてハード
ディスクユニット５へ書き込みを行うことを禁止する時
はオフとするスイッチ１５と、外部ネットワークに接続
するためのネットワークインタフェース部１８と、ネッ
トワークインタフェース部１８へのセレクト信号である
ネットワーク制御部セレクト信号２０と、書き込み制限
機能付ディスク制御部６のセレクト信号であるディスク
制御部セレクト信号２１と、ＤＭＡＣ７のセレクト信号
であるＤＭＡＣセレクト信号２２と、メインメモリ２へ
のリード・ライトを制御するメインメモリ制御信号バス
２３と、不揮発性メモリ１６へのリード・ライトを制御
する不揮発性メモリ・制御信号バス２４と、不揮発性メ
モリ１６へアドレスを供給する不揮発性メモリ・アドレ
スバス２５と、不揮発性メモリ１６のリード・ライトデ
ータを流すデータ不揮発性メモリ・データバス２６と、
不揮発性メモリ制御部１７から出力されるディスクへの
書き込み可否を指示する信号であるディスク書き込み許
可信号２７とから構成される。

【００１８】また、図４を参照すると、書き込み制限機
能付ディスク制御部６は、ディスク制御部１９と、ハー
ドディスクユニット５への書き込み可否を示すディスク
書き込み許可信号２７と、ディスク制御部１９からの制
御信号とディスク書き込み許可信号２７とを入力に持つ
ＡＮＤ論理とから構成され、また、不揮発性メモリ制御
部１７は、スイッチ１５の信号と不揮発性メモリ１６の
データによりハードディスクユニット５への書き込み制
御を行う書き込み判断部２８と、スイッチ１５がオフと
なった場合にオフとなるディスク書き込み許可信号２７
と、不揮発性メモリ１６へのアクセスを制御するアドレ
スデコーダ３３と、不揮発性メモリ１６へアドレスを供
給する不揮発性メモリ・アドレスバス２５と、不揮発性
メモリ１６のリード・ライトデータを流すデータ不揮発
性メモリ・データバス２６と、不揮発性メモリ１６のセ
レクト信号である不揮発性メモリセレクト信号３２と、
不揮発性メモリ１６からデータを読み込む時の制御信号
である不揮発性メモリリード信号３１と、不揮発性メモ
リ１６へのデータライトの可否を判断する不揮発性メモ
リ書き込み判断部２９と、不揮発性メモリ１６への書き
込む時の制御信号である不揮発性メモリライト信号３０
とから構成される。

【００１９】次に本発明の動作について図２を参照して
説明する。図２は図１の情報処理装置の動作を示すフロ
ーチャートである。

【００２０】ハードディスクユニット５に書き込むファ
イルのデータは外部ネットワークからネットワークイン
タフェース部１８へ一時取り込まれる。このデータはＣ
ＰＵ１の制御により各種Ｉ／Ｏへのアクセス制御を行う
デコード回路４からネットワークネットワークインタフ
ェース部１８へネットワーク制御部セレクト信号２０が
出力され、データバス１０経由でメインメモリ２へ伝達
される。このとき、メインメモリ制御部３によりメイン
メモリ２へメインメモリ制御信号バス２３が出力される
ので、メインメモリ２へデータが記録される。この状態
においてハードディスクユニット５へのデータ転送をス
タートさせようとした場合、まず、ＣＰＵ１は確認しよ
うとする不揮発性メモリ１６の位置を示すアドレス情報
をアドレスバス９に出力すると同時に読み出し指示をコ
マンドバス８へ出力する。アドレス情報は不揮発性メモ
リ制御部１７内のアドレスデコーダ３３に伝えられ、不
揮発性メモリセレクト信号３２および不揮発性メモリ・
アドレスバス２５により不揮発性メモリ１６へ伝達さ
れ、コマンド情報は不揮発性メモリ・制御信号バスの１
本である不揮発性メモリリード信号３１経由で不揮発性
メモリ１６へ伝達される。これにより、不揮発性メモリ
１６は不揮発性メモリ・データバス２６、書き込み判断
部２８、データバス１０経由でＣＰＵ１へデータを返
す。この動作を繰り返すことにより不揮発性メモリ１６
の内容を確認する（ステップ２０１）。

【００２１】同一のファイル名が登録されていれば、書
き込み判断部がスイッチ１５の設定を確認し（ステップ
２０２）、書き込み許可となっていなければ書き込み不
可であることをデータバス１０経由でＣＰＵ１に通知し
終了する（ステップ２０３）。

【００２２】書き込み許可であれば書き込み判断部２８
によりディスク書き込み許可信号２７をオンにし（ステ
ップ２０４）、データの転送を行う。ＣＰＵ１はデコー
ド回路４を制御してＤＭＡＣ７へＤＭＡＣセレクト信号
２２を出力し、ＤＭＡＣ７に対してメインメモリ２に保
管されているデータのアドレスとデータ長を設定する。
次にＣＰＵ１の制御によりデコード回路４から書き込み
制限機能付きディスク制御部６へディスク制御部セレク
ト信号２１が出力され、書き込み制限機能付きディスク
制御部６に対しハードディスクユニット５への書き込み
（ＤＭＡ転送）を指示する。

【００２３】書き込み制限機能付きディスク制御部６
は、ＤＭＡＣ７にＤＭＡリクエスト信号１１を発行し、
ＤＭＡＣ７はＣＰＵ１にホールドリクエスト信号１２を
発行する。ＣＰＵ１はデータバス１０をＤＭＡＣ７に明
け渡す準備ができるとＤＭＡＣ７にホールドアクノリッ
ジ信号１３を返し、ＤＭＡＣ７は書き込み制限機能付き
ディスク制御部６にＤＭＡアクノリッジ信号１４を返
す。これによりデータ転送が可能となり、ＤＭＡＣ７は
転送元のメインメモリ２のアドレスをアドレスバス９へ
送出すると共にメインメモリ２への読み出し要求である
メモリリード信号と書き込み制限機能付きディスク制御
部６への書き込み要求であるＩ／Ｏライト信号とをコマ
ンドバス８に送出する。このＤＭＡＣ７の動作によりメ
インメモリ制御部３はメインメモリ２へデータを送出す
るように指示し、メインメモリ２からデータバス１０へ
転送データが送出され、書き込み制限機能付きディスク
制御部６がデータを受け取る。書き込み制限機能付きデ
ィスク制御部６は受け取ったデータをハードディスクユ
ニット５へ転送すると共に書き込みを指示して、ハード
ディスクユニット５へのデータ書き込みが完了する。本
動作はデータ長に示された全てのデータが転送されるま
で繰り返えされる（ステップ２０５）。

【００２４】転送が終了したら書き込み判断部２８によ
りディスク書き込み許可信号２７をオフにし終了する
（ステップ２０６）。

【００２５】不揮発性メモリ１６の内容に同一のファイ
ル名が登録されていなければ書き込み判断部２８により
ディスク書き込み許可信号２７をオンにし（ステップ２
０７）、書き込み判断部がスイッチ１５の設定を確認す
る（ステップ２０８）。

【００２６】スイッチ１５の設定が書き込み許可であれ
ばＣＰＵ１は書き込みを行おうとする不揮発性メモリ１
６の位置を示すアドレス情報をアドレスバス９に出力す
ると同時に書き込み指示をコマンドバス８へ出力する。
アドレス情報は不揮発性メモリ制御部１７内のアドレス
デコーダ３３に伝えられ、不揮発性メモリセレクト信号
３２および不揮発性メモリ・アドレスバス２５により不
揮発性メモリ１６へ伝達され、コマンド情報は不揮発性
メモリ書き込み判断部２９と、不揮発性メモリ・制御信
号バスの１本である不揮発性メモリライト信号３０経由
で不揮発性メモリ１６へ伝達される。この動作を繰り返
すことにより不揮発性メモリ１６へのファイル名登録を
行い（ステップ２０９）、データの転送を行い（ステッ
プ２０５）、転送終了したら書き込み判断部２８により
ディスク書き込み許可信号２７をオフにし終了する（ス
テップ２０６）。

【００２７】書き込み許可となっていなければハードデ
ィスクユニット５への書き込みの確認をＣＰＵ１へ通知
し（ステップ２１０）、書き込み可であればデータの転
送を行い（ステップ２０５）、転送終了でディスク書き
込み許可信号２７をオフにし終了する（ステップ２０
６）。

【００２８】次に、ファイル名の登録方法について図３
を参照して説明する。図３はファイル名の登方法を示す
説明図である。

【００２９】不揮発性メモリ１６へのファイル名の登録
方法の例として図３に示すように、メモリマップに示し
たように不揮発性メモリ１６の先頭アドレスから１６バ
イト単位でファイル情報を記録し、その内容をファイル
名と登録した日付のような情報とすることで管理しやす
くなる。

【００３０】また、メモリマップの設定についてはこの
方法に定めることなく、たとえば１つのファイル情報を
もっと大きな領域とすればより細かな情報、登録者名や
ファイルサイズ、版数なども合わせて管理することが可
能となる。

【００３１】上述したように、ファイル名の有無による
管理についてハードディスクユニットへの書き込みを判
断しているが、ユニットはハードディスクのみに限ら
ず、光ディスクやフロッピィディスクなどの記録媒体で
あれば同様に処理することが可能である。

【００３２】また、不揮発性メモリも、電源オフ時に消
えないデバイスであればＥＥＰＲＯＭ、ＳＲＡＭ、ＲＡ
Ｍファイル以外でも可能である。この場合、外部からの
アクセスおよび外部からロードされたプログラムによる
アクセスは不可とする必要がある。

【００３３】また複数のユニットが接続された場合に不
揮発性メモリへの情報にユニット別の書き込み許可・不
可情報を入れておけば個別に制御することも可能とな
る。

【００３４】

【発明の効果】以上説明したように、本発明は、ハード
ディスクユニット等のデータ保管ユニットに新しいファ
イルを追加するかしないかを選択するハードウェアスイ
ッチがオフで、不揮発性メモリに同一ファイルが登録さ
れている場合は不揮発性メモリおよびデータ保管ユニッ
トのどちらにもデータを書き込まず、ハードウェアスイ
ッチがオンであれば不揮発性メモリおよびデータ保管ユ
ニットの両方にデータを書き込むようにし、また、ハー
ドウェアスイッチがオフで不揮発性メモリにファイル名
が登録されていない場合は、ＣＰＵに対し書き込むかど
うかを確認した上で許可が出れば書き込む可能とするこ
とにより、ネットワーク等から進入したウィルスによっ
てハードディスクユニットに記憶されたデータの破壊や
プログラムへのウィルス感染を防ぐことができるという
効果がある。また、登録したファイルは上書きや消去が
できなくなるため、大切なファイルを誤操作により内容
の破壊や消去することがないという効果もある。

【図面の簡単な説明】

【図１】本発明の情報処理装置のブロック図である。

【図２】図１の情報処理装置の動作を示すのフローチャ
ートである。

【図３】図１の不揮発性メモリのメモリマップである。

【図４】本発明のディスク書き込み制御を説明する詳細
ブロック図である。

【図５】従来技術のブロック図である。

【図６】図５の従来技術の動作を示すフローチャートで
ある。

【図７】従来技術の動作を説明するタイミングチャート
である。

【図８】従来技術の動作を説明するタイミングチャート
である。

【符号の説明】

１ＣＰＵ（中央処理装置）２メインメモリ３メインメモリ制御部４デコード回路５ハードディスクユニット６書き込み制限機能付ディスク制御部７ＤＭＡＣ（ダイレクト・メモリ・アクセス・コン
トローラ）８コマンドバス９アドレスバス１０データバス１１ＤＭＡリクエスト信号１２ホールドリクエスト信号１３ホールドアクノリッジ信号１４ＤＭＡアクノリッジ信号１５スイッチ１６不揮発性メモリ１７不揮発性メモリ制御部１８ネットワークインタフェース部１９ディスク制御部２０ネットワーク制御部セレクト信号２１ディスク制御部セレクト信号２２ＤＭＡＣセレクト信号２３メインメモリ制御信号バス２４不揮発性メモリ・制御信号バス２５不揮発性メモリ・アドレスバス２６不揮発性メモリ・データバス２７ディスク書き込み許可信号２８書き込み判断部２９不揮発性メモリ書き込み判断部３０不揮発性メモリライト信号３１不揮発性メモリリード信号３２不揮発性メモリセレクト信号３３アドレスデコーダ

Claims

【特許請求の範囲】

【請求項１】情報処理装置全体の管理および制御を行
うＣＰＵと、各種データを記憶するメインメモリと、前
記メインメモリのアクセスを制御するメインメモリ制御
部と、アドレスをデコードして各種Ｉ／Ｏ装置のセレク
ト信号を生成するデコード回路と、プログラムやデータ
を記憶・保管する記憶ユニットと、前記記憶ユニットの
リード・ライトの制御を行うディスク制御部と、前記Ｃ
ＰＵからの命令を伝達するためのコマンドバスと、前記
ＣＰＵからの前記Ｉ／Ｏ装置および前記記憶ユニットお
よび前記メインメモリのアドレス情報を伝達するための
アドレスバスと、前記ＣＰＵと前記Ｉ／Ｏ装置および前
記記憶ユニットおよび前記メインメモリとの間でデータ
のやりとりを行うためのデータバスとを有する情報処理
装置において、前記記憶ユニットに新しいファイルを追
加するかしないかを選択するためのハードウェアスイッ
チと、前記記憶ユニットに登録されているファイル名を
記憶するための不揮発性メモリと、前記不揮発性メモリ
のアクセスを制御する不揮発性メモリ制御部とを有する
ことを特徴とする情報処理装置。
【請求項２】前記記憶ユニットとして、ハードディス
クユニットを適用することを特徴とする請求項１記載の
情報処理装置。
【請求項３】前記記憶ユニットとして、光磁気ディス
クユニットを適用することを特徴とする請求項１記載の
情報処理装置。