CN1327368C - 外部连接设备、主设备及数据通信系统 - Google Patents

外部连接设备、主设备及数据通信系统 Download PDF

Info

Publication number
CN1327368C
CN1327368C CNB038002868A CN03800286A CN1327368C CN 1327368 C CN1327368 C CN 1327368C CN B038002868 A CNB038002868 A CN B038002868A CN 03800286 A CN03800286 A CN 03800286A CN 1327368 C CN1327368 C CN 1327368C
Authority
CN
China
Prior art keywords
register
data
main equipment
tpc
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038002868A
Other languages
English (en)
Other versions
CN1509441A (zh
Inventor
田代淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1509441A publication Critical patent/CN1509441A/zh
Application granted granted Critical
Publication of CN1327368C publication Critical patent/CN1327368C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices

Abstract

本发明是作为与计算机等主设备的信息处理装置连接的外部连接设备的存储卡，该存储卡(1)中设有：寄存器电路(13)、数据缓冲电路(14)、存储接口控制器(16)、闪速存储器(17)。寄存器电路(13)与数据缓冲电路(14)，采用传送协议上规定的指令(TPC)，从主设备存取。在TPC中，设定了将存放在寄存器电路(13)的参数与供给存储接口控制器(16)的控制命令同时传送的、扩展指令。

Description

外部连接设备、主设备及数据通信系统
技术领域
本发明涉及与计算机等信息处理装置相连接的IC存储装置等外部连接设备以及与该外部连接设备连接的主设备，具体涉及采用这些外部连接设备与主设备的数据通信系统。
本申请主张日本优先权，其优先权日为2002年2月21日，且优先权号为2002-045251。本申请通过参照引用上述优先权文件。
背景技术
一直以来，作为信息携带终端、台式计算机、笔记本电脑、便携式电话机、音响装置、家用电器等主设备的外部存储媒体，使用对这些设备拆装可能的、装有半导体存储器的卡式可插拔的小型IC存储装置。
这种存储装置，一般装有闪速存储器等非易失半导体存储器(IC存储器)，并在这种半导体存储器中存储静态图像数据、动态图像数据、声音数据、音乐数据等各种数字数据。这种IC存储装置，例如被用作信息携带终端、台式计算机、笔记本电脑、便携式电话机、音响装置、家用电器等主设备的外部存储媒体。
这种IC存储装置的操作，经由预定的接口受主设备的控制。一般，从主设备向IC存储装置传送处理指令，进行操作控制。
发明内容
本发明的目的在于：提供从主设备高效率地向外部连接设备供给处理指令，能够缩短在主设备和外部连接设备之间的数据传送处理时间的外部连接设备与主设备，以及采用这些外部连接设备与主设备的数据通信系统。
为达到上述目的而提出的本发明的外部连接设备是一种与主设备连接的外部连接设备，其中设有：存放参数的参数寄存器；存放由主设备供给的操作控制指令的指令寄存器；以及参照放在指令寄存器的操作控制指令，进行由该操作控制指令指定的操作控制的控制器。参数寄存器与指令寄存器，由该主设备基于从主设备发送的传送协议指令(TPC)进行存取。在这种TPC的指令集(command set)中包含一个寄存器写入指令，用以将任意的操作控制指令与任意的参数从主设备传送到本设备，并将已传送的操作控制指令存放到指令寄存器，同时将已传送的参数存放到参数寄存器。
在本发明的外部连接设备中，作为从主设备发送的传送协议指令(TPC)设定了一个寄存器写入指令，用以将任意的操作控制指令与任意的参数从主设备传送到本设备，并将已传送的操作控制指令存放到指令寄存器，同时将已传送的参数存放到参数寄存器。
本发明的主设备是与外部连接设备连接的主设备，其中设有：将表示对外部连接设备的操作控制的命令的传送控制指令发送到该外部连接设备的发送装置。外部连接设备中设有：存放参数的参数寄存器；存放由本设备供给的操作控制指令的指令寄存器；以及参照存放在指令寄存器的操作控制指令，进行由该操作控制指令指定的操作控制的控制器。通过对外部连接设备发送传送协议指令(TPC)，发送装置对该外部连接设备的参数寄存器与指令寄存器进行存取。在这种TPC的指令集中包含一个寄存器写入指令，用以将任意的操作控制指令与任意的参数从本设备传送到外部连接设备，并将已传送的操作控制指令存放到上述指令寄存器，同时将已传送的参数存放到上述参数寄存器。
在本发明的主设备中，作为从本设备发送的传送协议指令(TPC)设定了一个寄存器写入指令，用以将任意的操作控制指令与任意的参数从本设备传送到外部连接设备，并将已传送的操作控制指令存放到指令寄存器，同时将已传送的参数存放到上述参数寄存器。
根据本发明的一个方面，一种与主设备连接的外部连接设备，它包括：
存放参数的参数寄存器，
存放由所述主设备给出的操作控制指令的指令寄存器，以及
参照存放在所述指令寄存器的操作控制指令，进行由该操作控制指令指定的操作控制的存储控制器；
其中，所述参数寄存器与指令寄存器，从该主设备基于所述外部连接设备和所述主设备之间的传送协议指令进行存取；
所述传送协议指令在响应于总线状态信号的情况下，从所述主设备传送到所述外部连接设备，用以识别传输数据的传送方向与属性；其中，所述传送协议指令的指令集还包含寄存器写入指令，该寄存器写入指令用以将任意操作控制指令与任意参数从所述主设备传送到所述外部连接设备，将已传送的操作控制指令存放到所述指令寄存器，并将已传送的参数存放到所述参数寄存器；以及
其中，所述传送协议指令的指令集包含数据读出/写入指令，该数据读出/写入指令用以将数据从所述外部连接设备传送到所述主设备，或者，用以将数据从所述主设备传送到所述外部连接设备。
根据本发明的另一个方面，一种包括主设备和与该主设备连接的外部连接设备的数据通信系统，
所述主设备包括：将参数以及表示对所述外部连接设备进行操作控制的命令的操作控制指令发送到该外部连接设备的发送装置；
所述外部连接设备包括：存放参数的参数寄存器，存放由所述主设备给出的所述操作控制指令的指令寄存器，以及参照存放在所述指令寄存器的操作控制指令进行由该操作控制指令指定的操作控制的存储控制器；
其中，所述外部连接设备的所述参数寄存器与指令寄存器，从该主设备基于从所述主设备发出的传送协议指令进行存取；
所述传送协议指令在响应于总线状态信号的情况下，从所述主设备传送到所述外部连接设备，用以识别传输数据的传送方向与属性；
其中，所述传送协议指令的指令集包含寄存器写入指令，该寄存器写入指令用以将任意操作控制指令与任意参数从主设备传送到外部连接设备，将已传送的操作控制指令存放到所述指令寄存器，并将已传送的参数存放到所述参数寄存器，并且
其中，所述传送协议指令的指令集包含数据读出/写入指令，该数据读出/写入指令用以将数据从所述外部连接设备传送到所述主设备，或者，用以将数据从所述主设备传送到所述外部连接设备。
根据本发明的又一个方面，一种外部连接设备所连接的主设备，
所述主设备包括：将参数以及表示对外部连接设备进行操作控制的命令的操作控制指令发送到该外部连接设备的发送装置；
所述外部连接设备包括：存放参数的参数寄存器，存放由这设备给出的所述操作控制指令的指令寄存器，以及参照存放在所述指令寄存器的操作控制指令进行由该操作控制指令指定的操作控制的控制器；
其中，所述发送装置，对所述外部连接设备发出传送协议指令，从而对该外部连接设备的参数寄存器与指令寄存器进行存取；以及
所述传送协议指令的指令集包含寄存器写入指令，该寄存器写入指令用以将任意操作控制指令与任意参数从这设备传送到外部连接设备，将已传送的操作控制指令存放到所述指令寄存器，并将已传送的参数存放到所述参数寄存器，
所述传送协议指令(TPC)响应于总线状态信号，从所述主设备传送到所述外部连接设备，用以识别传输数据的传送方向与属性。
本发明的其它目的，以及由本发明获得的具体优点，通过以下参照附图说明的实施例的说明，当会更加清晰。
附图说明
图1是表示适用本发明的存储卡及采用这种存储卡的主设备的透视图。
图2是从存储卡表面侧观看的透视图。
图3是从存储卡背面侧观看的透视图。
图4是表示存储卡内部块结构的方框图。
图5是用以实现存储卡与主设备间的数据传送的接口功能部件的结构图。
图6是说明在存储卡和主设备之间传送的信号的示图。
图7是说明在各状态下的通信内容的示图。
图8是写入数据包传送时的并行数据、总线状态以及时钟信号的时间图。
图9是读出数据包传送时的并行数据、总线状态以及时钟信号的时间图。
图10是写入数据包与读出数据包传送时的占用信号与就绪信号的时间图。
图11是构成状态寄存器群的内部寄存器的示图。
图12是INT寄存器内的位内容的示图。
图13是INT寄存器内的与各位值对应的存储卡的操作状态的示图。
图14是构成参数寄存器群的内部寄存器的示图。
图15是SET_CMD_TPC时的传送数据的示图。
图16是EX_SET_CMD_TPC时的传送数据的示图。
图17是一例控制指令的示图。
本发明的最佳实施方式
以下，举例说明适用于本发明的可插拔的小型IC存储装置以及将该小型IC存储装置作为外部存储媒体使用的数据处理装置。
另外，在以下的说明中，将小型IC存储装置称为存储卡，将与该存储卡连接的数据处理装置称为主设备。
首先，参照图1说明适用于本发明的主设备与该主设备相连接的存储卡的大致结构。
本发明的存储卡1的内部设有非易失半导体存储器(IC存储器)，能够存储静态图像数据、动态图像数据、声音数据、音乐数据等各种数字数据。这种存储卡1，例如被用作信息携带终端、台式计算机、笔记本电脑、便携式电话机、音响装置、家用电器等主设备2的外部存储媒体。
如图1所示，存储卡1以插入设于主设备2的插拔口3的状态被使用。对于存储卡1的插拔口3的插入与拔出，用户能够自由地进行。因此，能够将插在某一主设备的存储卡1拔出，再插到另一主设备。换言之，这种存储卡1可用于与不同主设备之间的数据交换。
存储卡1与主设备2采用传送四个位并行数据、时钟信号、总线状态信号等六个信号的六线型半双工并行协议的并行接口进行数据的传送。
如图2所示，本发明的存储卡1形状为略长方形的薄板状，如长方向的长度L1为50mm、宽度W1为21.45mm、厚度D1为2.8mm。假设存储卡1的一面为表面1a，另一面为背面1b。如图3所示，在存储卡1长方向的一端的背面1b侧，设有10个平面电极即连接端子群4。构成连接端子群4的各电极，沿存储卡1的宽度方向并排设置。在各电极之间，设有从背面1b垂直立起的隔片5。各隔片5用于防止与各电极相连接的连接端子与其它电极接触。如图3所示，在存储卡1的背面1b一端的中央部，设有禁止误删除用的滑动开关6。
在安装了上述存储卡1的主设备2上，设有用以插拔存储卡1的插拔口3。如图1所示，插拔口3就是在主设备2的前面形成的与存储卡1的宽度W1与厚度D1对应的开口。经插拔口3插入主设备2的存储卡1，通过在构成连接端子群4的各电极上连接主设备2侧的连接端子，实现对主设备2的保持，并防止脱落。再者，主设备2的连接端子包括：与构成被安装的存储卡1上所设的连接端子群4的电极对应的10个接点。
本发明的存储卡1，以设有连接端子群4的一端为插入端，且图2中箭头X1方向为插入方向，经插拔口3插入主设备2。存储卡1插入主设备2后，成为使构成连接端子群4的各电极和主设备2的连接端子的各接点相连接的、可接受信号的状态。
下面，参照图4说明本发明的存储卡1的内部结构。
如图4所示，本发明的存储卡1中设有：并行接口电路(I/F)12、寄存器电路13、数据缓冲电路14、ECC电路15、存储接口控制器16、非易失半导体存储器17、振荡控制电路18。
并行接口电路12采用六线型半双工并行方式的数据传送协议进行与主设备2间的数据传送。
寄存器电路13用以存放：例如由主设备传送的对存储接口控制器16的操作控制指令(以下，将这种操作控制指令称为控制指令)、存储卡1内的内部状态、执行控制指令时所需的各部分的参数、非易失半导体存储器17内的文件管理信息等。这种寄存器电路13，由主设备2与存储接口控制器16这两方进行存取。另外，主设备2采用本存储卡的数据传送协议上规定的传送协议指令(以下，称为TPC(Transfer Protocol Command))对寄存器电路13进行存取。换言之，在主设备2对存储在寄存器电路13的控制指令或各种参数进行写入或读出时，就采用TPC来进行。
数据缓冲电路14是暂时将写入非易失半导体存储器17的数据以及由非易失半导体存储器17读出的数据保存的存储器电路。换言之，数据从主设备2写入非易失半导体存储器17时，按照数据传送协议，写入对象数据从主设备2传送到数据缓冲电路14，然后，存储接口控制器16将存储在数据缓冲电路14的写入对象数据写入非易失半导体存储器17。数据从非易失半导体存储器17读出到主设备2时，存储接口控制器16从非易失半导体存储器17读出读出对象数据并暂时存放在数据缓冲电路14上，然后，按照数据传送协议，该读出对象数据从数据缓冲电路14被送到主设备2。
数据缓冲电路14具有预定数据写入单位(例如，与闪速存储器的页面大小相同的512字节)的数据容量。再有，主设备2采用TPC，对数据缓冲电路14进行存取。换言之，主设备2对存储在数据缓冲电路14中的数据进行写入或读出时，采用TPC进行。
ECC电路15对写入非易失半导体存储器17的数据添加纠错码(ECC)。并且，基于添加在由非易失半导体存储器17读出的数据上的纠错码，ECC电路15进行对该读出数据的纠错处理。例如，对于512字节的数据单位添加三个字节的纠错码。
按照存放在寄存器电路13内的控制指令，存储接口控制器16进行如下的处理：在数据缓冲器14和非易失半导体存储器17之间的数据交换的控制；非易失半导体存储器17的数据的安全管理的控制；存储卡1的其它功能的控制；以及存储在寄存器电路13内的数据的更新等。
非易失半导体存储器17，例如为NAND型闪速存储器等非易失半导体存储器。非易失半导体存储器17的容量，例如有16M字节、32M字节、64M字节、128M字节等。非易失半导体存储器17的删除块单位，例如为16K字节。读写单位称为页(page)，与数据缓冲电路14一样同为512字节。振荡控制电路18产生存储卡1内的操作时钟信号。
在存储卡1上所设的连接端子包括：VSS端子、VCC端子、DATA0端子、DATA1端子、DATA2端子、DATA3端子、BS端子、CLK端子、INS端子。而且，由于设有两个VSS端子，存储卡1总共设有10个连接端子。在主设备2侧也设有同样的连接端子。
VSS端子与VSS(基准0V电压)连接。这种VSS端子将主设备的接地端和存储卡的接地端相连接，使主设备和存储卡之间的0V基准电位一致。VCC端子供给来自主设备的电源电压(VCC)。
在DATA0端子上，输入与输出存储卡1和主设备2之间传送的四个位并行数据中的最下位的数据信号(DATA0)。在DATA1端子上，输入与输出存储卡1和主设备2之间传送的四个位并行数据中的倒数第二位的数据信号(DATA1)。在DATA2端子上，输入与输出存储卡1和主设备2之间传送的四个位并行数据中的倒数第三位的数据信号(DATA2)。在DATA3端子上，输入与输出存储卡1和主设备2之间传送的四个位并行数据中的倒数第四位的数据信号(DATA3)。
通过BS端子，总线状态信号从主设备输入存储卡。通过CLK端子，时钟信号从主设备2输入。INS端子用以借主设备2判断存储卡插入或未插入插拔口的插入/拔出检测。存储卡1的INS端子与接地端相连，而主设备2的INS端子经电阻上拉。
下面，参照图5说明存储卡1和主设备2之间的数据传送接口的功能结构。
如图5所示，主设备2的接口功能由文件管理器31、TPC接口32、并行接口33构成。并且，存储卡1的接口功能由并行接口34、寄存器35、数据缓冲器36、存储控制器37、存储器38实现。
文件管理器31基于主设备的操作系统进行存储在存储卡1内的文件以及存储在主设备的其它媒体中的文件的管理。文件管理器31通过主设备2内的控制器等实现其功能。
TPC接口32是文件管理器31的下一层。TPC接口32通过由本接口特有的指令(TPC：传送协议指令)规定的数据传送协议，进行对存储卡1内的寄存器35与数据缓冲器36的存取。这种TPC接口32通过主设备2内的控制器等实现其功能。
并行接口33、34是TPC接口32的下层，是本接口系统的物理层。并行接口33、34按照传送四个位并行数据、时钟信号、总线状态信号等六个信号的数据传送协议即六线型半双工并行协议，进行数据传送。并行接口33、34通过并行接口电路12实现其功能。
寄存器35中存放：由主设备传送的控制指令；存储卡的内部状态；向存储器38存取的数据的地址；执行控制指令时所需的各部分的参数；以及存储器内的文件管理信息等。寄存器35在存储卡1的寄存器电路13上实现其功能。
数据缓冲器36是暂时将写入存储器38的数据以及由存储器38读出的数据保存的缓冲区。数据缓冲器36在存储卡1的数据缓冲电路14上实现其功能。
按照存储在寄存器35内的指令以及各种信息，存储控制器37对数据缓冲器36和存储器38之间的数据的读出、写入、删除以及寄存器35内的各种信息的更新等加以控制。存储控制器37通过在存储卡1上的存储接口控制器16实现其功能。
存储器38是数据的存储区，是通过存储控制器37作为独立模型而虚拟的存储区。存储器38通过在存储卡1上的非易失半导体存储器17实现其功能。
在上述结构的主设备与存储卡中，通过上述并行接口33、34，能够将被文件管理器31管理的存储在其它媒体上的数据传送到存储器38。并且，通过上述并行接口33、34，能够将存储在存储器38中的数据传送到被文件管理器管理的其它媒体中。
下面，就本发明存储卡1和主设备2之间的数据传送协议进行说明。
存储卡1与主设备2的数据传送协议的特征在于：定义四个总线状态来识别传输数据的传送方向与属性；采用TPC，进行从主设备2到存储卡1的寄存器电路13与数据缓冲电路14的存取；主设备2用控制指令进行存储卡1的操作控制；用CRC(Cyclic RedundancyCheck codes：循环冗余校验码)进行存储卡1和主设备2之间的传送数据的错误检测；以及规定从存储卡1到主设备2的中断信号(INT信号)等。
如图6所示，存储卡1和主设备2之间用总线状态信号(BS)、四个并行数据信号、时钟信号(SCLK)等六个信号相连接。
并行数据信号是在存储卡1和主设备2之间传送的数据信号。并行数据信号传送四个位宽的并行数据(DATA[3:0])，按照由总线状态信号规定的状态，改变该并行数据(DATA[3:0])的传送方向与属性。
总线状态信号是规定并行数据信号的状态以及各状态下的并行数据信号的传送开始定时的信号。这种总线状态信号从主设备2传送到存储卡2。状态可分为一个不进行数据包通信的状态(BS0)和三个数据包通信中的状态(BS1～BS3)等四个状态。总线状态信号以High和Low之间的切换定时，从BS0到BS3进行状态切换。
时钟信号是指并行数据信号与总线状态信号的时钟信号。时钟信号从主设备传送到存储卡。时钟信号在数据包通信中的三个状态(BS1～BS3)时肯定被输出。
各状态时的通信内容如图7所示。
BS0是在并行数据信号的线上，能够传送从存储卡1到主设备2的中断信号(INT信号)的状态。INT信号不与时钟信号同步地传送。在BS0状态时不进行数据包通信。表示BS0的总线状态信号的信号电平由Low表示。另外，在这种INT信号中，反映存储卡1的工作状态，详见后面的说明。
BS1是在并行数据信号的线上TPC被传送的状态。表示BS1的总线状态的信号电平由High表示。TPC从主设备2传送到存储卡1。TPC是主设备2对存储卡1的寄存器电路13与数据缓冲电路14存取的指令。TPC中包括：关于执行对数据缓冲电路14的数据写入处理或读出处理的指令；关于执行对寄存器电路13的数据写入处理或读出处理的指令；以及关于执行将供给存储接口控制器16的控制指令写入寄存器电路13的处理的指令等。TPC与控制指令的具体内容在后面叙述。
在BS2与BS3状态时，将数据从主设备2传送到存储卡1的写入数据包和将数据从存储卡1传送到主设备2的读出数据包之间，在并行数据信号上传送的并行数据(DATA[3:0])的传送方向与属性不同。这种数据包是写入数据包还是读出数据包由在BS1状态传送的TPC的内容确定。
图8是写入数据包的时间图，下面，就写入数据包时的BS2、BS3的内容进行说明。
在写入数据包时的BS2状态，并行数据信号上的传送数据成为对寄存器电路13或数据缓冲电路14的写入对象数据以及该写入对象数据的CRC。在BS2状态，并行数据信号上的传送数据从主设备2传送到存储卡1。
在写入数据包时的BS3状态，并行数据信号上的传送数据成为由存储卡1产生的占用(BSY)信号与就绪(RDY)信号。在写入数据包时的BS3状态，并行数据信号上的占用信号与就绪信号从存储卡1传送到主设备2。在写入数据包时的BS3状态，进行对BS1与BS2状态时从主设备2传送到存储卡1的TPC与传送数据的处理。存储卡1在这种对TPC与传送数据的处理中(即，处理尚未完成时)，向主设备2传送占用信号。然后，存储卡1在这种处理结束时向主设备2传送就绪信号。占用信号与就绪信号只被传送到四个并行数据信号中最下位(DATA0)的信号线上。占用信号是将最下位(DATA0)的信号线设定为high电平的状态的信号。就绪信号是用以将最下位(DATA0)的信号线设为每个时钟信号交互重复high电平和low电平的状态的信号。这样，通过传送占用信号与就绪信号，能够确立在不传送数据的写入数据包时的BS3的定时下的存储卡1和主设备2之间的信号交换。
图9是读出数据包的时间图，下面，就读出数据包时的BS2、BS3的内容进行说明。
在读出数据包时的BS2状态，并行数据信号上的传送数据成为由存储卡1产生的占用信号与就绪信号。在读出数据包时的BS2状态，按照在BS1状态时从主设备2传送到存储卡1的TPC，存储卡1进行数据的传送准备。存储卡1在对TPC的数据传送准备过程中(即，在传送准备尚未完成时)，向主设备2传送占用信号。若该传送准备完成，则存储卡1向主设备2传送就绪信号。这样，通过传送占用信号和就绪信号，能够确立在不传送数据的读出数据包的BS2状态的存储卡1和主设备2之间的信号交换。
在读出数据包时的BS3状态，并行数据信号上的传送数据成为来自寄存器电路13或数据缓冲电路14的读出对象数据以及该读出对象数据的CRC。在BS3状态，并行数据信号上的传送数据从存储卡1传送到主设备2。
图10是详细表示在BS2、BS3状态时产生的占用信号与就绪信号的时间图。如图10所示，占用信号与就绪信号只在四个并行数据信号中的最下位(DATA0)的信号线上传送。其它的位(DATA1～3)设为low电平。主设备2只接受送到DATA0的信号，而无视其它位的信号。最下位(DATA0)与采用传统的三线型半双工协议的存储卡的串行数据的传送线对应。因此，本存储卡1与传统的存储卡兼容。
下面，就总线状态为BS0时从存储卡1传送到主设备2的INT信号进行说明。
在存储卡1中，使用闪速存储器作为非易失半导体存储器17。与存储卡1和主设备2之间的数据传送时间相比，对闪速存储器的存取时间非常长。因此，在缩短主设备2侧的数据处理时间上最有效的方法是：在数据传送协议上，规定从存储卡1通知处理的结束等的中断请求。换言之，通过规定来自存储卡1的中断请求，能够在对闪速存储器的存取中，将主设备2的CPU的处理对其它处理开放。
在BS0状态，若存储卡1中发生任意的中断请求，则存储卡1将中断信号(INT信号)传送到主设备2。INT信号不与时钟信号同步地由从存储卡1输出。在BS0状态，并行数据(DATA[3:0])的信号线中任一条的位设为high电平时，表示存储卡1侧发生了中断请求。并且，当并行数据(DATA[3:0])中的任一位均为low电平时，表示存储卡1正在处理当中，没有中断请求。
这里，从存储卡1产生的中断原因有多个。例如，用以向主设备2传达对于供给存储卡1的控制指令的操作控制结束的中断；用以向主设备2传达在对于供给存储卡1的控制指令进行操作控制时发生错误的中断；对主设备2请求存取的中断；以及用以向主设备2传达对于由存储卡1供给的控制指令不能执行的中断等。
在存储卡1中，将上述的各中断的原因，对应于并行数据(DATA[3:0])的各位进行分配，按照产生的中断原因使设定为high电平的线路变化。换言之，按照存储卡1中产生的中断内容，从存储卡1产生BS0状态时成为high电平的位的位置不同的INT信号。
BS0状态时，主设备2通过监视并行数据(DATA[3:0])的各位的电平来检测来自存储卡1的中断请求，同时检测哪个位的位置上的电平成为high，同时也检测出存储卡1的中断原因。
与此对照，在传统的存储卡系统中，只是从存储卡向主设备通知有无中断请求。因此，即使从存储卡发出中断请求，在主设备侧也不能与该请求同时确认中断原因，必须建立数据包通信后从存储卡侧读出中断原因。而在本发明实施例的存储卡1与主设备2中，利用其四个位的数据线，且对应于各位分配中断的各种原因，因此，主设备2能够与中断请求同时地确认其原因。
因此，在本发明中，来自存储卡1的中断请求产生时，主设备2无需进行确认该请求内容的数据包通信。换言之，能够缩短存储卡1和主设备2之间的数据传送序列的执行时间。
再有，本实施例中，存储卡1的INT信号为成为存放在反映基于控制指令的操作状态的INT寄存器的各个位值。INT寄存器设于寄存器电路13内的状态寄存器群内。存储卡1的并行接口电路12，在总线状态信号表示BS0时，参照该INT寄存器的各个位值，若该位值为有效(1)，则将对应于该位的数据线驱动为high电平，若该位值为无效(0)，则将对应于该位值的数据线驱动为low电平。对于这种INT寄存器的具体内容以及INT寄存器的各值与并行数据(DATA[3:0])之间的关系，将在下面寄存器电路的部分中进行说明。
下面，就寄存器电路13进行说明。
寄存器电路13由多个内部寄存器构成。寄存器电路13内的内部寄存器按其用途可分为以下五类。
1.存放存储卡1的状态等的状态寄存器群；
2.存放用于指令执行等的参数的参数寄存器群；
3.按闪速存储器的每一页设置的、可作为各页的管理数据等的附加数据寄存器群；
4.存放用以指定对上述1、2、3的各寄存器的存取位置的地址的寄存器地址寄存器；以及
5.存放从主设备2供给的控制指令的指令寄存器。
如图11所示，在状态寄存器群中设有：INT寄存器、状态寄存器、类型寄存器、类别寄存器、级别寄存器等五个内部寄存器。状态寄存器群内的各内部寄存器，通过存储接口控制器16更新被存放的值。状态寄存器群内的各内部寄存器，能够按照READ_REG_TPC(READ_REG_TPC是TPC中的一种指令，后文详述)对主设备2存取，从主设备2只能读出。并且，状态寄存器群内的各内部寄存器，能够存储8位的位值，且分别设定了地址。
·INT寄存器
INT寄存器是设定了存储卡1的操作状态的寄存器。在这种INT寄存器内的值，根据与从主设备2供给存储卡1的控制指令对应的操作结果，由存储接口控制器16更新。如图12所示，INT寄存器是8位的寄存器。在INT寄存器中，8位中最下位(D0)和其上的三个位(D5～D7)，用来设定操作状态。另外，剩余的位保留。
INT寄存器的位D7为CED(Command End)位。CED位是表示通过EX_SET_CMD_TPC或SET_CMD_TPC(TPC中的一个指令，后文详述)设置的控制指令的执行结束的位。另外，这里所谓执行结束与该执行是正常结束还是因错误而结束无关，表示其执行的结束。CED位在基于EX_SET_CMD_TPC或SET_CMD_TPC的控制指令的设置时与起始状态时，通过存储接口控制器16将位值设为无效(0)，在基于EX_SET_CMD_TPC或SET_CMD_TPC的控制指令的执行结束时，通过存储接口控制器16将位值设为有效(1)。
INT寄存器的位D6为ERR(Error)位。ERR位是表示在执行由EX_SET_CMD_TPC或SET_CMD_TPC设置的存储器存取指令(控制指令)与安全指令(控制指令)的结果显示该执行中发生错误的位。ERR位在发生错误时，通过存储接口控制器16将位值设为有效(1)，若由新EX_SET_CMD_TPC或SET_CMD_TPC设置控制指令或者错误状态被解除，则通过存储接口控制器16将位值设为无效(0)。
INT寄存器的位D5为BREQ/PRG(Buffer Request/Progress)位。BREQ/PRG位表示：执行经EX_SET_CMD_TPC或SET_CMD_TPC设置的存储器存取指令(控制指令)与安全指令(控制指令)的结果，因该执行而产生的给主设备2的对数据缓冲电路14的存取请求，以及在非易失半导体存储器17的内部删除处理或格式化处理已被执行的过程状态。例如，该位表示存在如下的请求：对非易失半导体存储器17的写入命令存在时的对数据缓冲电路14的数据的写入请求；对非易失半导体存储器17数据读出命令存在时的来自数据缓冲电路14的数据的读出请求；以及有安全数据的接收请求等。在各请求产生时，BREQ/PRG位的位值通过存储接口控制器16设为有效(1)；在响应该请求主设备2的按照TPC的存取发生时，BREQ/PRG位的位值通过存储接口控制器16设为无效(0)。并且，BREQ/PRG位的位值按照格式化或删除的过程状态，通过存储接口控制器16被更新。
INT寄存器的位D0为CMDNK(Command Nack)位。CMDNK位表示不能执行由EX_SET_CMD_TPC或SET_CMD_TPC设置的指令。在不能执行由EX_SET_CMD_TPC或SET_CMD_TPC设置的控制指令时，通过存储接口控制器16将该位值设为有效(1)，而在能够执行由EX_SET_CMD_TPC或SET_CMD_TPC设置的控制指令时，该位值被设为无效(0)。
在INT寄存器中，设定了上述的位。因而，通过在INT寄存器内的各位值的组合，能够表示如图13所示的操作状态，作为响应前控制指令的存储卡1的工作状态。
换言之，CED＝1、ERR＝0、BREQ/PRG＝0、CMDNK＝0时，表示给出的控制指令的执行正常结束的操作状态。CED＝1、ERR＝1、BREQ/PRG＝0、CMDNK＝0时，表示给出的控制指令的执行错误结束的操作状态。CED＝0、ERR＝0、BREQ/PRG＝1、CMDNK＝0时，表示给出的控制指令的执行正常进行，且向主设备2请求存取的操作状态。CED＝0、ERR＝1、BREQ/PRG＝1、CMDNK＝0时，表示给出的控制指令的执行发生错误，且向主设备2请求存取的操作状态。CED＝0、ERR＝0、BREQ/PRG＝0、CMDNK＝0时，表示给出的控制指令正在执行中的操作状态。CED＝0、ERR＝1、BREQ/PRG＝0、CMDNK＝0时，表示非易失半导体存储器17在删除执行中或格式化中的操作状态。CED＝1、ERR＝0、BREQ/PRG＝0、CMDNK＝1时，表示给出的控制指令不能执行的操作状态。
在通过EX_SET_CMD_TPC或SET_CMD_TPC设置了新的控制指令时，INT寄存器内的各位的位值通过存储接口控制器16设为初始状态(全部位值为0的状态)。
·INT寄存器和INT信号之间的关系
这里，上述的这种INT寄存器内的各位(CED、ERR、BREQ/PRG、CMDNK)的值反映在INT信号中。存储卡1的并行接口电路12，在状态为BS0时按照这种INT寄存器的各位值(CED、ERR、BREQ/PRG、CMDNK)，将并行数据(DATA[3:0])的各数据线驱动为high电平或low电平。INT寄存器的各位和并行数据的各线的关系如下。
DATA0：CED
DATA1：ERR
DATA2：BREQ/PRG
DATA3：CMDNK
在状态为BS0的期间，并行接口电路12常时参照INT寄存器内的值，若INT寄存器内的位值为有效(1)，则将对应的数据线驱动为high电平(1)，若无效则将对应的数据线驱动为loW(0)。在状态为BS0的期间，主设备2监视并行数据(DATA[3:0])的各数据线的电平，判断有没有来自存储卡1的中断请求。有来自存储卡1的中断请求时，即判断出有任何数据线从low电平变化为high电平时，主设备2检测出哪条数据线的电平成为high，并检测出上述图13所示的操作状态。然后，主设备2按照检测出的操作状态进行相应的处理。
如图14所示，在参数寄存器群内设有：系统参数寄存器、数据计数/安全参数寄存器、数据地址/修订号寄存器、TPC参数寄存器、指令参数寄存器等各内部寄存器。在参数寄存器群内的各内部寄存器，通过主设备2更新已存放的值，而存储接口控制器16在执行控制指令时参照该值。参数寄存器群内的各内部寄存器，能由主设备2用WRITE_REG_TPC、EX_SET_CMD_TPC(TPC的一种，后文详述)存取。并且，参数寄存器群内的各内部寄存器每8位设定一地址。
·数据计数/安全参数寄存器
数据计数/安全参数寄存器，存放执行从主设备2供给存储卡1的存储器存取指令(控制指令)时所需的数据数量(number of data)。例如，设定了从非易失半导体存储器17将数据读出时的读出数据的数据量；向非易失半导体存储器17写入数据时的写入数据的数据量等。并且，数据计数/安全参数寄存器存放执行安全指令(控制指令)时所需的各种设定值。这种数据计数/安全参数寄存器的大小为16位，以8位为单位设定两个地址。
·数据地址/修订号寄存器
数据地址/修订号寄存器存放执行从主设备2供给存储卡1的存储器存取指令(控制指令)时所需的非易失半导体存储器17上的地址。例如，设定了从非易失半导体存储器17读出数据时的读出位置的首地址(leading address)；对非易失半导体存储器17写入数据时的写入位置的首地址等。并且，存放了数据地址/修订号寄存器执行安全指令(控制指令)时所需的修订号。这种数据地址/修订号寄存器的大小为32位，以8位为单位设定四个地址。
再有，数据计数/安全参数寄存器与数据地址/修订号寄存器，在执行存储器存取指令(控制指令)中的READ_DATA、READ_INFO、WRITE_DATA、WRITE_INFO等时被用作参照。并且，上述数据计数/安全参数寄存器与数据地址/修订号寄存器，通过TPC中的WRITE_REG_TPC、EX_SET_CMD_TPC被写入数据。这些控制指令的内容将在后文详细叙述。
寄存器地址寄存器是用以在主设备2采用TPC向上述状态寄存器群与参数寄存器群进行存取时，预先将存取的寄存器的首地址以及数据长度设定的寄存器。
对上述状态寄存器群与参数寄存器群，能用WRITE_REG_TPC(TPC的一种，后文详述)进行数据的写入，并能用READ_REG_TPC(TPC的一种，后文详述。)进行数据的读出。但是，在这些WRITE_REG_TPC、READ_REG_TPC中，没有作为变元而包含指定寄存器位置的信息。因此，主设备2采用这些WRITE_REG_TPC、READ_REG_TPC向寄存器进行存取时，预先对这种寄存器地址寄存器设定状态寄存器群与参数寄存器群的地址与数据长度。然后，给出WRITE_REG_TPC、READ_REG_TPC时，存储接口控制器16参照存放在这种寄存器地址寄存器中的信息，进行对应于各指令的处理。再有，向这种寄存器地址寄存器存放寄存器地址与数据长度的TPC为SET_R_W_REG_ADRS_TPC(后文详述)。
指令寄存器是存放从主设备2给出的控制指令的寄存器。存储接口控制器16按照存放在这种指令寄存器中的控制指令，进行各种操作控制。向这种指令寄存器存储控制指令的TPC为SET_CMD_TPC、EX_SET_CMD_TPC(后文详述)。
下面，就TPC(Transfer Protocol Command)进行说明。
TPC是存储卡1与主设备2的数据传送协议上规定的指令。TPC在主设备2向存储卡1内的寄存器电路13与数据缓冲电路14进行存取时使用。TPC在BS1的定时，将总线状态信号从主设备2传送到存储卡1。以下，就这种TPC的代码内容和具体操作内容进行说明。
以下，示出TPC之一例。
READ_LONG_DATA_TPC
READ_SHORT_DATA_TPC
READ_REG_TPC
GET_INT_TPC
WRITE_LONG_DATA_TPC
WRITE_SHORT_DATA_TPC
WRITE_REG_TPC
SET_R_W_REG_ADRS_TPC
SET_CMD_TPC
EX_SET_CMD_TPC
READ_LONG_DATA_TPC是从数据缓冲电路14读出512字节的数据的命令。换言之，是将存放在数据缓冲电路14内的全部数据传送到主设备2的命令。READ_LONG_DATA_TPC是读出命令。换言之，在BS1状态READ_LONG_DATA_TPC从主设备2发送到存储卡1时，在BS3状态数据缓冲电路14内的512字节的数据从存储卡1传送到主设备2。
READ_SHORT_DATA_TPC是将设定在TPC参数寄存器中的数据长度的数据，从数据缓冲电路14读出的命令。换言之，是将存放在数据缓冲电路14内的预定量的数据传送到主设备2的命令。READ_SHORT_DATA_TPC为读出命令。换言之，在BS1状态READ_SHORT_DATA_TPC从主设备2发送到存储卡1时，在BS3状态数据缓冲电路14内的预定字节的数据从存储卡1传送到主设备2。
READ_REG_TPC是读出地址被设定的寄存器的值的命令。地址被设定的寄存器是状态寄存器群、参数寄存器群以及附加寄存器群等各内部寄存器。被读出的寄存器的地址位置(首地址与数据长度)为存放在寄存器地址寄存器中的值。换言之，参照寄存器内的值时，必须预先向寄存器地址寄存器写入目的地址位置。向这种寄存器地址寄存器写入地址位置的TPC为SET_R_W_REG_ADRS_TPC。READ_REG_TPC为读出命令。换言之，在BS1状态READ_REG_TPC从主设备2发送到存储卡1时，目的寄存器内的预定位数的数据在BS3状态从存储卡1传送到主设备2。
GET_INT_TPC是读出状态寄存器群的内部寄存器即INT寄存器的值(8位的值)的命令。这种GET_INT_TPC如上述READ_REG_TPC那样，不向寄存器地址寄存器存放地址位置，而是读出INT寄存器的值。GET_INT_TPC为读出命令。具体说，在BS1状态GET_INT_TPC从主设备2发送到存储卡1时，在BS3状态INT寄存器内的8位的数据从存储卡1传送到主设备2。
WRITE_LONG_DATA_TPC是向数据缓冲电路14写入512字节数据的命令。换言之，是将数据缓冲电路14的全部数据，从主设备2传送到数据缓冲电路14的命令。WRITE_LONG_DATA_TPC是写入命令。具体说，在BS1状态WRITE_LONG_DATA_TPC从主设备2发送到存储卡1时，向数据缓冲电路14写入的512字节的数据在BS2状态从主设备2传送到存储卡1。
WRITE_SHORT_DATA_TPC是将设定在TPC参数寄存器中的数据长度的数据，向数据缓冲电路14写入的命令。换言之，是将预定量的数据，从主设备2传送到数据缓冲电路14内的命令。WRITE_SHORT_DATA_TPC为写入命令。具体说，在BS1状态WRITE_SHORT_DATA_TPC从主设备2发送到存储卡1时，向数据缓冲电路14写入的预定字节的数据在BS2状态从主设备2传送到存储卡1。
WRITE_REG_TPC是写入地址被设定的寄存器的值的命令。地址被设定的寄存器是状态寄存器群、参数寄存器群以及附加寄存器群等各内部寄存器，但能够通过主设备2写入的是参数寄存器群与附加寄存器群。写入的寄存器的地址位置(首地址与数据长度)是存放在寄存器地址寄存器中的值。具体说，向寄存器内写入值时，必须预先向寄存器地址寄存器写入目的地址位置。向这种寄存器地址寄存器写入地址位置的TPC为SET_R_W_REG_ADRS_TPC。WRITE_REG_TPC为写入命令。具体说，在BS1状态WRITE_REG_TPC从主设备2发送到存储卡1时，写入目的寄存器内的数据在BS2状态从主设备2传送到存储卡1。
SET_R_W_REG_ADRS_TPC是将用READ_REG_TPC、WRITE_REG_TPC存取的寄存器的地址位置，存放在寄存器地址寄存器的命令。SET_R_W_REG_ADRS_TPC为写入命令。换言之，在BS1状态SET_R_W_REG_ADRS_TPC从主设备2发送到存储卡1时，写入寄存器地址寄存器的数据在BS2状态从主设备2传送到存储卡1。
SET_CMD_TPC是将对于存储接口控制器16的操作命令即控制指令存放到指令寄存器的命令。用SET_CMD_TPC向指令寄存器内存入了控制指令时，存储接口控制器16就通过该控制指令进行操作控制。作为操作内容，例如有对存储器的操作控制、对存储器以外的各功能的操作或与数据的安全相关的操作等。并且，有时根据控制指令的操作内容，参照存放在参数寄存器内的值进行操作。这时，需预先在发送SET_CMD_TPC之前的数据包上用上述WRITE_REG_TPC向参数寄存器群内的预定内部寄存器写入值。SET_CMD_TPC为写入命令。换言之，在BS1状态SET_CMD_TPC从主设备2发送到存储卡1时，向指令寄存器写入的控制指令的代码在BS2状态从主设备2传送到存储卡1。
EX_SET_CMD_TPC是向数据计数/安全参数寄存器与数据地址/修订号寄存器存放数据，同时向指令寄存器存放控制指令的命令。用EX_SET_CMD_TPC传送存储器存取指令作为控制指令时，向数据计数/安全参数寄存器存放对非易失半导体存储器17存取的数据的数据量，向数据地址/修订号寄存器存放非易失半导体存储器17的数据地址。并且，用EX_SET_CMD_TPC传送安全指令作为控制指令时，向数据计数/安全参数寄存器存放安全管理用参数，向数据地址/修订号寄存器存放安全管理用修订号。通过这种EX_SET_CMD_TPC传送控制指令时，在存储接口控制器16执行该控制指令之前，向数据计数/安全参数寄存器与数据地址/修订号寄存器存放传送数据。
EX_SET_CMD_TPC为写入命令。具体说，在BS1状态EX_SET_CMD_TPC从主设备2发送到存储卡1时，控制指令的代码等在BS2状态从主设备2传送到存储卡1。
这里，与EX_SET_CMD_TPC相同的数据传送操作，也可用SET_CMD_TPC实现。但是，参照存放在参数寄存器群内的内部寄存器的值传送操作控制的控制指令时，例如传送READ_DATA、READ_INFO、WRITE_DATA、WRITE_INFO等控制指令时，必须预先将被参照的数据传送到参数寄存器。也就是，在执行SET_CMD_TPC之前，必须预先传送SET_R_W_REG_ADRS_TPC与WRITE_REG_TPC。
与此相反，采用EX_SET_CMD_TPC的场合，无需预先用WRITE_REG_TPC向数据计数/安全参数寄存器与数据地址/修订号寄存器存放数据。换言之，用EX_SET_CMD_TPC只要一个数据包就可实现在采用SET_CMD_TPC时三个数据包的数据传送操作。
因此，若采用EX_SET_CMD_TPC传送控制指令，可以不用执行传送SET_R_W_REG_ADRS_TPC与WRITE_REG_TPC的数据包序列，能够实现处理的高速化。
图15示出的是执行SET_CMD_TPC时从主设备2传送到存储卡1的具体传送数据例。图16示出的是执行EX_SET_CMD_TPC时从主设备2传送到存储卡1的具体传送数据例。这种图15与图16所示的传送数据，在BS2时传送。
执行SET_CMD_TPC时的传送数据，由1字节的指令代码和2字节的CRC构成。1字节的指令代码是用以指定对存储接口控制器16执行的控制指令的代码。指令代码存放在指令寄存器中。
执行EX_SET_CMD_TPC时的传送数据，由1字节的指令代码、2字节的计数/安全参数数据、2字节的地址/修订号数据以及2字节的CRC构成。计数/安全参数数据是存放在数据计数/安全参数寄存器中的数据。地址/修订号数据是存放在数据地址/修订号寄存器中的数据。
如图15与图16所示，与SET_CMD_TPC的传送数据相比，EX_SET_CMD_TPC的传送数据的数据长度较长。因此，主设备2在传送不参照数据计数/安全参数寄存器与数据地址/修订号寄存器就能执行的指令代码时，不采用EX_SET_CMD_TPC，而采用SET_CMD_TPC能构成更短的数据包。因此，作为TPC的指令集，预先设定SET_CMD_TPC和EX_SET_CMD_TPC，且通过根据传送的控制指令作出适当选择，能够进一步提高处理速度。
下面，就控制指令进行说明。
控制指令是从主设备2向存储卡1的存储接口控制器16供给的操作控制命令。控制指令用TPC的SET_CMD_TPC或EX_SET_CMD_TPC，从主设备2存放到存储卡1内的指令寄存器中。指令寄存器内存放了控制指令，存储接口控制器16就执行对应于该控制指令的操作控制。然后，在该操作控制执行的同时进行INT寄存器内各值的适当更新。
控制指令可分为存储器存取指令、功能指令以及安全指令等三种。存储器存取指令是向存储卡1上的非易失半导体存储器17进行存取的指令。功能指令是向存储卡1上的各功能进行存取的指令。安全指令是用以实现著作权保护所需的安全功能的指令。
存储器存取指令，例如有从非易失半导体存储器17向数据缓冲电路14读出数据的指令；从数据缓冲电路14向非易失半导体存储器17写入数据的指令；以及删除非易失半导体存储器17上的数据的指令等。
功能指令，例如有使本存储卡1返回到出厂状态的格式化指令或停止存储卡1的振荡器18的动作的睡眠指令等。
安全指令，例如有读出本存储卡1的固有ID的指令；对内容键进行上锁操作的指令；以及产生随机数的指令等。
图17示出一例存储器存取指令。
如图17所示，存储器存取指令有：READ_DATA、WRITE_DATA、READ_INFO、READ_ATRB、STOP、ERASE等。
READ_DATA是从非易失半导体存储器17的用户区的指定地址将数据连续读出的命令。READ_DATA被给出后，存储接口控制器16参照存放在数据地址/修订号寄存器的地址，向非易失半导体存储器17上的该地址进行存取，并从该地址读出数据。读出的数据，暂时传送到数据缓冲电路14。当占满全部数据缓冲电路14，即读出512字节的数据时，存储接口控制器16将INT寄存器的BREQ/PRG位设为有效(1)，向主设备2发送传送请求的中断。然后，通过主设备2将数据缓冲电路14内的数据读出时，将后续的数据从非易失半导体存储器17传送到数据缓冲电路14。存储接口控制器16重复以上的处理，直到存放在数据计数/安全参数寄存器中的数据数量的数据被读出为止。然后，若不发生错误地将数据读到最后，则使INT寄存器的CMD位有效(1)，结束处理。并且，在处理过程中发生错误时，使INT寄存器的CMD位有效(1)，同时使ERR位有效(1)，从而结束处理。
WRITE_DATA是对存放在数据缓冲电路14中的数据，从非易失半导体存储器17的用户区的指定地址开始连续地加以记录的命令。WRITE_DATA被给出后，存储接口控制器16参照存放在数据地址/修订号寄存器的地址，向非易失半导体存储器17上的该地址进行存取，从该地址开始写入数据。写入的数据是存放在数据缓冲电路14的数据。当数据缓冲电路14内变空即写入512字节的数据时，存储接口控制器16使INT寄存器的BREQ/PRG位有效(1)，向主设备2发送传送请求的中断。然后，当主设备2向数据缓冲电路14内写入数据时，数据被连续地从数据缓冲电路14写入非易失半导体存储器17。存储接口控制器16重复上述处理，直到写入存放在数据计数/安全参数寄存器的数据数量的数据。然后，若不发生错误地将数据写到最后，则使INT寄存器的CMD位有效(1)，结束处理。并且，在处理过程中发生错误时，使INT寄存器的CMD位有效(1)，同时使ERR位有效(1)，从而结束处理。
READ_INFO是从非易失半导体存储器17的系统区的信息簿区(information book area)的指定地址连续地将数据读出的命令。存储接口控制器16的处理顺序与READ_DATA相同。
WRITE_INFO是向非易失半导体存储器17的系统区的信息簿区的指定地址连续地将数据写入的命令。存储接口控制器16的处理顺序与WRITE_DATA相同。
READ_ATRB是从非易失半导体存储器17读出属性信息(attribute information)的命令。READ_ATRB被给出后，存储接口控制器16读出非易失半导体存储器17内的属性信息，然后传送到数据缓冲电路14。
STOP是在中途结束READ_DATA、WRITE_DATA、READ_INFO、WRITE_INFO、READ_ATRB等处理的命令。STOP被给出后，存储接口控制器16停止READ_DATA、WRITE_DATA、READ_INFO、WRITE_INFO、READ_ATRB的执行处理。
ERASE是从用户区的指定地址删除数据的命令。ERASE被给出后，存储接口控制器16参照存放在数据地址/修订号寄存器的地址，从该地址表示的存储位置，删除存放在数据计数/安全参数寄存器的数据数量的、非易失半导体存储器17上的数据。
以上，就适用本发明的可插拔的存储卡，以及作为外部存储媒体使用这种存储卡的主设备进行了说明。但是，本发明并不限于这种存储卡上的应用。例如，作为本发明的主设备的外部连接装置，可以为摄像装置。这种场合，存储接口控制器16进行摄像装置的操作控制，并且，摄像控制用指令也被设置成控制指令。
另外，本发明并不限于参照附图说明的上述实施例，本领域人员理应明白：本发明可以包括不超出所附的权利要求书范围及其精神的、各种变更、置换的改型以及与之相当的形态。
工业上的利用可能性
本发明的外部连接设备与主设备，作为从本设备发送的传送协议指令(TPC)，将任意的操作控制指令与任意的参数从主设备传送到外部连接设备，将传送的操作控制指令向外部连接设备的指令寄存器存放，同时设定了将传送的参数存放在外部连接设备的参数寄存器的寄存器写入指令。从而，在本发明中，将操作控制指令以及在执行这种操作控制指令时所需的参数，能够同时从主设备传送到外部连接设备。
因此，在本发明中，能够高效率地从主设备向外部连接设备供给处理指令，缩短主设备和外部连接设备间的数据传送处理时间。

Claims (2)

1.一种与主设备连接的外部连接设备，所述外部连接设备包括：
存放参数的多个参数寄存器，
存放由所述主设备给出的操作控制指令的指令寄存器，
参照存放在所述指令寄存器中的操作控制指令，进行由该操作控制指令指定的操作控制的控制器；以及
非易失性存储器装置；
其中，所述参数寄存器与指令寄存器，基于由所述主设备发出的传送协议指令(TPC)从该主设备被存取；而且，所述传送协议指令(TPC)的指令集包含寄存器写入指令，该寄存器写入指令用以将任意操作控制指令和多个参数从所述主设备传送到这个外部连接设备，将已传送的操作控制指令存放到所述指令寄存器，并将已传送的参数存放到所述参数寄存器；
其中，当存储器存取指令根据传送协议指令(TPC)而作为操作控制指令被传送时，要被存取的数据的数据量以及存储器装置中的数据地址被存放在参数寄存器中。
2.一种外部连接设备被连接的主设备，
所述主设备包括：将参数以及表示对外部连接设备进行操作控制的命令的操作控制指令发送到该外部连接设备的发送装置；
所述外部连接设备包括：多个参数寄存器；存放由这个主设备给出的所述操作控制指令的指令寄存器；参照存放在所述指令寄存器的操作控制指令进行由该操作控制指令指定的操作控制的控制器；以及非易失性存储器装置，
其中，所述发送装置，对所述外部连接设备发出传送协议指令(TPC)，从而对该外部连接设备的参数寄存器与指令寄存器进行存取；以及
所述传送协议指令的指令集包含寄存器写入指令，该寄存器写入指令用以将任意操作控制指令与多个参数从这个主设备传送到外部连接设备，将已传送的操作控制指令存放到所述指令寄存器，并将已传送的参数存放到所述参数寄存器，
其中，当存储器存取指令根据传送协议指令(TPC)而作为操作控制指令来传送时，要被存取的数据的数据量以及存储器装置中的数据地址被存放在参数寄存器中。
CNB038002868A 2002-02-21 2003-02-19 外部连接设备、主设备及数据通信系统 Expired - Fee Related CN1327368C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP45251/2002 2002-02-21
JP2002045251A JP2003242470A (ja) 2002-02-21 2002-02-21 外部接続機器及びホスト機器

Publications (2)

Publication Number Publication Date
CN1509441A CN1509441A (zh) 2004-06-30
CN1327368C true CN1327368C (zh) 2007-07-18

Family

ID=27750573

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038002868A Expired - Fee Related CN1327368C (zh) 2002-02-21 2003-02-19 外部连接设备、主设备及数据通信系统

Country Status (7)

Country Link
US (2) US7124219B2 (zh)
EP (1) EP1477901B1 (zh)
JP (1) JP2003242470A (zh)
KR (1) KR100986884B1 (zh)
CN (1) CN1327368C (zh)
DE (1) DE60317635T2 (zh)
WO (1) WO2003071436A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285067A (ja) * 2004-03-31 2005-10-13 Matsushita Electric Ind Co Ltd 情報処理端末及び情報処理方法
TWI228257B (en) * 2004-05-06 2005-02-21 Carry Computer Eng Co Ltd Silicon storage media, controller, and access method thereof
JP4591754B2 (ja) 2004-07-30 2010-12-01 ソニー株式会社 通信装置、電子機器及び通信システム
US7565469B2 (en) * 2004-11-17 2009-07-21 Nokia Corporation Multimedia card interface method, computer program product and apparatus
JP4433311B2 (ja) 2005-09-12 2010-03-17 ソニー株式会社 半導体記憶装置、電子機器及びモード設定方法
CN100349108C (zh) * 2005-11-21 2007-11-14 北京中星微电子有限公司 与非门快闪存储器的物理接口、接口方法和管理设备
JP4186170B2 (ja) * 2006-10-23 2008-11-26 セイコーエプソン株式会社 情報処理装置
KR100877609B1 (ko) * 2007-01-29 2009-01-09 삼성전자주식회사 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법
WO2008142742A1 (ja) * 2007-04-20 2008-11-27 Panasonic Corporation 挿抜検出装置
JP2009086988A (ja) * 2007-09-28 2009-04-23 Toshiba Corp メモリカード
JP4600509B2 (ja) * 2008-04-22 2010-12-15 セイコーエプソン株式会社 送受信システム並びにマスターデバイス
WO2009147785A1 (ja) * 2008-06-02 2009-12-10 パナソニック株式会社 データ通信システム、データ通信要求装置及びデータ通信応答装置
JP5379134B2 (ja) * 2008-06-20 2013-12-25 パナソニック株式会社 データ通信システム、通信装置及び通信方法
CN101849380B (zh) 2008-07-22 2014-12-03 松下电器产业株式会社 通信系统、通信装置及通信方法
US20100030962A1 (en) * 2008-08-04 2010-02-04 Sherif Sirageldin Storage facility for data handling devices
US8166207B2 (en) * 2008-09-29 2012-04-24 Intel Corporation Querying a device for information
WO2010041093A1 (en) 2008-10-09 2010-04-15 Federico Tiziani Virtualized ecc nand
IT1399916B1 (it) * 2010-04-30 2013-05-09 Balluchi Dispositivo di memoria ad accesso di registro indicizzato
CN102915207A (zh) * 2011-08-01 2013-02-06 建兴电子科技股份有限公司 固态储存装置及其数据储存方法
JP2014238871A (ja) * 2014-08-01 2014-12-18 マイクロン テクノロジー， インク． 単一の仮想化されたｅｃｃアルゴリズムを提供するコントローラと、このコントローラを含む記憶システム、及びこの記憶システムを管理する方法
US10055236B2 (en) * 2015-07-02 2018-08-21 Sandisk Technologies Llc Runtime data storage and/or retrieval
US11556272B2 (en) * 2020-09-18 2023-01-17 Kioxia Corporation System and method for NAND multi-plane and multi-die status signaling

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2257612Y (zh) * 1996-06-03 1997-07-09 邢伟华 Ic卡并行快速读写卡
JPH10105502A (ja) * 1996-09-26 1998-04-24 Nec Corp 周辺機器制御装置
CN1202673A (zh) * 1997-06-17 1998-12-23 富士通株式会社 卡型存储媒体
JPH11328084A (ja) * 1998-05-18 1999-11-30 Hitachi Ltd ディスク装置のホストインターフェース回路およびディスク装置
JP2001265714A (ja) * 2000-01-13 2001-09-28 Sony Computer Entertainment Inc インターフェイス装置及びそれを備えた情報処理システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139565A (ja) * 1990-10-01 1992-05-13 Sega Enterp Ltd マルチｃｐｕ装置
JP3274624B2 (ja) 1997-05-13 2002-04-15 甲府日本電気株式会社 多階層バスシステムのタイミング制御装置
US6901457B1 (en) * 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
US6618789B1 (en) * 1999-04-07 2003-09-09 Sony Corporation Security memory card compatible with secure and non-secure data processing systems
US6820203B1 (en) * 1999-04-07 2004-11-16 Sony Corporation Security unit for use in memory card
JP4423711B2 (ja) * 1999-08-05 2010-03-03 ソニー株式会社 半導体記憶装置及び半導体記憶装置の動作設定方法
JP4348790B2 (ja) * 1999-09-20 2009-10-21 ソニー株式会社 半導体記憶装置及び半導体記憶装置の動作設定方法
JP3249959B2 (ja) * 1999-10-12 2002-01-28 株式会社ソニー・コンピュータエンタテインメント 可搬型記憶装置及びメモリカード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2257612Y (zh) * 1996-06-03 1997-07-09 邢伟华 Ic卡并行快速读写卡
JPH10105502A (ja) * 1996-09-26 1998-04-24 Nec Corp 周辺機器制御装置
CN1202673A (zh) * 1997-06-17 1998-12-23 富士通株式会社 卡型存储媒体
JPH11328084A (ja) * 1998-05-18 1999-11-30 Hitachi Ltd ディスク装置のホストインターフェース回路およびディスク装置
JP2001265714A (ja) * 2000-01-13 2001-09-28 Sony Computer Entertainment Inc インターフェイス装置及びそれを備えた情報処理システム

Also Published As

Publication number Publication date
US7124219B2 (en) 2006-10-17
WO2003071436A1 (fr) 2003-08-28
EP1477901B1 (en) 2007-11-21
US20060224800A1 (en) 2006-10-05
JP2003242470A (ja) 2003-08-29
KR100986884B1 (ko) 2010-10-08
EP1477901A1 (en) 2004-11-17
EP1477901A4 (en) 2006-08-30
CN1509441A (zh) 2004-06-30
DE60317635T2 (de) 2008-10-30
KR20040080934A (ko) 2004-09-20
US7360001B2 (en) 2008-04-15
DE60317635D1 (de) 2008-01-03
US20040133717A1 (en) 2004-07-08

Similar Documents

Publication Publication Date Title
CN1327368C (zh) 外部连接设备、主设备及数据通信系统
US7318113B2 (en) System and method communication system for reading or writing data to register between external card connection device and host device
CN100377120C (zh) 非易失性存储器装置的控制方法
CN101449248B (zh) 数据存储装置以及数据存储方法
CN102915274B (zh) 存储装置
CN102999452A (zh) 存储器设备
KR20110010707A (ko) 슬레이브 디바이스 사이에서 직접 데이터를 전송하는 방법
WO2010010686A1 (ja) 通信システム、通信装置及び通信方法
JP3028815B2 (ja) 携帯可能電子装置の伝送方法と携帯可能電子装置
US8504786B2 (en) Method and apparatus for backing up storage system data
EP2272066B1 (en) Memory module with configurable input/output ports
US20210165751A1 (en) Interface components
KR20080078977A (ko) Ｍｍｃ 또는 ｓｄ 프로토콜을 사용하는 다수의 메모리장치들을 인터페이스하는 방법 및 시스템
US20050223144A1 (en) Information terminal and data transfer method for information terminal
CN100517377C (zh) 多功能ic卡及其控制方法
US20070279983A1 (en) Semiconductor memory device and data transmission method thereof
JPH01140276A (ja) 携帯可能記憶媒体処理装置および携帯可能記憶媒体処理装置の通信方法
KR101192594B1 (ko) 슬레이브 디바이스 사이에서 직접 데이터를 전송하는 방법
JP2000242488A (ja) メモリ書き換え方法
JPH03194644A (ja) 携帯可能電子装置
JPS615652A (ja) Ｈｄｌｃ手順のポ−リング制御送信処理方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070718

Termination date: 20150219

EXPY Termination of patent right or utility model