JP3274624B2 - 多階層バスシステムのタイミング制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多階層バスシステ
ムのタイミング制御装置に関する。

【０００２】

【従来の技術】従来、バスの調停回路の評価を支援する
目的で、あらかじめ設定した任意のタイミングでバス獲
得要求を送出させるテストモードをバス調停回路に設
け、入力される複数のバス獲得要求に対してバス調停を
容易に行えるようにした技術が特開平４−１７８７５３
号公報に開示されている。このようなテストモードを有
する事により、様々なタイミングでバス獲得要求を送出
することができ、その結果バスの調停タイミングを任意
に発生することができるようになるので、バスの評価を
効率的に行う事が可能となる。

【０００３】また、キャッシュを内蔵した複数のプロセ
ッサ及び共有メモリが接続されたシステムバスを、ブリ
ッジにより複数接続して共有メモリ型マルチプロセッサ
システムを構築する技術は、既知のものである。例え
ば、特開平８−２９７６４２号公報記載の共有メモリ型
マルチプロセッサシステムでは、各々に複数のストアイ
ンキャッシュと共有メモリが接続された２本のシステム
バスをディレクトリと呼ばれるブリッジで接続したマル
チプロセッサシステムにおいて、キャッシュコヒーレン
シを維持する技術が開示されている。しかし、ここでは
上記のテストモードのような、評価を支援するための機
構に関する開示は行われていない。

【０００４】

【発明が解決しようとする課題】ところで、上記特開平
４−１７８７５３号公報で開示されたテストモードは、
強制的にバス獲得要求を送出するようになっている為、
調停回路のような一部の論理の評価には利用できるが、
バス上のシーケンスとしては正常な動作が期待できな
い。このため、例えば前記特開平７−１０２５３２号公
報に記載されているようなストアインキャッシュとブリ
ッジとがシステムバスに接続されているシステムにおい
て、ストアインキャッシュの制御論理やブリッジ内部の
パイプラインなどの制御論理の評価を支援する目的で上
記のテストモードを利用することはできないという問題
がある。

【０００５】また、２本のバスを接続するブリッジで
は、接続される双方のバスからのコマンドを受信する。
この時、各々のバスに対してテストモードを独立して設
定したのでは、双方のバスからのコマンドがブリッジ内
部で競合するタイミングを制御する事ができないという
問題がある。

【０００６】本発明は、上記事情に鑑みてなされたもの
であり、バスに接続されるキャッシュやブリッジ等の内
部論理の評価を支援することができる縮退機構（バス調
停タイミング制御機構）を有する多階層バスシステムの
タイミング制御装置を提供することを目的とする。ま
た、本発明は、２本のバスを接続するブリッジ内部論理
の評価を支援する為の縮退機構を有する多階層バスシス
テムのタイミング制御装置を提供することを他の目的と
する。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、複数のプロセッサが接続されたローカル
バスと、グローバルバスとを接続し、前記ローカルバス
の調停制御を行うローカルバス調停部を備えた多階層バ
スシステムのタイミング制御装置であって、前記ローカ
ルバスの調停タイミングを規定する値を格納する間欠調
停モード設定レジスタと、前記間欠調停モード設定レジ
スタに設定された値に基づいて、前記ローカルバスのバ
スサイクルのうち前記ローカルバスを使用できるタイミ
ングでのみ調停タイミング信号を前記ローカルバス調停
部へ送出するローカルバス調停タイミング信号生成回路
とを具備することを特徴とする。また、本発明は、前記
グローバルバスの調停制御を行うグローバルバス調停部
と、前記間欠調停モード設定レジスタに設定された値に
基づいて、前記グローバルバスのバスサイクルのうち前
記グローバルバスを使用できるタイミングでのみ調停タ
イミング信号を前記ローカルバス調停部へ送出するグロ
ーバルバス調停タイミング信号生成回路とを具備するこ
とを特徴とする。さらに、本発明は、前記ローカルバス
と前記グローバルバスとの調停タイミングのずれ幅の設
定値を格納するローカルバス起動タイミング設定レジス
タと、前記グローバルバスを起動した後に前記ローカル
バスを起動する際、前記ローカルバス起動タイミング設
定レジスタの内容を参照して、前記グローバルバスの調
停タイミングから前記設定値による時間だけずらしたタ
イミングで前記ローカルバスの起動指示を示す信号を前
記ローカルバス調停部へ送出するローカルバス起動タイ
ミング信号生成回路とを具備することを特徴とする。

【０００８】

【発明の実施の形態】以下、図面を参照して本発明の一
実施形態による多階層バスシステムのタイミング制御装
置について説明する。図１は本発明の一実施形態による
多階層バスシステムのタイミング制御装置が適用される
多階層バスシステムの構成の一例を示すブロック線図で
ある。

【０００９】図１において、ＣＰＵ（中央処理装置）１
は、ローカルバス１１０（以下Ｌバスと称する）に接続
されたプロセッサ（ＥＰＵ）１０１〜１０４と、Ｌバス
１１０と後述するグローバルバス７に接続されたブリッ
ジ（ＢＢ）１２０とからなる。ＥＰＵ１０１〜１０４
は、一般に一次キャッシュメモリを内蔵する。また、Ｅ
ＰＵ１０１〜１０４は、ドータボード上に一次キャッシ
ュを内蔵したプロセッサと二次キャッシュメモリを実装
した形態なども考えられるが、ここではキャッシュメモ
リの形態については言及しない。尚、以下の説明におい
ては、一次キャッシュメモリ及び二次キャッシュメモリ
を総轄してキャッシュと称する。

【００１０】図１中２〜４もＣＰＵ１と同様な構成を有
するＣＰＵであり、それぞれＬバス２１０，３１０，４
１０にＥＰＵ２０１〜２０４，３０１〜３０４，４０１
〜４０４とブリッジ２２０，３２０，４２０とが接続さ
れ、ブリッジ２２０，３２０，４２０はグローバルバス
７に接続されている。上記グローバルバス７（以下、Ｇ
バスと称する）には、上述したＣＰＵ１〜４及び共有メ
モリ５，６（以下、ＭＭＵと称する）が接続される。

【００１１】以上説明した構成が本発明の一実施形態に
よる多階層バスシステムのタイミング制御装置が適用さ
れる多階層バスシステムの構成であるが、一つのＣＰＵ
内に実装されるＥＰＵの数や、Ｇバスに接続されるＣＰ
Ｕの数、ＭＭＵの数は任意の数に変更することができる
ことは勿論である。ただし、一本のバスに多数のノード
を接続することは、ＬＳＩのドライバの駆動能力や信号
の伝搬遅延の制約を受けることになるため、無制限にノ
ード数を増やせる訳ではないことに留意すべきである。

【００１２】ここで、上記Ｌバス１１０，２１０，３１
０，４１０とＧバス７との基本的な仕様を説明する。 ・分散調停 バスの獲得要求に従って、バスを獲得したノードを決定
するための調停回路を、バス上の全ノードにそれぞれ実
装し、全ノードで同時に調停を行う方式である。

【００１３】・スプリットトランザクション方式 キャッシュからメモリへのリードリクエストとメモリか
らキャッシュヘのリプライとを分離して、それぞれ独立
したコマンドとして扱う方式である。この方式はリード
リクエストを送出し終えた段階で一度バスを解放して、
他のノードがバスを使用できるため、バスのバンド幅を
有効に使えるという長所を有する。リクエストとリプラ
イとの関連づけを行うために、バス上のノードはそれぞ
れリードソース管理テーブル（ＲＲＭＴ）と呼ばれるテ
ーブルを有し、リードリクエストにおいては送出時に付
与されるＩＤ番号が格納される。リプライは対応するリ
クエストのＩＤを付してリクエスト送出元（リクエス
タ）へ返却されるため、リクエスタはバス上に送出され
たリプライがどのリクエストに対するものであるかを判
断できる。

【００１４】なお、以後、リクエストとリプライとを共
に「コマンド」と称し、特に「要求」と「応答」とを区
別する必要がある場合には、各々を「リクエスト」、
「リプライ」と記載する。尚、対応する「リクエスト」
と「リプライ」とを組にして、一つの完結した動作（メ
モリからのデータリード動作など）を指して、トランザ
クションと称する。メモリへの書き込みのように、リプ
ライを要しないものは、「リクエスト」、「コマン
ド」、「トランザクション」の各単語の指す内容は等価
である。

【００１５】・アドレス／データ分離方式 リードリクエストのような、アドレスのみを伴うコマン
ドと、リプライコマンドのような、データのみを伴うコ
マンドは、同一のバスサイクルで同時に動作することが
できる。アドレスのみを伴うコマンドが使用するバスを
特にアドレスバス、データのみを伴うコマンドを特にデ
ータバスと記す。（図９中の図表及び図１０中の図表。
詳細は後述する）。尚、ライトコマンドのように、アド
レスとデータとを伴うコマンドは、アドレスバスとデー
タバスを同時に使用する。

【００１６】・完全同期式 Ｌバス１１０，２１０，３１０，４１０及びＧバス７
は、同じバスプロトコルに従い、共に５クロックで１サ
イクルとなるバスステートに完全に同期して制御され
る。ここで図９中の図表と図１０中の図表を参照して、
バスプロトコルについて説明する。図９中の図表は、ア
ドレスバスコマンドの動作を説明するためのものであ
る。バスステート１〜５に対して、コマンドはＲＥＱ、
ＡＲ０、ＡＤ０、ＡＤ１、ＡＲ１、ＡＣＡＮの全６ステ
ージから構成される。ここでＲＥＱステージとＡＣＡＮ
ステージとが共にバスステート１と記載されているの
は、コマンドがオーバーラップして実行可能であること
を示す。つまり、あるアドレスバスコマンドのＡＣＡＮ
ステージでは、リクエストのキャンセルが送出されてい
るが、同時にその後続のリクエストがＲＥＱステージを
実行してバス獲得要求を送出しているのである。

【００１７】同様に、図１０中の図表に示したデータバ
スコマンドの動作についても同じ事がいえる。図１０中
に示された図表はデータバスコマンドの動作を説明する
ための図表である。データバスコマンドはＲＥＱ、ＡＲ
０、ＲＩＤ、ＡＲ１、Ｄ０〜Ｄ３の全８ステージから構
成される。Ｄ１〜Ｄ３ステージは、後続データバスコマ
ンドのＲＥＱ、ＡＲ０、ＲＩＤステージとオーバーラッ
プして動作する。

【００１８】ここで、図１に戻って、本実施形態の各動
作について分説する。 ・ＥＰＵ１０１からのリードトランザクション まず、リードコマンドがＥＰＵ１０１からＬバス１１０
に送出されると、ブリッジ１２０がコマンドを受信す
る。この時、前述したようにリードリクエストにＩＤ番
号が付与され、Ｌバス１１０上の各ノードのＲＲＭＴに
記録される。ブリッジ１２０はＬバス１１０から受信し
たリクエストをＧバス７へ送出し、ＭＭＵ５又はＭＭＵ
６の何れかが受信する。何れのＭＭＵ５，６が受信する
かは、リクエストアドレスによって決定される。またこ
の時、リクエストに対して付与されるＩＤがＧバス７上
の各ノードのＲＲＭＴに登録される。

【００１９】一方、ＭＭＵ５又はＭＭＵ６からリプライ
が送出されるとき、リプライに付与されたＩＤによって
ブリッジ１２０は自分宛のリプライであることを認識す
る。ブリッジ１２０は受信したリプライをＬバス１１０
へ送出する。ブリッジ１２０からＬバス１１０ヘのリプ
ライに付与されたＩＤにより、ＥＰＵ１０１は自分宛の
リプライであることを認識し、リプライを受信する。

【００２０】・ＥＰＵ１０１からのライトトランザクシ
ョン ＥＰＵ１０１がライトコマンドを送出するとき、ＥＰＵ
１０１はＬバス１１０のアドレスバス及びデータバスを
同時に取得し、ライトコマンドのアドレスとライトデー
タとをそれぞれのバスに送出する。ブリッジ１２０はラ
イトコマンドを認識してコマンドを受信し、Ｇバス７へ
送出する。Ｇバス７へコマンドを送出する際にもブリッ
ジ１２０はアドレスバス及びデータバスを同時に使用す
る。ＭＭＵ５又はＭＭＵ６の何れかが、ライトアドレス
によってライトコマンドを受信しするとライトトランザ
クションは完了する。

【００２１】リクエスタが他のＥＰＵ２０１〜２０４，
３０１〜３０４，４０１〜４０４であっても同様の動作
が行われる。尚、先にも述べたように、ＥＰＵ１０１〜
１０４，２０１〜２０４，３０１〜３０４，４０１〜４
０４はキャッシュを内蔵していることが多い。キャッシ
ュコヒーレンシを維持していくためには、図９及び図１
０中の図表に示したプロトコルを更に拡張する必要があ
るが、ここではキャッシュコヒーレンシの間題には言及
しない。

【００２２】次に、図２を参照してブリッジ１２０につ
いて説明する。図２は、図１に示したブリッジ１２０の
内部構成を示すブロック図である。図中、グローバルバ
ス７及びローカルバス１１０は図１に示したものとそれ
ぞれ同一である。Ｌバスインタフェース１２１は、Ｌバ
ス１１０とブリッジ１２０内部の論理回路とを接続す
る。ブリッジ１２０とＬバス１１０との間の入出力は、
全てＬバスインタフェース１２１を介して行われる。同
様にＧバスインタフェース１２２は、Ｇバス７とブリッ
ジ１２０内部の論理回路とを接続する。ブリッジ１２０
とＧバス７との間の入出力は、全てＧバスインタフェー
ス１２２を介して行われる。

【００２３】Ｌバスステート制御部１２５は、図９及び
図１０中の図表に示したように、バスの各ステートに同
期してＬバスインタフェース１２１が動作するように制
御を行う。Ｌバス調停部１２７は、図９及び図１０中の
図表のＲＥＱステージのバス獲得要求を入力し、ＡＲ０
ステージにおいてバスの調停を行う。調停結果はＬバス
ステート制御部１２５へ送出される。Ｇバス側について
も同様に、Ｇバスステート制御部１２６は、図９及び図
１０中の図表に示したように、バスの各ステートに同期
してＧバスインタフェース１２２が動作するように制御
を行う。

【００２４】Ｇバス調停部１２８は、図９及び図１０中
の図表のＲＥＱステージのバス獲得要求を入力し、ＡＲ
０ステージにおいてバスの調停を行う。調停結果はＧバ
スステート制御部１２６へ送出される。また、バッファ
１２３，１２４は、それぞれＬバス１１０からＧバス７
へ転送されるコマンド及びＧバス７からＬバス１１０ヘ
転送されるコマンドを格納するバッファである。本実施
形態で用いられるバスはアドレスバスとデータバスとが
分離されて同時動作する構造になっているため、これら
のバッファもそれぞれリクエストを格納するバッファと
リプライを格納するバッファとに分けて実装されるべき
ものだが、ここでは省略して一つのバッファとして示し
ている。

【００２５】また、図２中の同期化回路１２９は、Ｌバ
ス１１０とＧバス７との間でステートの同期をとるため
に、本実施形態において追加された回路である。次に、
この同期化回路１２９の更に詳細な構成を図３を参照し
て説明する。図３は、図２中の同期化回路１２９の更に
詳細な構成を示すブロック結線図である。図３におい
て、間欠調停モード設定レジスタ１３４は、０〜３の値
をとりうるレジスタである。間欠調停モード設定レジス
タ１３４に設定される値はＬバス１１０とＧバス７とを
起動する前に設定されており、これらのバスが起動した
後に変更されることはない。

【００２６】Ｌバス調停タイミング信号生成回路１３５
は、間欠調停モード設定レジスタ１３４の設定値を参照
して、Ｌバス１１０の調停を行うタイミングを決定し、
Ｌバス調停タイミング信号としてＬバス調停部１２７へ
通知する。Ｌバス調停部１２７は、このＬバス調停タイ
ミング信号により許可されたタイミングでのみ、調停を
行うことが許される。

【００２７】ここで、図４を参照して、Ｌバス調停タイ
ミング信号生成回路１３５の更に詳細な実装例について
説明する。図４は、Ｌバス調停タイミング信号生成回路
１３５の一実装例を示すブロック線図である。図中、符
号１３５が付されている箇所が図３中のＬバス調停タイ
ミング信号生成回路１３５に相当し、同様に信号線１４
６，１４９，１５０及び間欠調停モード設定レジスタ１
３４は図３に示したものと同一である。

【００２８】図４において、調停タイミングカウンタ１
６１は、０〜３の値を格納するレジスタを有する。この
レジスタは、信号線１４６から入力されるローカルバス
ステート信号により更新され、比較器１６３の出力が
「１」である場合にリセットされる。比較器１６３は調
停タイミングカウンタ１６１に設けられたレジスタの値
と間欠調停モード設定レジスタ１３４の値とを比較し、
一致した場合に「１」を出力し、不一致の場合に「０」
を出力する。加算器１６２は、調停タイミングカウンタ
１６１内のレジスタに格納された値をインクリメントす
る回路である。

【００２９】ここで、図７のタイミングチャートを参照
して、図４に示した回路の動作を説明する。図７は図４
のＬバス調停タイミング信号生成回路１３５及び後述す
る図５に示したＧバスタイミング調停タイミング信号生
成回路１３３の動作を説明するためのタイミングチャー
トである。図７において（ａ）に示されたバスステート
はＬバス１１０及びＧバス７のステートタイミングを表
す。本実施形態においては、簡単のためＬバス１１０と
Ｇバス７とのステートタイミングを完全に同期させて説
明している。

【００３０】調停タイミングカウンタ１６１（調停タイ
ミングカウンタ１６１の値は図７中（ｃ）に示してい
る）に入力されるＬバスステート信号（図７中（ｂ））
は、Ｌバスステート制御部１２５よりバスステート
（ａ）に同期したタイミングでのパルス信号を入力す
る。従って調停タイミングカウンタ１６１は、図７
（ｃ）に示したように、バスステートが１〜５の間、値
を保持する。この時、間欠調停モード設定レジスタ１３
４（間欠調停モード設定レジスタの値は図７中（ｄ）に
示した）の設定値が「１」ならば、図に示したように調
停タイミングカウンタ１６１の値はＬバスのサイクル毎
に０→１→０→１…と繰り返し変化する（図７中
（ｃ））。従って、信号線１５０に出力されるＬバス調
停タイミング信号（図７中（ｅ）に示した）は、Ｌバス
の２サイクル毎に「１」となる。

【００３１】同様に、間欠調停モードの値として「３」
を設定すると、信号線１５０に出力されるＬバス調停タ
イミング信号はＬバス１１０の４サイクル毎に「１」と
なり、間欠調停モードを「０」に設定すると、調停タイ
ミング信号は毎サイクル「１」が出力されることが容易
に理解できる。間欠調停を使用しない通常の動作時に
は、間欠調停モードに「０」を設定しておけばよい。

【００３２】図３に戻って、他の構成部材について説明
する。Ｇバス調停タイミング信号生成回路１３３は、Ｌ
バス調停タイミング信号生成回路１３５と同様に間欠調
停モード設定レジスタ１３４の設定値を参照して、Ｇバ
ス７の調停を行うタイミングを決定し、Ｇバス調停タイ
ミング信号としてＧバス調停部１２８へ通知する。Ｇバ
ス調停部１２８は、このＧバス調停タイミング信号によ
り許可されたタイミングでのみ、調停を行うことが許さ
れる。図５にＧバス調停タイミング信号生成回路１３３
の更に詳細な実装例を示したが、調停タイミングカウン
タ１６４、比較器１６６、及び加算器１６５の構成や機
能は図４に示したＬバス調停タイミング信号生成回路１
３５の実装例と同様である。

【００３３】また、このＧバス調停タイミング信号生成
回路１３３の動作タイミングについても、Ｌバス調停タ
イミング信号生成回路１３５と全く同様であるので、前
述した図７のタイミングチャートを参照すれば、同様に
理解できる。なお、調停タイミングカウンタ１６４の値
がローカルバス起動タイミング信号として信号線１４７
に出力されているが、これについては後述する。

【００３４】再び図３に戻って図２中の同期化回路１２
９の説明を進める。Ｌバス起動タイミング設定レジスタ
１３６は０〜３の値を格納するレジスタである。このレ
ジスタの値も間欠調停モード設定レジスタ１３４に設定
される値と同様、Ｌバス１１０とＧバス７とが起動され
る前に設定され、バスが起動した後には変更されること
はない。Ｌバス起動指示信号生成回路１３２は、Ｌバス
起動タイミング設定レジスタ１３６に設定された値に基
づいて、Ｌバス１１０を起動するタイミングを生成す
る。

【００３５】本実施形態に適用される多階層バスシステ
ムの起動を行う場合、図１を参照すると、最初にＧバス
７を起動した後に、Ｇバス７に同期して各々のＬバス１
１０，２１０，３１０，４１０を起動するのが最も簡単
である。その理由は、Ｇバス７が起動した後に、Ｇバス
７に同期してＬバス１１０，２１０，３１０，４１０を
起動する為の回路のみをブリッジ１２０，２２０，３２
０，４２０に実装すれば良く回路構成が簡略化されるた
めである。また、各Ｌバス１１０，２１０，３１０，４
１０とＧバス７とを同期せずに起動することは、ブリッ
ジ１２０，２２０，３２０，４２０の内部論理回路をい
たずらに複雑化させることになるので、好ましくない。

【００３６】ここで、図３に示したＬバス起動指示信号
生成回路１３２の更に詳細な実装例について図６を使用
して説明する。図６は図３中のＬバス起動指示信号生成
回路１３２の実装例を示すブロック線図である。図６に
おいて、符号１３２が付された箇所は図３中ののＬバス
起動指示信号生成回路１３２と等価である。また、Ｌバ
ス起動タイミング設定レジスタ１３６、信号線１４１，
１４５，１４７は図３に示したものとそれぞれ同一であ
る。

【００３７】さらに比較器１７２に入力されるのは、Ｇ
バス調停タイミング信号生成回路１３３から出力され、
信号線１４７を介して入力される値と、Ｌバス起動タイ
ミング設定レジスタ１３６の設定値である。両者の値が
一致するとき比較器１７２は「１」を、不一致の時
「０」を出力する。アンド回路１７１はグローバルバス
ステート信号と比較器１７２の出力の論理積をローカル
バス起動指示信号として出力する。

【００３８】次に、図８を参照して図６に示したＬバス
起動指示信号生成回路１３２の動作について説明する。
図８は、図６に示されたＬバス起動指示信号生成回路１
３２の動作を説明するためのタイミングチャートであ
る。図８中、（ａ）のバスサイクル（ｎ，ｎ＋１，ｎ＋
２，・・・）と示してあるのは、Ｌバス１１０とＧバス
７とのステート１〜５の区切りを示す。ここで、Ｇバス
７が起動している状態では、図７に示したタイミングで
Ｇバスステート信号（図８中（ｂ））とＧバス調停タイ
ミングカウンタ（図８中（ｃ））との値を受信してい
る。ここでＬバス起動タイミング設定レジスタ１３６の
設定値（図８中においては、（ｄ）に示した）が「１」
であった場合について説明すると、図８中に矢印で示す
ように、比較器１７２に入力される値が共に「１」であ
り、且つＧバスステート信号のパルスを入力したときに
Ｌバス起動指示信号が出力される（図８中（ｅ）参
照）。

【００３９】このＬバス起動指示信号は信号線１４５を
介して、図２に示されたＬバスステート制御部１２５へ
出力され、Ｌバスステート制御部１２５はＬバス１１０
を起動する条件が揃ったとき（通常は外部の診断プロセ
ッサからＬバス１１０の起動指示がブリッジ１２０に与
えられる）、Ｌバス起動指示信号をトリガにしてＬバス
１１０の起動を開始する。

【００４０】このようにしてＬバス１１０が起動された
結果、図８に示したようにＬバスステート信号（ｆ）が
同期化回路１２９（図２参照）へ出力されるとともに、
図４中のＬバス１１０用の調停タイミングカウンタ１６
１が動作を開始する（図８中（ｇ）参照）。この時、Ｇ
バス７用の調停タイミングカウンタ１６４（図５参照）
とＬバス１１０用の調停タイミングカウンタ１６１とは
全く同じ位相で動作していることから、Ｌバス１１０の
調停とＧバス７の調停とは２サイクル毎に同時に行われ
ることがわかる。同様に、図３中のＬバス起動タイミン
グ設定レジスタ１３６の設定値が「０」であったなら
ば、Ｌバス１１０の調停タイミングとＧバス７の調停タ
イミングとはそれぞれ２サイクル毎に、交互に行われる
事が容易に理解される。

【００４１】

【発明の効果】以上説明したように、本発明によれば、
グローバルバスに同期してローカルバスを起動する際
に、任意に設定可能な値に従ってローカルバスの起動タ
イミングを操作でき、従って間欠調停モード時にローカ
ルバスとグローバルバスの調停タイミングを任意に設定
できるという効果がある。これによって、ローカルバス
から受信するコマンドとグローバルバスから受信するコ
マンドの競合が起こるタイミングを回避することが可能
になるため、多階層バスシステムのタイミング制御装置
の評価を支援するための機能として利用することも可能
となる。また、ローカル及びグローバルバスのそれぞれ
に備えた調停タイミング信号生成回路により、バスの調
停をバスサイクルの数回に１回の割合でしか行えないよ
うな制限を与えることができるという効果がある。従っ
て、調停タイミングを制限することで附属のバスインタ
フェースやバス制御論理の不具合部分を回避することが
できるようになるため、附属のバスインタフェースやバ
ス制御論理回路の評価を支援することもできるようにな
る。

【図面の簡単な説明】

【図１】 本発明の一実施形態による多階層バスシステ
ムのタイミング制御装置が適用される多階層バスシステ
ムの構成の一例を示すブロック線図である。

【図２】 図１に示したブリッジ１２０の内部構成を示
すブロック図である。

【図３】 図２中の同期化回路１２９の更に詳細な構成
を示すブロック結線図である。

【図４】 Ｌバス調停タイミング信号生成回路１３５の
一実装例を示すブロック線図である。

【図５】 Ｇバス調停タイミング信号生成回路１３３の
更に詳細な実装例を示すブロック線図である。

【図６】 図３中のＬバス起動指示信号生成回路１３２
の実装例を示すブロック線図である。

【図７】 図４のＬバス調停タイミング信号生成回路１
３５及び図５のＧバスタイミング調停タイミング信号生
成回路１３３の動作を説明するためのタイミングチャー
トである。

【図８】 図６に示されたＬバス起動指示信号生成回路
１３２の動作を説明するためのタイミングチャートであ
る。

【図９】 アドレスバスコマンドの動作を説明するため
の図表である。

【図１０】 データバスコマンドの動作を説明するため
の図表である。

【符号の説明】

１〜４ ＣＰＵ ５，６ 共有メモリ（ＭＭＵ） ７ グローバルバス １０１〜１０４ プロセッサ（ＥＰＵ） １１０ ローカルバス １２０ ブリッジ ２０１〜２０４ プロセツサ（ＥＰＵ） ２１０ ローカルバス ２２０ ブリッジ ３０１〜３０４ プロセッサ（ＥＰＵ） ３１０ ローカルバス ３２０ ブリッジ ４０１〜４０４ プロセッサ（ＥＰＵ） ４１０ ローカルバス ４２０ ブリッジ １２１ Ｌバスインタフェース １２２ Ｇバスインタフェース １２３，１２４ バッファ １２５ Ｌバスステート制御部 １２６ Ｇバスステート制御部 １２７ Ｌバス調停部 １２８ Ｇバス調停部 １２９ 同期化回路 １３２ Ｌバス起動指示信号生成回路 １３３ Ｇバス調停タイミング信号生成回路 １３４ 間欠調停モード設定レジスタ １３５ Ｌバス調停タイミング信号生成回路 １３６ Ｌバス起動タイミング設定レジスタ １４１，１４２ 信号線 １４４〜１５０ 信号線 １６１，１６４ 調停タイミングカウンタ １６２，１６５ 加算器 １６３，１６６ 比較器 １７１ アンド回路 １７２ 比較器

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 複数のプロセッサが接続されたローカル
   バスと、グローバルバスとを接続し、前記ローカルバス
   の調停制御を行うローカルバス調停部を備えた多階層バ
   スシステムのタイミング制御装置であって、 前記ローカルバスの調停タイミングを規定する値を格納
   する間欠調停モード設定レジスタと、 前記間欠調停モード設定レジスタに設定された値に基づ
   いて、前記ローカルバスのバスサイクルのうち前記ロー
   カルバスを使用できるタイミングでのみ調停タイミング
   信号を前記ローカルバス調停部へ送出するローカルバス
   調停タイミング信号生成回路とを具備することを特徴と
   する多階層バスシステムのタイミング制御装置。
2. 【請求項２】 前記グローバルバスの調停制御を行うグ
   ローバルバス調停部と、 前記間欠調停モード設定レジスタに設定された値に基づ
   いて、前記グローバルバスのバスサイクルのうち前記グ
   ローバルバスを使用できるタイミングでのみ調停タイミ
   ング信号を前記ローカルバス調停部へ送出するグローバ
   ルバス調停タイミング信号生成回路とを具備することを
   特徴とする請求項１記載の多階層バスシステムのタイミ
   ング制御装置。
3. 【請求項３】 前記ローカルバスと前記グローバルバス
   との調停タイミングのずれ幅の設定値を格納するローカ
   ルバス起動タイミング設定レジスタと、 前記グローバルバスを起動した後に前記ローカルバスを
   起動する際、前記ローカルバス起動タイミング設定レジ
   スタの内容を参照して、前記グローバルバスの調停タイ
   ミングから前記設定値による時間だけずらしたタイミン
   グで前記ローカルバスの起動指示を示す信号を前記ロー
   カルバス調停部へ送出するローカルバス起動タイミング
   信号生成回路とを具備することを特徴とする請求項２記
   載の多階層バスシステムのタイミング制御装置。