KR100274450B1 - 로컬버스의 트랜잭션 지연 제어방법 및 장치 - Google Patents

로컬버스의 트랜잭션 지연 제어방법 및 장치 Download PDF

Info

Publication number
KR100274450B1
KR100274450B1 KR1019970051079A KR19970051079A KR100274450B1 KR 100274450 B1 KR100274450 B1 KR 100274450B1 KR 1019970051079 A KR1019970051079 A KR 1019970051079A KR 19970051079 A KR19970051079 A KR 19970051079A KR 100274450 B1 KR100274450 B1 KR 100274450B1
Authority
KR
South Korea
Prior art keywords
transaction
local bus
delay
remote node
transactions
Prior art date
Application number
KR1019970051079A
Other languages
English (en)
Other versions
KR19990030723A (ko
Inventor
허윤철
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970051079A priority Critical patent/KR100274450B1/ko
Publication of KR19990030723A publication Critical patent/KR19990030723A/ko
Application granted granted Critical
Publication of KR100274450B1 publication Critical patent/KR100274450B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/466—Transaction processing

Abstract

본 발명은 로컬버스의 트랜잭션 지연 제어방법 및 장치에 관한 것으로서, 지연 트랜잭션(Deferred Transaction)을 이용하여 원격 노드로의 접근은 지연시키고, 추후에 원격 노드에서 응답이 올 때, 지연 응답 트랜잭션(Deferred Reply Transaction)을 수행하도록 함으로써, 로컬버스에 구동된 다른 트랜잭션이 대기하지 않고 수행할 수 있도록 하여 시스템의 성능을 향상시키도록 하는데 그 목적이 있다.
이와 같은 본 발명은 로컬버스에 구동된 다수개의 트랜잭션이 다른 노드의 메모리를 참조해야 할 경우, 해당 각 어드레스를 저장하여 지연시키고, 저장 순서에 따라 해당 트랜잭션에 대하여 원격 노드로의 접근을 요청하는 과정과; 원격 노드로의 접근 요청에 따라 입/출력 버스에 트랜잭션을 초기화하여 원격 노드로부터 해당 데이터를 제공받은 후 로컬버스에 지연 응답 트랜잭션을 수행하는 과정으로 이루어짐을 특징으로 한다.

Description

로컬버스의 트랜잭션 지연 제어방법 및 장치
본 발명은 다수개의 노드를 결합한 다중 프로세서 시스템에 관한 것으로서, 보다 상세하게는 다른 노드로의 원격 접근(Remote Access)을 해야 할 경우 발생하는 트랜잭션을 지연시킴으로써, 전체 시스템의 성능을 향상시키도록 하는 로컬버스의 트랜잭션 지연 제어방법 및 장치에 관한 것이다.
종래의 멀티 프로세서 시스템은 도 1에 도시된 바와 같이, 대칭형 멀티 프로세서 시스템에 관한 것으로서, 각 노드(10)(40)는 각 로컬버스에 4개의 프로세서(11∼14)(41∼44)를 연결하고, 각각 하나의 메모리(22)(52)를 공유하며, 메모리(22)(52)를 제어하는 메모리 제어부에 연결된 입/출력버스에 연결되어 입/출력 장치와 정보를 전달하는 다수개의 PCI 브리지(31, 32)(61, 62)로 구성된다.
여기서, 제 1, 제 2 노드(10)(40)는 각 입/출력 버스를 확장버스로 접속하여 각 노드(10)(40) 상호간의 어드레스 및 데이터를 교환한다.
이와 같이 구성된 종래 기술은 로컬버스가 4개의 프로세서만을 지원하는 한계를 극복하기 위하여 두 개의 로컬버스의 연결을 위한 새로운 입/출력 버스를 도입하여 8개까지의 확장성을 갖도록 한다.
이때, 만약 제 1 노드(10)의 각 프로세서(11∼14)에서 캐시 미스가 발생될 경우 메모리 제어부(21)에서 제 1 로컬버스에 구동된 트랜잭션의 어드레스를 스누핑하여 해당 어드레스가 제 1 메모리(22)에 존재하는지를 판단하고, 만약 해당 데이터가 존재할 경우에는 판독하여 해당 프로세서에 제공하면 된다.
그러나, 제 1 메모리(22)에도 해당 데이터가 존재하지 않을 경우 제 2 노드(40)의 제 2 메모리를 참조해야 한다. 즉, 제 1 메모리 제어부(21)의 제어에 의하여 확장 버스를 통하여 원격 접근을 수행하게 된다.
이때, 제 2 노드(40)로의 원격 접근을 할 경우 해당 데이터가 도착할 때까지 제 1 노드(10)의 제 1 로컬버스는 다음 트랜잭션을 진행하지 못하고, 계속 대기상태에 놓이게 된다.
즉, 도 3a에 도시된 바와 같이 요청된 어드레스를 제 1 메모리 제어부(21)에서 스누핑하여 원격 접근 트랜잭션(R1)을 제 2 노드(40)로 원격 접근을 수행하고, 해당 데이터를 제공받기까지 자신의 노드에서 발생된 트랜잭션도 지연(Delay : 5클럭) 대기해야 한다.
여기서, 미 설명부호 'L2, L3, L4, L5'는 지역 접근 트랜잭션(Local Access Transaction)이다.
이상에서 설명한 종래 기술에 따른 SMP 방식의 다중 프로세서 시스템은 로컬버스에 발생된 트랜잭션을 처리하기 위하여 확장버스를 통하여 원격 노드의 메모리를 참조해야 할 경우, 요청된 데이터가 도착하여 해당 트랜잭션이 종료될 때까지 다음 로컬버스에 구동된 트랜잭션은 계속 대기 상태를 유지해야 하므로 전체 시스템의 성능이 저하되는 문제점이 있었다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 개선하고자 하여 지연 트랜잭션(Deferred Transaction)을 이용하여 원격 노드로의 접근은 지연시키고, 추후에 원격 노드에서 응답이 올 때, 지연 응답 트랜잭션(Deferred Reply Transaction)을 수행하도록 함으로써, 로컬버스에 구동된 다른 트랜잭션이 대기하지 않고 수행할 수 있도록 하는 로컬버스의 트랜잭션 지연 제어방법 및 장치를 제공함에 그 목적이 있다.
도 1은 종래 기술에 의한 2개의 노드를 결합한 SMP 방식의 다중 프로세서 시스템의 개략적인 블록 구성도 이고,
도 2는 본 발명에 따른 로컬버스의 트랜잭션 지연 제어장치의 블록 구성도 이고,
도 3a는 도 1의 로컬버스의 타이밍도 이고,
도 3b는 도 2의 로컬버스의 타이밍도 이고,
도 4는 도 2에서 지연 제어부의 동작 흐름도 이다.
〈 도면의 주요 부분에 대한 부호의 설명 〉
101 : 순서유지 큐 111 : 트랜잭션 검지부
112 : 지연 큐 113 : 지연 제어부
120 : 외부 캐시 메모리 130 : 로컬버스 개시부
140 : 원격 노드 접근 제어부
상기한 본 발명의 목적을 달성하기 위한 로컬버스의 트랜잭션 지연 제어과정은 로컬버스에 구동된 다수개의 트랜잭션이 다른 노드의 메모리를 참조해야 할 경우, 해당 각 어드레스를 저장하여 지연시키고, 저장 순서에 따라 해당 트랜잭션에 대하여 원격 노드로의 접근을 요청하는 제 1 과정과; 상기 원격 노드로의 접근 요청에 따라 입/출력 버스에 트랜잭션을 초기화하여 원격 노드로부터 해당 데이터를 제공받은 후 로컬버스에 지연 응답 트랜잭션을 수행하는 제 2 과정으로 이루어짐을 특징으로 한다.
또한, 본 발명의 목적을 달성하기 위한 로컬버스의 트랜잭션 지연 제어장치는 로컬버스에 발생된 다수개의 트랜잭션 중에 원격 노드의 메모리를 참조해야할 트랜잭션을 분리하는 트랜잭션 검지수단과; 상기 트랜잭션 검지수단에 의하여 검지된 트랜잭션을 수행하기 전에 제어신호에 따라 지연 처리하도록 저장하는 지연 저장수단과; 상기 지연 저장수단에 저장된 트랜잭션을 저장된 순서에 따라 원격 접근처리부를 통하여 원격 노드로의 접근을 수행하고, 원격 노드로부터 제공된 데이터를 로컬버스로 제공하는 지연 제어수단과; 상기 지연 제어수단을 통하여 제공된 데이터에 의하여 로컬버스에 트랜잭션을 발생하는 로컬버스 개시수단으로 구성됨을 특징으로 한다.
이와 같이 이루어진 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 로컬버스의 트랜잭션 지연 제어장치의 블록 구성도로서, 이에 도시된 바와 같이 다수개의 프로세서가 연결된 로컬버스에서 구동된 다수개의 트랜잭션을 추적하여 임의의 순서로 저장하는 순서유지 큐(In Order Queue)(101)와; 상기 순서유지 큐(101)에 저장된 트랜잭션중 원격 노드의 메모리를 참조해야 할 트랜잭션을 분리하는 트랜잭션 검지부(111)와; 상기 트랜잭션 검지부(111)를 통하여 원격 노드에서 억세스한 데이터를 저장하고, 읽기 요청시 이를 제공하는 외부 캐시 메모리(120)와; 상기 트랜잭션 검지부(110)에 의하여 검지된 트랜잭션을 수행하기 전에 제어신호에 따라 지연 처리하도록 저장하는 지연 큐(Defer Queue)(111)와; 상기 지연 큐(111)에 저장된 트랜잭션을 저장된 순서에 따라 원격 노드로의 접근을 수행하고, 원격 노드로부터 제공된 데이터를 로컬버스로 제공하는 지연 제어부(112)와; 상기 지연 제어부(112)의 제어에 의하여 상기 원격 노드 접근부(140)를 통하여 제공된 원격 노드로부터의 데이터를 로컬버스로 제공하는 로컬버스 개시부(130)로 구성된다.
이와 같이 구성된 본 발명의 작용을 도 2내지 도 4를 참조하여 보다 상세히 설명하면 다음과 같다.
먼저, 도 3에 도시된 바와 같이 로컬 버스 상에 발생된 트랜잭션은 순서유지 큐(101)에 저장되고, 트랜잭션 검지부(111)에서는 순서 유지 큐(101)에 저장된 트랜잭션중 지연 처리해야 할 트랜잭션이 존재하면 이를 지연 제어부(113)에서 감지하여 해당 트랜잭션을 원격 노드 접근 제어부(140)에 처리할 것을 요청한다.
여기서, 트랜잭션 검지부(111)의 동작에 관하여 다음 표 1을 참조하여 보다 상세히 설명하면 다음과 같다.
DEN# 트랜잭션 어드레스 디렉토리 상태 RMC_HIT#
1 Code Read Local Dirty ㆍ
1 Code Read Remote ㆍ 0
1 Data Read Local Dirty ㆍ
1 Data Read Remote ㆍ 0
1 Memory Invalidate Local Dirty ㆍ
1 Memory Invalidate Remote ㆍ 0
상기한 표 1에 나타낸 바와 같이 트랜잭션 검지부(111)에서 검지하여 지연 큐(112)에 저장하는 트랜잭션은 순서 유지 큐(101)에 저장된 트랜잭션 메모리 읽기 (Code Read, Data Read)동작이며, 지연 가능한 트랜잭션(DEN# = 1)에 대하여, 그 트랜잭션이 자신의 노드의 메모리를 참조하는 지역 접근(Local Access)일 경우에는 그 어드레스의 디렉토리 상태가 더티(Dirty)상태일 경우 즉, 해당 어드레스의 자료를 원격 노드가 변경하고 그 값을 가지고 있을 경우의 트랜잭션과, 또한 그 트랜잭션이 다른 노드의 메모리를 참조하는 원격 접근(Remote)일 경우는 외부 캐시 메모리(120)에 기록되어 있지 않을 경우, 즉 캐시 미스가 발생할 경우(RMC_HIT# = 0)의 트랜잭션을 지연 큐(112)에 저장한다.
여기서, 메모리에 쓰기 트랜잭션일 경우는 취급하지 않으며, 이것은 메모리 라이트 백 트랜잭션(Memory Write Back Transaction)일 경우에는 지연시킬 수 없고, 메모리 라이트 트랜잭션(Memory Write Transaction)은 큐잉(Queuing)하려면, 별도의 쓰기 버퍼 큐(Write Buffer Queue)를 필요로 하기 때문에 메모리 라이트 및 라이트 백 트랜잭션은 큐잉하지 않고 직접 처리한다.
한편, 지연 큐(112)는 로컬버스에 다수개의 원격 접근 트랜잭션이 발생하였을 경우 이를 모두 지연시키기 위하여 지연 트랜잭션을 임시로 저장하게 된다.
이러한 지연 큐(112)는 선입선출(FIFO : First In First Out) 방식으로 동작을 하며, 로컬버스 상에 요청되는 트랜잭션에 대하여 저장된 트랜잭션의 어드레스와 비교하고, 비교 결과 일치되는 트랜잭션에 대해서는 'DQ_HAVE#'신호를 제공하여 동일한 어드레스에 대하여 트랜잭션이 중복되어 지연 큐(112)에 저장되는 것을 방지한다. 또한, 지연 큐(112)가 풀(Full) 상태일 경우에는 'DQ_FULL#' 신호를 발생하여 더 이상 트랜잭션 검지부(111)에서 지연 큐(112)로 트랜잭션을 전송하지 못하도록 한다.
이와 같이 지연 큐(112)에 처리해야 할 트랜잭션이 존재할 경우, 이를 지연 제어부(113)에서 검지하여 트랜잭션을 원격 노드 접근 제어부(140)에 처리해 줄 것을 요청하게 된다. 이를 요청 받은 원격 접근 제어부(140)는 해당 트랜잭션을 입/출력 버스에 연결된 원격 노드의 메모리를 참조하여 해당 데이터를 제공 받게된다.
도 4를 참조하여 보다 상세히 설명하면, 먼저 지연 큐(112)에 트랜잭션이 존재할 경우 이를 원격 노드 접근 제어부(140)에 전달하고, 원격 노드 접근 제어부(140)에서 입/출력 버스를 통하여 다른 노드로부터 해당 데이터를 가져오게 된다.
해당 데이터는 다시 로컬버스 개시부(130)로 전송되어 지연 응답 트랜잭션을 수행하도록 한다.
이상에서 설명한 바와 같이 로컬버스 프로토콜은 일반적으로 8단계(Arbitration, Request, Error, Snoop, Response, Data)의 파이프라인(Pipeline)을 거치는데, 여기서 지연 트랜잭션(Deferred Transaction)을 지원하는 것을 이용하면, 원격 접근은 지연시킨 다음 원격 노드에서 응답이 오면 이때 지연 응답 트랜잭션을 수행하도록 함으로써, 로컬버스는 그 동안 다른 트랜잭션을 수행할 수 있게 된다.
여기서, 지연 트랜잭션은 로컬 버스 프로토콜에 의하면, 응답기(Responder)가 즉시, 요청된 트랜잭션(Request)을 처리할 수 없을 경우 스누프(Snoop)단계에서 지연신호(DEFER#)를 출력하고, 응답단계에서 지연 응답(Deferred Response)을 주면, 그 트랜잭션의 결과는 추후 응답기가 다시 지연 응답 트랜잭션을 시작하여 전해줄 수 있다.
예를 들어, 도 3b에 도시된 바와 같이 로컬버스 프로토콜을 요청, 스누프, 응답의 3단계 파이프라인만을 가지고, 동시에 트랜잭션이 로컬버스에 발생될 수 있다고 가정하면, 지연 트랜잭션을 사용할 경우에는 도 3a의 지연 트랜잭션을 적용하지 않을 경우에 비하여 2 클럭 정도 단축시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명은 다수개의 노드를 확장버스로 연결한 다중 프로세서 시스템에서, 지연 트랜잭션을 이용하여 원격 노드로의 접근은 지연시키고, 추후에 원격 노드에서 응답이 온 후에, 지연 응답 트랜잭션을 수행하도록 함으로써, 로컬버스에 구동된 다른 트랜잭션은 대기하지 않고 수행할 수 있어, 결국 원격 노드로 접근하는 트랜잭션으로 인하여 다른 트랜잭션이 대기할 필요가 없으므로 로컬버스의 성능을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 로컬버스에 구동된 다수개의 트랜잭션이 다른 노드의 메모리를 참조해야 할 경우, 해당 각 어드레스를 저장하여 지연시키고, 저장 순서에 따라 해당 트랜잭션에 대하여 원격 노드로의 접근을 요청하는 제 1 과정과; 상기 원격 노드로의 접근 요청에 따라 입/출력 버스에 트랜잭션을 초기화하여 원격 노드로부터 해당 데이터를 제공받은 후 로컬버스에 지연 응답 트랜잭션을 수행하는 제 2 과정으로 이루어짐을 특징으로 하는 로컬버스의 트랜잭션 지연 제어방법.
  2. 로컬버스에 발생된 다수개의 트랜잭션 중에 원격 노드의 메모리를 참조해야 할 트랜잭션을 분리하는 트랜잭션 검지수단과; 상기 트랜잭션 검지수단에 의하여 검지된 트랜잭션을 수행하기 전에 제어신호에 따라 지연 처리하도록 저장하는 지연 저장수단과; 상기 지연 저장수단에 저장된 트랜잭션을 저장된 순서에 따라 원격 접근처리부를 통하여 원격 노드로의 접근을 수행하고, 원격 노드로부터 제공된 데이터를 로컬버스로 제공하는 지연 제어수단과; 상기 지연 제어수단을 통하여 제공된 데이터에 의하여 로컬버스에 트랜잭션을 발생하는 로컬버스 개시수단을 포함하여 구성된 것을 특징으로 하는 로컬버스의 트랜잭션 지연 제어장치.
  3. 제 2 항에 있어서, 상기 트랜잭션 검지수단은 로컬버스에 구동된 트랜잭션이 진행되는 각 트랜잭션을 추적하는 순서유지 큐에 저장된 트랜잭션 중 읽기 동작이고, 지연 가능하며, 자신의 노드의 메모리 접근이고, 해당 디렉토리가 더티상태인 트랜잭션과, 상기 순서유지 큐에 저장된 트랜잭션 중 읽기 동작이고, 지연 가능하며, 원격 노드의 메모리 접근이고, 해당 데이터가 외부 캐시 메모리에서 캐시 미스가 발생된 트랜잭션을 분리하여 상기 지연 저장수단에 발생순서에 따라 저장시키는 것을 특징으로 하는 로컬버스의 트랜잭션 지연 제어장치.
  4. 제 2 항에 있어서, 상기 지연 저장수단은 로컬버스 상에 요청된 트랜잭션과 지연 저장수단에 저장되어 있는 트랜잭션을 비교하여 동일한 어드레스의 트랜잭션의 저장을 방지하며, 지연 저장수단이 풀 상태일 경우 상기 트랜잭션 검지수단으로부터 더 이상의 트랜잭션의 공급을 방지하는 선입선출 저장방식으로 구성됨을 특징으로 하는 로컬버스의 트랜잭션 지연 제어장치.
KR1019970051079A 1997-10-04 1997-10-04 로컬버스의 트랜잭션 지연 제어방법 및 장치 KR100274450B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970051079A KR100274450B1 (ko) 1997-10-04 1997-10-04 로컬버스의 트랜잭션 지연 제어방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970051079A KR100274450B1 (ko) 1997-10-04 1997-10-04 로컬버스의 트랜잭션 지연 제어방법 및 장치

Publications (2)

Publication Number Publication Date
KR19990030723A KR19990030723A (ko) 1999-05-06
KR100274450B1 true KR100274450B1 (ko) 2000-12-15

Family

ID=19522230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970051079A KR100274450B1 (ko) 1997-10-04 1997-10-04 로컬버스의 트랜잭션 지연 제어방법 및 장치

Country Status (1)

Country Link
KR (1) KR100274450B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348947B1 (ko) * 1998-09-29 2002-08-17 인터내셔널 비지네스 머신즈 코포레이션 노드 상호 접속망 상에서 요구를 예측 방식으로 발행하는 비균일 메모리 액세스 데이터 처리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348947B1 (ko) * 1998-09-29 2002-08-17 인터내셔널 비지네스 머신즈 코포레이션 노드 상호 접속망 상에서 요구를 예측 방식으로 발행하는 비균일 메모리 액세스 데이터 처리 시스템

Also Published As

Publication number Publication date
KR19990030723A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
US5796977A (en) Highly pipelined bus architecture
US5375215A (en) Multiprocessor system having shared memory divided into a plurality of banks with access queues corresponding to each bank
US6330630B1 (en) Computer system having improved data transfer across a bus bridge
US5535340A (en) Method and apparatus for maintaining transaction ordering and supporting deferred replies in a bus bridge
US6405271B1 (en) Data flow control mechanism for a bus supporting two-and three-agent transactions
KR970010368B1 (ko) 캐시라인 리프레이스장치 및 방법
US5765196A (en) System and method for servicing copyback requests in a multiprocessor system with a shared memory
US6189062B1 (en) Apparatus and method for address translation in bus bridge devices
JPH03127147A (ja) 情報処理システム
NO312610B1 (no) Datamaskin-system
US6160562A (en) System and method for aligning an initial cache line of data read from local memory by an input/output device
US6256699B1 (en) Reliable interrupt reception over buffered bus
US6848032B2 (en) Pipelining cache-coherence operations in a shared-memory multiprocessing system
US6415361B1 (en) Apparatus for controlling cache by using dual-port transaction buffers
KR20000022309A (ko) 컴퓨터 시스템내의 동일 버스상에 두 개의 부 디코드 에이전트를 지원하는 방법 및 장치
CN112612725A (zh) 用于处理缓存维护操作的装置和方法
JPS6126702B2 (ko)
JPH06318178A (ja) キャッシュタグメモリ用キャッシュタグ制御装置及び制御方法
US6209054B1 (en) Reliable interrupt reception over buffered bus
US5699552A (en) System for improved processor throughput with enhanced cache utilization using specialized interleaving operations
KR100274450B1 (ko) 로컬버스의 트랜잭션 지연 제어방법 및 장치
US7206886B2 (en) Data ordering translation between linear and interleaved domains at a bus interface
KR0153487B1 (ko) 장치간의 통신 수행 방법 및 통신 수행 시스템
US5185879A (en) Cache system and control method therefor
US6216190B1 (en) System and method for optimally deferring or retrying a cycle upon a processor bus that is destined for a peripheral bus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080612

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee