JPH09185460A - 外部記憶装置制御システム - Google Patents

外部記憶装置制御システム

Info

Publication number
JPH09185460A
JPH09185460A JP34352695A JP34352695A JPH09185460A JP H09185460 A JPH09185460 A JP H09185460A JP 34352695 A JP34352695 A JP 34352695A JP 34352695 A JP34352695 A JP 34352695A JP H09185460 A JPH09185460 A JP H09185460A
Authority
JP
Japan
Prior art keywords
external storage
identification signal
storage device
hard disk
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34352695A
Other languages
English (en)
Inventor
Atsunori Takagi
敦則 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP34352695A priority Critical patent/JPH09185460A/ja
Publication of JPH09185460A publication Critical patent/JPH09185460A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 ハードデスクドライブに固有の識別信号を予
め設定しておく必要がなく、人手によるキー入力操作も
必要のないハードディスク装置を提供する。 【解決手段】 制御ボード1のID出力回路5により、
各ハードディスク装置HA、HB、HCのID格納回路
11A、11B、11Cに、各々固有のID値を格納す
る。各ハードディスク装置HA、HB、HCの挿抜時に
ID格納回路11A、11B、11Cに格納されたID
値をIDリセットスイッチ15A、15B、15Cによ
り各々自動的にリセットする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピュータシス
テム等の情報処理装置に接続される複数台の外部記憶装
置を制御する制御システムに関する。
【0002】
【従来の技術】複数台のハードディスク装置は、同一の
インターフェースで駆動可能であり、コンピュータシス
テム等の情報処理装置に複数台パラレルに接続されて外
部記憶装置として使用される。
【0003】この種のハードディスク装置に対する制御
装置として、特開昭61―107426号に開示された
情報ファイル装置が知られている。
【0004】この情報ファイル装置は、図8に示すよう
に、信号線41によりパラレルに接続れた複数のディス
ク駆動部30a乃至30nを備える。複数のディスク駆
動部30a乃至30nは、各々固有の信号のみを認識す
る信号認識部32a乃至32nを備え、固有の信号を認
識した信号認識部32a乃至32nを備えるディスク駆
動部30a乃至30nが駆動する。
【0005】この情報ファイル装置の場合、キーボード
42から検索情報を入力すると、検索部33は内部に記
憶しているディスク駆動部30a乃至30nの検索情報
と比較し、検索対象のディスク駆動部のID信号(識別
信号)及びアドレス信号とを信号発生部34及び制御回
路35に送出する。
【0006】ID信号は、切換回路36を介して信号線
41を経て各ディスク駆動部30a乃至30nの信号認
識部32a乃至32nに送られる。信号認識部32a乃
至32nは受信したID信号と自己のIDを比較し、一
致を検出した信号認識部32a乃至32nを備えるディ
スク駆動部30a乃至30nが駆動される。
【0007】
【発明が解決しようとする課題】しかし、上述した情報
ファイル装置の場合、複数のディスク駆動部30a乃至
30nのうちのある一台のみを選定するために、ディス
ク駆動部30a乃至30n毎にそれぞれ固有のID信号
を予め設定して記憶しておくことが必要がある。また、
複数のディスク駆動部30a乃至30nのうちのある一
台を選定するためのキーボード42の操作が必要で、非
常に煩雑である。
【0008】本発明は、上記固有の識別信号を予め設定
しておく必要がなく、人手によるキー入力操作も必要の
ない外部記憶装置の制御システムを提供することを目的
とする。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、この発明の外部記憶装置制御システムは、信号伝送
系を介して制御手段に複数台の外部記憶装置がパラレル
に接続された外部記憶装置制御システムであって、各前
記外部記憶装置は、固有の識別信号を格納する識別信号
格納手段と、自己の動作が許可されたことを示す許可信
号を他のハードディスク装置から取り込むと共に他の外
部記憶装置の動作を許可する応答信号を該他のハードデ
ィスク装置に送出することにより、前記外部記憶装置を
予め定められた順番で起動するための応答・許可認識手
段とを備え、前記制御手段は、前記信号伝送系に固有の
識別信号を順次送出して、前記応答・許可認識手段によ
り起動される順番に前記識別信号格納手段に識別信号を
セットする識別信号送出手段を備える、ことを特徴とす
る。
【0010】
【発明の実施の形態】以下に、本発明の実施の形態を詳
細に説明する。
【0011】本実施の形態のハードディスク装置は、図
1に示すように、3台のハードディスク装置HA、H
B、HCが、制御ボード1に3種類のバス、即ち、伝送
系コマンドデータバス2a、伝送系データバス2b、伝
送系信号線2cからなる信号伝送系2によりパラレルに
接続された構成を有する。
【0012】制御ボード1は、ID出力回路(識別信号
送出回路)5と、応答検出回路6と、入出力ポート7と
を有している。ID出力回路(識別信号送出回路)5
は、ハードディスク装置HA、HB、HCに対して各々
固有の識別信号(ID信号)を出力する。応答検出回路
6は、ハードディスク装置HA、HB、HCからの応答
信号Sa2、Sb2、Sc2を検出する。入出力ポート
7は各種信号の送出及び取り込みを行う。ID出力回路
5と応答検出回路6と入出力ポート7とは、コマンドデ
ータバスにより相互に接続されている。
【0013】各ハードディスク装置HA、HB、HC
は、ID格納回路11A、11B、11Cと、ID比較
回路12A、12B、12Cと、応答・許可認識回路1
3A、13B、13Cと、入出力ポート14A、14
B、14Cと、IDリセットスイッチ15A、15B、
15Cとを備える。
【0014】ID格納回路11A、11B、11Cはそ
のハードディスク装置のID値(識別値)を格納する。
IDリセットスイッチ15A、15B、15Cは、ID
格納回路11A、11B、11Cに格納されているID
値をハードディスク装置HA、HB、HCの挿抜時、各
々自動的にリセット(無効値化)する。ID比較回路1
2A、12B、12Cは、制御ボード1のID出力回路
5から伝送系データバス2bを経て送られてくるID値
とID格納回路11A、11B、11Cに格納されてい
るID値とを各々比較する。
【0015】応答・許可認識回路13A、13B、13
Cは、電源投入時に自動的に制御ボード1の最遠端に接
続されているハードディスク装置から順番に選択/及び
制御することを可能とするために、他のハードディスク
装置HA、HB、HCから送信されてきた動作が許可さ
れたことを示す許可信号Sa1、Sb1、Sc1(他の
ハードディスク置HA、HB、HCが出力する応答信号
Sa2、Sb2、Sc2)を取り込むとともに、自己の
動作が許可された際に他のハードディスク装置HA,H
B,HCに動作が許可されたことを示す応答信号Sa
2、Sb2、Sc2を送出する。入出力ポート14A、
14B、14Cは、各種信号の送出及び取り込みを行
う。
【0016】ID格納回路11A、ID比較回路12
A、応答・許可認識回路13Aは、コマンドデータバス
を介して入出力ポート14Aに接続されている。ID格
納回路11B、ID比較回路12B、応答・許可認識回
路13Bは、コマンドデータバスを介して入出力ポート
14Bに接続されている。ID格納回路11C、ID比
較回路12C、応答・許可認識回路13Cは、コマンド
データバスを介して入出力ポート14Cに接続されてい
る。
【0017】応答・許可認識回路13Aの許可入力端と
応答・許可認識回路13Bの応答出力端とは、プルアッ
プされた接続線16により接続されており、応答・許可
認識回路13Bからの応答信号Sb2が接続線16を経
て応答・許可認識回路13Aに許可信号Sa1として入
力される。応答・許可認識回路13Bの許可入力端と応
答・許可認識回路13Cの応答出力端とは、プルアップ
された接続線17により接続されており、応答・許可認
識回路13Cからの応答信号Sc2が接続線17を経て
応答・許可認識回路13Bに許可信号Sb1として入力
される。
【0018】また、応答・許可認識回路13Aの応答出
力端は伝送系信号線2cを経て制御ボード1の応答検出
回路6に接続されており、応答・許可認識回路13Aか
らの応答信号Sa2は、伝送系信号線2cを経て制御ボ
ード1の応答検出回路6に応答検出信号Sdとして入力
される。制御ボード1から最も離れた位置に配置された
ハードディスク装置HCの許可入力端はプルアップされ
ており、電源電圧Vccが許可信号Sc1として印加さ
れる。
【0019】次に、上述した構成のハードディスク装置
の動作を説明する。
【0020】図2に示すように、電源が投入されると、
各ハードディスク装置HA、HB、HCは、電源リセッ
ト等により、応答信号Sa2、Sb2、Sc2を「ロ
ー」レベルとする。このため、応答・許可認識回路13
A,13Bの許可入力端には、「ロー」レベルの許可信
号Sa1、Sb1が供給される。一方、応答認識回路1
3Cの許可入力端には電源電圧Vccにプルアップされ
た許可信号Sc1が供給される。各ハードディスク装置
HA,HB,HCは各々許可信号Sa1、Sb1、Sc
1により起動/制御の許可を認識する。このため、最遠
端に接続されているハードディスク装置HCの起動/制
御が許可され、ハードディスク装置HA、HBの起動/
制御は禁止される。
【0021】図2に示すように、起動/制御が許可され
たハードディスク装置HCは、円盤の回転を開始し、規
定の回転数に達したところで、応答信号Sc2を「ハ
イ」レベルとする。
【0022】応答信号Sc2が「ハイ」となることによ
り許可信号Sb1が「ハイ」レベルとなり、ハードディ
スク装置HBの起動/制御が許可され、ハードディスク
装置HBが円盤の回転を開始する。以下、同様な処理に
より、全てのハードディスク装置HA、HB、HCを順
番に起動する。
【0023】全てのハードディスク装置HA、HB、H
Cが起動すると、図2に示すように、応答信号Sa2が
「ハイ」レベルになり、応答検出信号Sdが「ハイ」レ
ベルになる。制御ボード1は、応答検出信号Sdを検出
し、図2に全てのハードディスク装置HA、HB、HC
に対し共通に有効な全応答信号リセットコマンドを、伝
送系コマンドデータバス2aを介して発行する。
【0024】全応答信号リセットコマンドを受けた全て
のハードディスク装置HA、HB、HCは、各応答信号
Sa2、Sb2、Sc2を、「ロー」レベルにする。従
って、最遠端に接続されているハードディスク装置HC
の動作のみが許可された状態になる。
【0025】続いて、制御ボードは、接続されているハ
ードディスク装置を認識するため、ID信号の読み取り
動作を開始する。なお、ここでは、全てのハードディス
ク装置HA,HB,HCにID値が設定されていない
(無効値(初期値)が設定されている)ものとする。
【0026】図3に示すように、制御ボード1は、動作
及び制御の許可されているハードディスク装置HCのI
D格納回路11Cに現在設定されているID値をコマン
ドデータ転送により読み取る。
【0027】制御ボード1は、ID値の読取が終了する
と、コマンドデータ転送によりハードディスク装置HC
に対して、応答信号セットコマンドを発行する。応答信
号セットコマンドを受けたハードディスク装置HCの応
答・許可認識回路13Cは、応答信号Sc2を「ハイ」
レベルとし、ハードディスク装置HBの起動及び制御を
許可する。図3に示すように、以下同様な手順で、全て
のハードディスク装置HC、HB、HAのID値を順次
読み取る。全てのハードディスク装置HC、HB、HA
のID値の読み取りが完了すると、応答検出信号Sdが
「ハイ」レベルになる。制御ボード1は、応答検出信号
Sdを検出し、図2に全てのハードディスク装置HA、
HB、HCに対し全応答信号リセットコマンドを発行す
る。
【0028】全応答信号リセットコマンドを受けた全て
のハードディスク装置HA、HB、HCは、各応答信号
Sa2、Sb2、Sc2を、「ロー」レベルにする。従
って、最遠端に接続されているハードディスク装置HC
の動作のみが許可された状態になる。
【0029】続いて、制御ボード1は、各ハードディス
ク装置HA,HB,HCにID値を設定する処理に移
る。通常では、制御ボード1は、読みとったID値が無
効値であった応答・許可認識回路13のみにID値を設
定するが、ここでは、理解を容易にするため、全てのI
D値が無効値であったと仮定する。この場合、制御ボー
ド1は、図4に示すように、上述したID値の読み取り
手順と同様な手順で、ハードディスク装置HCから順番
に1台づつID設定コマンドを送り、ID値を設定す
る。設定手順はID設定コマンドのデータ転送により、
若いID値から順(0、1、2、…の順)に、全てのハ
ードディスク装置HC、HB、HAに各々固有のID値
を設定する。但し、ID値の設定が完了し、応答検出信
号Sdが「ハイ」レベルになっても、制御ボード1は、
全応答信号リセットコマンドを発行せず、ID値とコマ
ンドデータバス及びその他制御信号による通常の制御に
移行する。
【0030】上述した制御により、各ハードディスク装
置HA、HB、HCに対して事前にID値を設定してお
く必要がなく、さらに、円盤の回転に関する制御も必要
がなくなり、自動的にID値を設定した時以降、ID値
とコマンドデータバス及びその他制御信号による通常の
制御を行う。
【0031】即ち、制御ボード1は、アクセスしたいハ
ードディスク装置HA,HB,HCのID値を伝送系デ
ータバス2bを介して出力し、各ハードディスク装置H
A、HB,HCにアクセスの要求をコマンドデータバス
2aを介して出力する。各ハードディスク装置HA〜H
CのID比較回路12A〜12Cは受信したID値とI
D格納回路11A〜11Cに格納されているID値とを
比較し、一致を検出したID比較回路12A〜12Cの
みが動作し、ハードディスクをアクセスして制御ボード
1から供給されたデータをハードディスクに書き込み、
或いは、ハードディスクから読み出したデータを制御ボ
ード1に送信する。
【0032】上述の例は、全てのハードディスク装置の
ID値が無効値(初期値)であった場合であり、一旦シ
ステムの運用を開始すると、電源立ち上げ時に、少なく
とも一部のハードディスク装置にはID値が設定されて
いる場合が多い。この場合、即ち、読みとったID値に
有効値(設定値)/無効値(未設定値)が混在する場合
の制御を図5を参照して説明する。
【0033】制御ボード1は、nを初期値に設定し(ス
テップS0)、n台目のハードディスク装置HnのID
値を読み取り(ステップS1)、n台目のハードディス
ク装置HnのID値が設定済かID値が無効値かをチェ
ックして記憶しておく(ステップS2)。そして、全て
のハードディスク装置のID値の読み取りが完了したか
否かを、応答検出信号Sdにより判別する(ステップS
3)。応答検出信号Sdが「ロー」レベルであれば、ス
テップS0にリターンしてnを更新し、ステップS1の
処理に戻って次のハードディスク装置HnのID値を読
み取る。また、応答検出信号Sdが「ハイ」レベルであ
れば、ステップS4に進み、ID値の設定処理に移る。
【0034】ステップS4において、ID値設定対象の
ハードディスク装置Hnの番号nを設定する(当初は初
期化する)。
【0035】続いて、ステップS1〜S3の処理による
読み取り結果より、ハードディスク装置Hnに有効なI
D値が設定されているか、無効値が設定されているかを
判別する(ステップS5)。ID値が有効値、即ち、I
D値設定済みであれば、ステップS10に移行し、応答
検出信号Sdがハイレベルであるか否か、即ち、全ての
ハードディスク装置へのID値の設定が完了したか否か
を判別し、完了していれば、処理を終了する。一方、応
答検出信号Sdが「ハイ」でなければ、次のハードディ
スク装置についてID値を設定するためステップS4に
戻る。
【0036】また、ステップS5の処理で、ID値が無
効値であると判断された場合、ステップS1の処理によ
るID値の読み取り結果と後述するステップS8の処理
ですでに設定したID値以外のID(未使用のID値)
の中から若いID値を算出する(ステップS6)。
【0037】続いて、制御ボード1が設定できるID値
の数よりも、ステップS2で読みとった有効なID値の
数とステップS8ですでに設定したID値の数の和より
も多くなっているか否かを判別する(ステップS7)。
多くないと判別された場合、即ち、まだID値を設定で
きる場合には、ハードディスク装置HnにステップS6
で算出されたID値を設定する(ステップS8)。その
後、フローはステップS10に進む。
【0038】一方、多いと判別された場合、即ち、これ
以上ID値を設定できない場合には、ハードディスク装
置HnにID値を設定せずに、無効値のままとする(こ
れにより、ハードディスク装置Hnは予備機となる)。
【0039】例えば、制御ボード1がID値を設定でき
るハードディスク装置の数をN台とし、0番目からN番
目までのハードディスク装置が制御ボードに接続されて
いる場合には、図6に示すように、N番目のハードディ
スク置HNには、ID値を設定せず、無効値のままとす
る(ステップS9)。このため、N目のハードディスク
装置HNは予備装置となり、接続されたまま通常は動作
しない状態になる。この後、ステップS10に移行す
る。
【0040】次に無効値が設定された予備装置としての
N番目のハードディスク装置HNの使用方法について図
6及び図7を参照して説明する。
【0041】図6、図7に示すように、設定可能なID
値の数で制限されるMAX(最大)台数(0番目からN
−1番目)が動作している時に、例えば、1番目の本装
置H1が故障してしまった場合、制御部1は全てのハー
ドディスク装置H0乃至HN−1に対して、全応答信号
リセットコマンドを発行する。
【0042】続いて、制御ボード1は最遠端に接続され
ている本装置Hnのみ制御可能なモードに切り換え、上
述した処理と同様に、故障した本装置H1のID値を無
効値に設定し、さらに予備装置であるN番目のハードデ
ィスク装置HNのID値を故障したハードディスク装置
H1のID値(=1)に変更する。これにより、N番目
のハードディスク装置HNが動作可能とし、1番目のハ
ードディスク装置HNと置き換える。これにより、最大
台数動作時でも、電源を落とすことなく、故障したハー
ドディスク装置H1の交換が可能となる。
【0043】なお、この発明は上記実施の形態に限定さ
れず、種々の変形及び応用が可能である。例えば、この
ハードディスク装置は、光ディスク装置、フロッピーデ
ィスク装置等任意の外部記憶装置に置換することができ
る。また、実質的に同一のID制御が可能ならば、ID
値の順番、ID値の設定方法等は任意である。
【0044】
【発明の効果】以上説明したように、この発明によれ
ば、各外部記憶装置の識別信号(ID)を自動的に設定
することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態を示すブロック図である。
【図2】本発明の実施の形態における円盤回転の順番を
決める制御を示すタイミングチャートである。
【図3】本発明の実施の形態におけるID値の読み取り
処理の制御を示すタイミングチャートである。
【図4】本発明の実施の形態におけるID値の設定処理
の制御を示すタイミングチャートである。
【図5】本発明の実施の形態におけるID値の設定済/
未設定のハードディスク装置が混在した場合の制御を示
すフローチャートである。
【図6】本発明の実施の形態における動作可能な台数以
上のハードディスク装置を接続した場合の使用方法を示
す説明図である。
【図7】本発明の実施の形態における予備装置の使用方
法を示す説明図である。
【図8】従来の情報ファイル装置を示すブロック図であ
る。
【符号の説明】
1 制御ボード 2 信号伝送系 5 ID出力回路 6 応答検出回路 7 入出力ポート 11A〜11C ID格納回路 12A〜12C ID比較回路 13A〜13C 応答・許可認識回路 14A〜14C 入出力ポート 15A〜15C IDリセットスイッチ HA〜HC ハードディスク装置

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 信号伝送系を介して制御手段に複数台の
    外部記憶装置がパラレルに接続された外部記憶装置制御
    システムであって、 各前記外部記憶装置は、固有の識別信号を格納する識別
    信号格納手段と、自己の動作が許可されたことを示す許
    可信号を他のハードディスク装置から取り込むと共に他
    の外部記憶装置の動作を許可する応答信号を該他のハー
    ドディスク装置に送出することにより、前記外部記憶装
    置を予め定められた順番で起動するための応答・許可認
    識手段とを備え、 前記制御手段は、前記信号伝送系に固有の識別信号を順
    次送出して、前記応答・許可認識手段により起動される
    順番に前記識別信号格納手段に識別信号をセットする識
    別信号送出手段を備える、 ことを特徴とする外部記憶装置制御システム。
  2. 【請求項2】 前記制御手段は、前記複数台の外部記憶
    装置の識別信号格納手段に格納された設定済みの識別信
    号を読み取って識別信号の有効無効を判別し、識別信号
    が無効である前記外部記憶装置を予備装置とするととも
    に、動作可能な複数台の前記外部記憶装置のいずれかが
    故障した場合、この故障した前記外部記憶装置の識別信
    号を予備装置とした前記外部記憶装置の前記識別信号格
    納手段に設定して、前記外部記憶装置の設定替えを行う
    手段を備える、ことを特徴とする請求項1に記載の外部
    記憶装置制御システム。
  3. 【請求項3】 各前記外部記憶装置は、該外部記憶装置
    の交換時に、前記識別信号格納手段に格納された識別信
    号をリセットするリセット手段をさらに備えることを特
    徴とする請求項1に記載の外部記憶装置制御システム。
  4. 【請求項4】 各前記制御手段は、識別信号を指定して
    前記外部記憶装置にアクセスを要求し、 各前記外部記憶装置は、前記制御手段から供給された識
    別信号と前記識別信号格納手段に格納された識別信号と
    を比較し、一致した外部記憶装置がアクセス動作を実行
    する、 ことを特徴とする請求項1に記載の外部記憶装置制御シ
    ステム。
  5. 【請求項5】 各前記制御手段は、前記識別信号格納手
    段に格納されている識別信号を読み出す読出手段と、無
    効の識別信号が設定されている前記外部記憶装置の前記
    識別信号格納手段に有効な識別信号を設定することを特
    徴とする請求項1乃至4のいずれか1つに記載の外部記
    憶装置制御システム。
  6. 【請求項6】 各前記制御手段は、識別信号を指定して
    前記外部記憶装置にアクセスを要求し、 各前記外部記憶装置は、前記制御手段から供給された識
    別信号と前記識別信号格納手段に格納された識別信号と
    を比較し、一致した外部記憶装置がアクセス動作を実行
    する、 ことを特徴とする請求項1乃至5のいずれか1つに記載
    の外部記憶装置制御システム。
JP34352695A 1995-12-28 1995-12-28 外部記憶装置制御システム Pending JPH09185460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34352695A JPH09185460A (ja) 1995-12-28 1995-12-28 外部記憶装置制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34352695A JPH09185460A (ja) 1995-12-28 1995-12-28 外部記憶装置制御システム

Publications (1)

Publication Number Publication Date
JPH09185460A true JPH09185460A (ja) 1997-07-15

Family

ID=18362204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34352695A Pending JPH09185460A (ja) 1995-12-28 1995-12-28 外部記憶装置制御システム

Country Status (1)

Country Link
JP (1) JPH09185460A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324593B1 (en) 1998-10-08 2001-11-27 Nec Corporation Connection method and device for auxiliary storage device
JPWO2008090620A1 (ja) * 2007-01-25 2010-05-13 富士通株式会社 記憶装置、記録復旧方法、記録復旧プログラム
JP2011191877A (ja) * 2010-03-12 2011-09-29 Buffalo Inc 記憶装置及びその制御プログラム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324593B1 (en) 1998-10-08 2001-11-27 Nec Corporation Connection method and device for auxiliary storage device
JPWO2008090620A1 (ja) * 2007-01-25 2010-05-13 富士通株式会社 記憶装置、記録復旧方法、記録復旧プログラム
US8453007B2 (en) 2007-01-25 2013-05-28 Fujitsu Limited Storage device and recovery method
JP2011191877A (ja) * 2010-03-12 2011-09-29 Buffalo Inc 記憶装置及びその制御プログラム

Similar Documents

Publication Publication Date Title
US5125081A (en) Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage
JPH0256690B2 (ja)
JPH09185460A (ja) 外部記憶装置制御システム
JPH0567028A (ja) 情報処理装置
JP2938049B1 (ja) コンピュータ本体への拡張入出力装置の活線挿抜制御装置
JPH10198524A (ja) ハードディスク制御装置
JPH0756847A (ja) ポータブルコンピュータ
JP2580962B2 (ja) 集合パネル装置
JP2617621B2 (ja) 低速/高速インタフェース回路
JP2581001B2 (ja) 情報管理装置および情報管理方法
JP3447835B2 (ja) Ramチップ識別方式
JPS6126700B2 (ja)
JPH04241296A (ja) メモリ初期化方式
JPH06103220A (ja) データ処理システム
JPH0520474A (ja) 1チツプマイクロコンピユータ
JP2000207380A (ja) マイクロコンピュ―タ
JP2000172635A (ja) シリアル伝送装置及びシリアル伝送方法
JPH05101004A (ja) マルチボードシステム
JPH0418639A (ja) プログラム起動方式
JPH06161624A (ja) 割り込み制御方法
JP2000231512A (ja) 高速メモリコピー方法およびコピー回路
JPH0510698B2 (ja)
KR950015095A (ko) 태그 비트를 사용한 메모리 접근 방식
JPH0934776A (ja) 情報処理装置および方法
JPH02150904A (ja) 入出力制御装置