KR870001937Y1

KR870001937Y1 - 멀티 버스를 사용한 컴퓨터에서의 ilbx를 이용한 듀얼포트 시스템

Info

Publication number: KR870001937Y1
Application number: KR2019840014525U
Authority: KR
Inventors: 김종호
Original assignee: 주식회사금성사; 허신구
Priority date: 1984-12-31
Filing date: 1984-12-31
Publication date: 1987-05-21
Also published as: KR860008491U

Abstract

내용 없음.

Description

멀티 버스를 사용한 컴퓨터에서의 ILBX를 이용한 듀얼포트 시스템

제1도는, 본 고안의 블럭 구성도.

제2도는, 본 고안에서의 제어 및 동작 설명을 위한 블럭 계통도,

* 도면의 중요부분에 대한 부호의 설명

CPU : 중앙처리장치 1 : 로우컬메모리(LOCAL MEMORY)

3 : 로우컬 입출력부(LOCAL I/O) 4 : 퍼블럭메모리(PUBLIC MEMORY)

5 : 퍼블럭 입출력부(PUBLIC I/O) FDC : 플로피 디스크 제어기

FDD : 플로피디스크 구동장치 HDC : 반듀플렉스회로부

HDD : 복구불능 정지부 A : 온 보드 입출력포트

C : 어드레스 랫치(ADDRESS LATCH) B : 데이타 버퍼

E : 메모리 및 입출력 디코오더 F : 피,롬(P-ROM)

G : 버스 어비트레이터(ARBITRATER) H,I : 버스 콘트롤러

J,M : 데이타 버스 트랜시버 K, L : 어드레스 버퍼

본 고안은 멀티버스(MVLTI BUS)를 사용한 컴퓨터에서의 iLBX를 사용하여 중앙처리장치(CPU)에서 메모리를 억세스(ACCESS)할때 어비트레이션(ARBITRATION)을 하지 않고 로우컬 버스만을 통하도록 하여 시스템의 성능을 항상시킬 수 있도록 한 듀얼포트(DVAL PORT) 시스템에 관한 것이다.

종래의 컴퓨터에 있어 데이타의 전송시에 중앙처리장치(CPU)는 현재 버스(BUS)가 사용되고 있는지의 여부를 확인하여, 버스가 사용되고 있지 않을 경우에는 즉시 데이타의 전송을 하게 되지만, 시스템의 버스가 다른 명령에 의하여 사용중일 경우에는, 이전의 명령에 대한 수행이 종료된 후에야 비로소 사용할수 있게 되므로서, 중앙처리장치(CPU) 및 그의 주변 장치에 대한 기능을 효과적으로 사용할 수가 없어 시스템의 성능을 향상시킬 수 없는 문제점이 있었다.

본 고안은 이와같은 점을 감안하여 CPU와 같이 명령을 수행하기 위해 메모리에서 명령코드(OP, CO-DE)와 데이타(Operand)를 채취(Fetch)하여 동작을 수행하고 그 결과를 메모리에 저장하는 동작을 수시로 해야 하기 때문에 버스를 쥐기 위한 어비트레이션이 많아, 전체 시스템의 성능이 저하되기 때문에 CPU 와 메모리 사이에 멀티버스의 P₂버스인 ILBX를 사용하여 전용버스를 사용하는 것이다.

그리하여 CPU가 메모리에 데이타를 읽거나 쓰고자 할때 이 로우컬 버스를 사용하여 억세스 하기 때문에 어비트레이션 시간을 감소시켜 시스템의 성능을 향상 시킬수 있도록 안출한 것으로서, 이를 첨부도면에 의하여 상세히 설명하면 다음과 같다.

제1도에 도시한 바와 같이 중앙처리 장치(CPU)와 로우컬 메모리(2), 및 로우컬 입출력부(3)의 각단자(ILBX) 상호간에 버스를 연결하고,

멀티버스(MULTI BUS)라인 단자에는 상기 중앙처리장치(CPU), 로우컬 메모리(2), 로우컬 입출력부(3)와 퍼블럭 메모리(4), 퍼블럭 입출력부(5), 플로피 디스크 제어기(FDC) 및 반듀플렉스 회로부(HDC)를 각각 연결하고,

상기 플로피 디스크 제어기(FDC)와 반듀플렉스 회로부(HDC)에 플로피 디스크 구동장치(FDD) 및 복구불능정지부(HDD)를 각각 연결하여서 구성한 것이다.

이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.

우선, ILBX탄 현재 16비트용 컴퓨터의 표준버스(Standard Bus)로 채택되어 널리 사용되고 있는 멀티 버스(IEEE-796)의 P₂버스를 말한다.

멀티버스는 Intel 표준버스로 P₁과 P₂버스로 나누어진다.

P₁버스는 총 86개 버스로 구성되어 있으며, 파워 12라인, 버스 콘트롤 12라인, 어드레스라인 20라인, 데이타 버스 16라인, 기타 리저브드(Reserved)버스로 구성되고, P₂버스는 60라인으로 리저브드(Reserved) 되어있어 사용자가 메모리를 확장하거나, 기타 컴퓨터의 성능 향상을 할 수 있도록 하는데 사용할 수 있다.

또한, 어비트레이션(Arbitration)란 버스 베이스(Busbased)로 구성된 컴퓨터 시스템에서 여러개의 마스터(MASTER)가 있고, 그 이상의 마스터들이 스레이브(Slave)를 동시를 억세스 하고자 할때 각 마스터들의 우선권을 두어 순차적으로 스레이브를 억세스 하도록 한다는 개념이다.

예를들어, 본 고안의 제1도에서 마스터인 CPU와 FDC(Floppy Disk Controller)가 동시에 스레이브인 메모리(2),(3)를 읽거나 쓰고자 할때 CPU와 FDC에 어비트레이션을 하여 순서를 정해주지 않으면 Coun-tension이 생겨 원활한 동작을 수행해 주지 못한다.

일반적으로 한 버스 시스템에는 여러개의 마스터(CPU,FDC,HDC,Graphic Controller I/O controller)등이 존재하기 때문에 각 마스터들이 스레이브인 메모리에 데이타를 쓰거나 읽고자 할때 일정한 제어신호에 의해 스테이브를 억세스 해도 좋다는 허락 신호를 받고 스레이브를 억세스 해야 한다.

그렇기 때문에 실제로 동작하는 시간에 앞서 동작하고자 하는 마스터가 그 버스를 쥐는데 걸리는 시간이 어비트레이션 시간이다.

제2도에서 멀티버스를 채택한 버스 시스템에서는 각 마스터보오드(MASTER BOARD)에서 버스를 사용코져 할 경우에 어비트레이션을 통하여 버스를 캐취하게 된다.

따라서 버스를 마스터 보오드가 캐취하기 위해서는 지연시간이 필요하게 되는데,

여기서는 멀티버스의 ILBX를 메모리 및 입출력디코오더(E)와 CPU의 로우컬 버스로 사용하게 되므로서 CPU가 로우컬 메모리 및 로우컬 입출력 동작을 수행할 때에는 버스어비트래이션을 하지 않아도 된다.

한편, 버스 콘트롤러(H,I)는 버스콘트롤 신호를 발생시키는 것으로서 버스콘트롤러(H)는 로우컬 메모리와 로우컬 입출력을 위한 제어신호를 발생시키고, 버스콘트롤러(I)는 멀티버스 P₁을 위한 제어실호를 발생시킨다. 또한 어드레스 버퍼(L)와 데이타 버스 트랜시버(M)는 CPU의 데이타가 멀티버스 P₁으로 전송되는 어드레스와 데이타의 버퍼로서 작용하게 되고, 메모리 및 입출력 디코오더(E)는 온 보드입출력(A)과 P-ROM(F)과 제1도의 로우컬 입출력부(3), 로우컬 메모리(2), 퍼블릭 입출력부(5) 및 퍼블릭 메모리(4)의 제어신호를 결정하게 된다.

이상에서와 같이 동작하는 본 고안은 콘트롤 버스, 데이타버스, 어드레스 버스 등이 각가 로우컬 버스, 퍼브릭버스 등에 동시에 제공되고, CPU에서 나오는 어드레스를 디코오딩(Decoding)하여 온보드/로우컬 보드 램(on board/local board RAM)인가를 구분할 수 있다.

또한 CPU 보드내에 있는 롬/램(ROM/RAM) 등을 억세스 하고저 할때는 온보드 제어선로에 의해 CPU 콘트롤 내에서 데이타를 채취(Fetch)할 수 있어서, 어비트레이션에 걸리는 시간을 단축하여 컴퓨터 시스템의 성능을 향상시킬 수 있는 효과가 있는 것이다.

Claims

멀티버스를 채택한 버스 시스템에 있어서, 듀얼 포트 메모리를 사용하기 위한 로우컬인 단자로 ILBX를 사용하여 중앙처리장치(CPU)에서 명령 채취나 로우컬 메모리의 읽기, 쓰기를 행할때에 어비트레이션 시간을 감소시켜 시스템 성능을 향상시킬 수 있도록 연결 구성시킴을 특징으로 하는 멀티버스를 사용한 컴퓨터에서의 ILBX를 이용한 듀얼포트 시스템.