JPH06175971A - パーソナル・コンピュータ・システム - Google Patents

パーソナル・コンピュータ・システム

Info

Publication number
JPH06175971A
JPH06175971A JP5213863A JP21386393A JPH06175971A JP H06175971 A JPH06175971 A JP H06175971A JP 5213863 A JP5213863 A JP 5213863A JP 21386393 A JP21386393 A JP 21386393A JP H06175971 A JPH06175971 A JP H06175971A
Authority
JP
Japan
Prior art keywords
bus
data
register
controller
data bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5213863A
Other languages
English (en)
Inventor
Arthur L Chin
アーサー・リン・チン
Jr Serafin J Eleazar-Garcia
セラフィン・ジェイ・エレザーガルシア・ジュニア
Timothy V Lee
テイモシ・ビンセント・リー
Don S Keener
ドン・ステイーブン・キーナー
Gregory J Moore
グレゴリ・ジェームス・ムーア
Eric Speestra Stine
エリック・スピーストラ・スタイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06175971A publication Critical patent/JPH06175971A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】データ用のＦＩＦＯレジスタを用いるパーソナ
ル・コンピュータ内のデータ転送の効率を改善するこ
と。 【構成】バス・マスタによるデータ転送バスのアクセス
及び制御権に関する調停が行われる前に、データ用のＦ
ＩＦＯレジスタに関連するスレッショルド値をスレッシ
ョルド・レジスタに保持させ、データ用のＦＩＦＯレジ
スタと授受すべきバイトの数が、スレッショルド・レジ
スタに保持されたスレッショルド値に等しいか又はこの
値より大きい場合のみ、データ転送バスへのアクセス及
び制御権の調停をバス・マスタ装置に行わせるようにす
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はパーソナル・コンピュ−
タに係り、さらに詳細に説明すれば（固定式又は取り外
し可能な磁気記録媒体を利用する記憶装置のような）記
憶メモリ装置とのデ−タ転送を制御する小型コンピュー
タ・システム・インターフェース（ＳＣＳＩ）制御装置
型のバス・マスタによって制御されるデータ転送のため
に、ＦＩＦＯレジスタを使用するパーソナル・コンピュ
ータに係る。
【０００２】
【従来の技術】パーソナル・コンピュータは、現在の社
会の多くの分野に計算能力を与えるべく、広範に使用さ
れてきた。一般に、パーソナル・コンピュータは、デス
ク・トップ型、床置き型又はポータブル型に分類するこ
とができ、単一のシステム・プロセッサを有するシステ
ム・ユニット、揮発性及び不揮発性メモリ、デイスプレ
イ・モニタ、キーボード、１以上のデイスケット・ドラ
イブ、固定式デイスク記憶装置及びオプションとしての
プリンタから構成される。これらのシステムの特徴は、
それぞれの構成要素を電気的に接続するためにマザー・
ボード又はシステム・プレーンを使用した点にある。こ
れらのシステムは主として単一のユーザに独立の計算能
力を与えるように設計されており、また個人や小企業が
買いやすいように比較的低廉の価格が設定されている。
このようなパーソナル・コンピュータ・システムの例に
は、ＩＢＭパーソナル・コンピュータＡＴ及びＩＢＭパ
ーソナル・システム／２モデル２５等がある。
【０００３】これらのシステムは２つのファミリーに分
類することができる。一般に「ファミリーＩ」と呼ばれ
る最初のファミリーは、ＩＢＭパーソナル・コンピュー
タＡＴ及び他のＩＢＭコンパチブル・コンピュータに例
示されるような、バス・アーキテクチヤを使用する。
「ファミリーＩＩ」と呼ばれる第２のファミリーは、Ｉ
ＢＭパーソナル・システム／２モデル５０乃至９５に例
示されるような、ＩＢＭマイクロチャネル・バス・アー
キテクチャを使用する。ファミリーＩのモデルは、シス
テム・プロセッサとして、例えばインテル８０８８又は
８０８６を使用した。これらのマイクロプロセッサは１
メガ・バイトのメモリをアドレスする能力を有する。フ
ァミリーＩＩのモデルは、例えば一層高速のインテル８
０２８６、８０３８６及び８０４８６マイクロプロセッ
サを使用している。これらのマイクロプロセッサは、低
速のインテル８０８６をエミュレートする実モ−ドか、
又は或るモデルについてはアドレス範囲を１メガ・バイ
トから４ギガ・バイトまで拡張する保護モードのいずれ
かで動作することが出来る。要するに、８０２８６、８
０３８６及び８０４８６マイクロプロセッサの実モード
機能は、８０８６及び８０８８マイクロプロセッサのた
めに書かれたソフトウエアとのハードウエア上の互換性
を与えるものである。
【０００４】当業者には周知のように、 パーソナル・
コンピュータ・システムの多くの動作は、システム中の
或る点から他の点へのデータの転送に関連する。多くの
場合、このような転送は「ＦＩＦＯ」（先入れ先出し）
レジスタを通して行われる。種々の型の転送について
は、任意の時刻にＦＩＦＯレジスタに保持されるデ−タ
の量を関連するレジスタに記録することによって、当該
ＦＩＦＯレジスタの「充填」レベルをモニタすることが
知られている。
【０００５】パーソナル・コンピュータの開発が進むに
つれて、構成要素等の一層自由な交換性を確保するため
に、製造業者及びユーザの間で幾つかの標準を設定する
ことが提案された。当業界で広く受け入れられたこのよ
うな標準の一つに、記憶メモリ装置とのデータ通信に係
る小型コンピュータ・システム・インターフェース（Ｓ
ＣＳＩ）の標準がある。本明細書で「記憶メモリ装置」
という用語は、デイジタル形式のデータを記憶しうる全
ての装置、特に固定式又は取り外し可能な磁気記録媒体
を利用する記憶装置（ハード又はフロッピ・デイスク・
ドライブとも呼ばれる）、電気光学式記憶装置、テープ
及び他の記憶装置を包含するものとして使用される。
「データ・フロー制御装置」とも呼ばれるＳＣＳＩ制御
装置は従来から使用されており、当該技術分野では公知
である。このＳＣＳＩ制御装置は、データ転送のために
ＦＩＦＯレジスタを使用する環境の１つの例である。
【０００６】従来のパーソナル・コンピュータ・システ
ムでは、ＳＣＳＩ制御装置は、オプション又はアクセサ
リ装置として位置づけられるのが普通であり、アクセサ
リ又はＩ／Ｏバスを通してシステムによってアクセスさ
れる。最近のＳＣＳＩ制御装置は、ローカル・プロセッ
サ・バスとの直接的な接続を与えるために、単一の超大
規模集積化（ＶＬＳＩ）デバイス又は特定用途向け集積
回路（ＡＳＩＣ）チップとして実現されるようになっ
た。このような制御装置を設ける理由は、デー転送の能
力を増強するためである。
【０００７】
【発明が解決しようとする課題】ＳＣＳＩ制御装置は、
「バス・マスタ」として知られている装置の１つの例で
ある。以下で詳述するように、システム性能を向上させ
ることを目的として、（ファミリーＩ又はファミリーＩ
Ｉ型の）パーソナル・コンンピュータ・システムには、
複数のバス・マスタが設けられることがある。このよう
に複数のバス・マスタ装置が設けられる場合、これらの
装置は、システムのデータ転送バスへのアクセス及び制
御権を調停する。データ転送バスの使用を割り当てるバ
ス・マスタ装置及び調停制御点（これを通して調停が行
われる）の効率を向上させることにより、システム全体
の性能を改善することが望ましいことは明らかである。
従って、本発明の目的は、このような環境においてＦＩ
ＦＯレジスタが使用された場合の、データ転送の効率を
最大にすることである。
【０００８】
【課題を解決するための手段】複数のバス・マスタ装置
を有するシステムの効率を改善して前記目的を達成する
ため、バス制御の調停が行われる前に、プログラム可能
なスレッショルドとしてＦＩＦＯレジスタの充填／空白
状態が与えられる。本発明を実施すると、多量のデータ
転送要求又は多量のチャネル・トラフィックを有するシ
ステムは、調停が行われる前に、高い充填スレッショル
ドを使用することができ、かくして調停に伴うオーバヘ
ッドを減少させるとともに、システムの性能を格段に向
上させることができる。これに対し、低いチャネル・フ
ローを有するシステムで低いスレッショルドを使用する
と、比較的少ないバス・トラフィックの利点を活用する
ことにより、システムの応答時間を向上させることがで
きる。
【０００９】
【実施例】図１を参照するに、本発明を実施したマイク
ロコンピュータは参照番号１０によって表される。前述
のように、コンピュータ１０は、関連するモニタ１１、
キーボード１２、プリンタ又はプロッタ１４を有する。
図２に示すように、コンピュータ１０はカバー１５を有
し、これはシャシー１９と協働して、各種の電子部品を
収容するための包囲され且つ遮蔽された空間を与える。
これらの電子部品のあるものは多層プレーン又はマザー
・ボード２０に装着される。一方、このマザー・ボード
２０はシャシー１９に取付けられて、前述のごとき電子
部品や他の形態の電子部品（例えばフロッピ・デイスク
・ドライブ、種々の直接アクセス記憶装置、アクセサリ
・カード等）と電気的に相互接続するための手段を与え
る。
【００１０】図２に示すように、シャシー１９は後部パ
ネルを有し、磁気若しくは光デイスク・ドライブ、テー
プ・ドライブ等のデータ記憶装置を収容するための少な
くとも１つの開放ベイを規定する。図示の例では、上部
ベイ２２は、特定サイズのドライブ（例えば３．５イン
チ・ドライブ）を収容するように構成されている。この
上部ベイ２２には、取り外し可能な媒体を使用するフロ
ッピ・デイスク・ドライブや直接アクセス記憶装置を置
くことができる。
【００１１】前述の構成を本発明と関連付けて説明する
前に、図３を参照して、パーソナル・コンピュータ・シ
ステム１０の動作を概説する。図３は、本発明に従った
パーソナル・コンピュータ・システム１０の種々の構成
要素としてマザー・ボード２０に取付けられたものや、
このマザー・ボード２０をＩ／Ｏスロットへ接続する結
線や、他のハードウエアを示している。マザー・ボード
２０には、システム・プロセッサ（ＣＰＵ）３２が接続
されている。ＣＰＵ ３２としては任意のマイクロプロ
セッサを使用することができるが、ここではＩＢＭ製の
４８６ＳＬＣを使用するものとする。ＣＰＵ ３２は、
高速のＣＰＵローカル・バス３４を介して、バス・イン
ターフェース制御装置（ＢＩＣ）３５へ接続され、また
シングル・インライン・メモリ・モジュール（ＳＩＭ
Ｍ）として図示される揮発性ランダム・アクセス・メモ
リ（ＲＡＭ）３６や、ＣＰＵ ３２に対する基本Ｉ／Ｏ
動作用の命令を記憶するＢＩＯＳ ＲＯＭ ３８にも接
続される。ＢＩＯＳ ＲＯＭ３８に保持されるＢＩＯＳ
は、Ｉ／Ｏ装置とＣＰＵ ３２のオペレーテイング・シ
ステムとの間をインターフェースするためのものであ
る。ＲＯＭ ３８に記憶された命令は、ＢＩＯＳの実行
時間を減少させるために、ＲＡＭ ３６にコピーするこ
とができる。
【００１２】ＣＰＵローカル・バス３４はデータ・バス
部、アドレス・バス部及び制御バス部から成り、ＣＰＵ
３２を数値計算補助プロセッサ３９や、小型コンピュ
ータ・システム・インターフェース（ＳＣＳＩ）制御装
置４０に接続する。ＳＣＳＩ制御装置４０については以
下で詳述するが、これは当業者には明らかなように、Ｓ
ＣＳＩバス４１を介して種々の外部記憶装置へ接続する
ことができる。ＳＣＳＩ制御装置４０は、ハード及びフ
ロッピ・デイスク・ドライブのような記憶メモリ装置を
制御するための記憶制御装置として機能する。図３に
は、このような記憶メモリ装置の一つが参照番号４２で
例示されている。説明の便宜上、ＳＣＳＩ制御装置４０
はＣＰＵローカル・バス３４に直接的に接続されるよう
に図示されているが、本発明を実施するに当たってはＳ
ＣＳＩ制御装置４０をオプションの装置として提供し、
これを以下で説明するＩ／Ｏバス４４を介して接続する
ようにしてもよい。特定のシステム構成によっては、Ｉ
／Ｏバス４４を介する接続の方が望ましく、またこのよ
うな接続が本発明を実施するために利用可能な只１つの
接続であることがある。
【００１３】バス・インターフェース制御装置（ＢＩ
Ｃ）３５は、ＣＰＵローカル・バス３４をＩ／Ｏバス４
４と結合する。ＢＩＣ ３５は、このＩ／Ｏバス４４に
より、マイクロチャネル・バスのような選択機構（オプ
ショナル・フィーチャ）のバスと結合される。因に、マ
イクロチャネル・バスは、マイクロチャネル・アダプタ
・カード４５を受け取るための複数のＩ／Ｏスロットを
有し、これらのカードをＩ／Ｏ装置又はメモリ（図示せ
ず）へ接続することができる。Ｉ／Ｏバス４４は、アド
レス・バス部、データ・バス部及び制御バス部を含む。
【００１４】Ｉ／Ｏバス４４には、種々のＩ／Ｏ装置が
結合される。そのうちの１つにビデオ・シグナル・プロ
セッサ（ＶＳＰ）４６があるが、これはビデオＲＡＭ、
即ちグラヒックＶＲＡＭ ４８にグラヒック情報を記憶
したり、イメージＶＲＡＭ４９にイメージ情報を記憶し
たりするものである。ＶＳＰ ４６と交換されるビデオ
信号は、デイジタル・アナログ変換器（ＤＡＣ）５０を
通して、モニタ又は他の表示装置へ与えられる。またＶ
ＳＰ ４６は，ビデオ・レコーダ／プレーヤ，カメラ等
の形態を取りうる自然イメージＩ／Ｏと呼ばれるものに
も直接的に接続される。Ｉ／Ｏバス４４には、デイジタ
ル・シグナル・プロセッサ（ＤＳＰ）５１も接続されて
いる。ＤＳＰ ５１は、ソフトウエア命令及びデータを
それぞれ記憶する命令ＲＡＭ ５２及びデータＲＡＭ
５４を有し、オーデイオ制御装置５５の制御下でオーデ
イオ入力及び出力を処理するとともに、アナログ・イン
ターフェース制御装置５６の制御下で他の信号を処理す
る。最後に、Ｉ／Ｏバス４４はＩ／Ｏ制御装置５８と結
合される。この制御装置と結合された電気的に消去可能
なプログラマブル読み取り専用メモリ（ＥＥＰＲＯＭ）
５９及びシリアル・ポートの作用により、フロッピ・デ
イスク・ドライブ、プリンタ又はプロッタ１４、キーボ
ード１２、マウス又はポインテイング・デバイス（図示
せず）等の通常の周辺装置とＩ／Ｏ信号が交換される。
【００１５】図４を参照するに、ブロック図の形式で図
示されたＳＣＳＩ制御装置４０は、ＣＰＵ ３２及びＲ
ＡＭ ３６と信号を交換するための第１インターフェー
ス回路６０と、ＳＣＳＩ装置（例えば４２）と信号を交
換し且つかかるＳＣＳＩ装置及びＲＡＭ ３６の間でデ
ータを通過させるように第１インターフェース回路６０
と動作的に相互接続された第２インターフェース回路６
１とを有する。第１インターフェース回路６０はシステ
ム・インターフェースとも呼ばれ、Ｉ／Ｏバス４４又は
ＣＰＵローカル・バス３４のいずれかと接続されること
が望ましい。第２インターフェース回路６１は制御装置
コアとも呼ばれ、関連する記憶装置とデータを授受する
ようにＳＣＳＩバス４１と接続されることが望ましい。
第２インターフェース回路６１は少なくとも１つのレジ
スタを有し、ＳＣＳＩ装置へ発行された複数のコマンド
・シーケンス（スレッド）の内容及びステータスを表す
データをこのレジスタに記憶する。
【００１６】ＳＣＳＩ制御装置４０に備えられた制御装
置プロセッサ６４は、第１及び第２インターフェース回
路６０及び６１を通過するデータ・フローを制御すると
ともに、ＳＣＳＩ装置とＲＡＭ ３６の間のデータ・フ
ローをも制御する。望ましくは、この制御装置プロセッ
サ６４はＣＰＵ ３２から発行された命令を受け取るよ
うに第１インターフェース回路６０と動作的に接続さ
れ、またＳＣＳＩ装置とのデータの交換を指示するコマ
ンド・シーケンスをＳＣＳＩ装置へ発行するように第２
インターフェース回路６１と動作的に接続される。第３
インターフェース回路６５は、第１及び第２インターフ
ェース回路６０及び６１並びに制御装置プロセッサ６４
と動作的に接続され、レジスタ６２に記憶されたステー
タス表示データにより実行すべきコマンドを制御するた
めの次の命令であることを指示された特定の命令を制御
装置プロセッサ６４へ通過させる。
【００１７】また、ＳＣＳＩ制御装置４０は、第１及び
第２インターフェース回路６０及び６１の間でデータを
通過させるように、これらの回路の間に動作的に接続さ
れたデータ用のＦＩＦＯレジスタ６６を有する。さら
に、第１及び第３インターフェース回路６０及び６５の
間には、命令用のＦＩＦＯレジスタ６８が動作的に接続
され、制御装置プロセッサ６４による処理のためにＣＰ
Ｕ ３２から発行された命令をこれらの回路間で通過さ
せる。さらに、第２及び第３インターフェース回路６１
及び６５の間には、デコード・ステート・マシン６９が
動作的に接続され、ＣＰＵ ３２から受け取られた命令
をデコードし、これをＳＣＳＩバス４１によって接続さ
れたＳＣＳＩ装置の実行に適したコマンドヘ変換する。
【００１８】本明細書に開示されたシステムでは、ＳＣ
ＳＩ制御装置４０は、バス・マスタ装置である。
【００１９】ＳＣＳＩ制御装置４０のこの特性と関連し
て、複数マスタ又はバス・マスタとして知られているパ
ーソナル・コンピュータによるサポートを考慮するのが
適切である。本明細書で使用されているように、「マス
タ」という用語は、バスに関する制御権を獲得し且つ当
該バス上にアドレス、データ及び制御信号を駆動するよ
うに設計された、プロセッサ又は任意の回路を意味す
る。このような能力を持つと、マスタ装置は、システム
・メモリ及び他の装置の間でデータを転送することがで
きる。
【００２０】マスタを３つの型、すなわちシステム・マ
スタ（通常はＣＰＵ）、ＤＭＡ制御装置及びバス・マス
タヘ分類することが提案されている。システム・マスタ
は、システム構成を制御し且つ管理する。一般に、これ
はシステム中のデフォルト・マスタである。デフォルト
・マスタは、他のマスタがバスを必要としない時に当該
バスを占有する。ＤＭＡマスタはＤＭＡスレーブとメモ
リ・スレーブとの間でデータを転送するような特殊な型
のマスタであって、バスについての調停を行わないが、
調停手段としてのＤＭＡスレーブに対しサービスを与え
る。バス・マスタは、バスの使用を調停して、Ｉ／Ｏス
レーブ又はメモリ・スレーブとの情報転送をサポートす
る。
【００２１】「バス・マスタ」は必ずしもプロセッサを
必要としないから、どのような装置がバス・マスタとな
りうるかという点は明確ではない。また、他のバス・マ
スタによってアクセスされる時、或るバス・マスタがス
レーブとして応答するように要請されることもある。バ
ス・マスタは、調停を通してバスの制御権を獲得し且つ
定義されたバス・サイクルの実行を制御する、という能
力によって区別される。一般に、バス・マスタには３つ
の型、すなわち全機能型の制御装置、特殊機能型の制御
装置及びプログラマブルな特殊機能型の制御装置があ
る。これらの型の基本的な違いは、柔軟性、機能及びコ
ストの程度である。全機能型のバス・マスタはもっとも
柔軟であり、ほとんどの機能を有し、そしてコストがも
っとも高い。代表的な例の場合、全機能型のバス・マス
タはそれ自体のプログラマブルなＣＰＵを有し、オペレ
ーテイング・システムを含むすべてのシステム資源を制
御することができる。特殊機能型の制御装置は、柔軟
性、機能及びコストのいずれの点でも、もっとも劣って
いる。代表的な例の場合、特殊機能型の制御装置はその
特殊機能を遂行するためにＣＰＵではなく論理回路を使
用するが、他のマスタからの援助を全くか又はほとんど
必要としない。プログラマブルな特殊機能型の制御装置
は、残りの２つの中間に位置する。特殊機能型の制御装
置とプログラマブルな特殊機能型の制御装置との間の基
本的な違いは、バス・マスタの機能又は実行特性を修正
する能力にある。このような修正を行うには、プロセッ
サ・ユニット又は設定可能なレジスタを使用することが
できる。
【００２２】本明細書で与えられた定義の範囲内で、Ｃ
ＰＵ ３２、ＭＣＰＵ ３９及びＳＣＳＩ制御装置４０
のすべてはＣＰＵローカル・バス３４上で又はこれに直
接的に結合されたマスタとして機能することができるの
に対し、Ｉ／Ｏ制御装置５８、ＤＳＰ ５１、ＶＳＰ
４６及び場合によってはマイクロチャネル・スロットに
取付けられたアクセサリ・ボード４５のすべてはＩ／Ｏ
バス４４上で又はこれに直接的に結合されたマスタとし
て機能することができる。
【００２３】このような複数のマスタが存在する場合、
ＢＩＣ ３５は調停点として機能することにより、、Ｉ
／Ｏバス４４へ直接的に結合された装置間の調停を行っ
てＩ／Ｏバス４４及びＣＰＵローカル・バス３４へのア
クセスを行わしめるとともに、ＣＰＵローカル・バス３
４へ直接的に結合された複数のマスタ装置間の調停を行
ってＣＰＵローカル・バス３４へのアクセスを行わしめ
る。
【００２４】前述のように、複数のバス・マスタ装置が
データ転送バスへのアクセス及び制御権のために調停を
行っている場合、特にこれらの装置がＦＩＦＯレジスタ
を通してのデータ転送を行わしめる場合、調停がいつ生
ずべきかを示す正常ルール又はガイドを使用して、シス
テム性能を最適化することができる。本発明は、特にこ
のような解決策を提供するものである。
【００２５】一層詳細に説明すれば、本発明は、調停が
終了する前に、スレッショルドとしての充填及び空白値
を（ソフトウエアによって）適当なレジスタに設定する
ことを意図している。すなわち、レジスタ７０のような
構成レジスタに関連して１つのレジスタを設け、このレ
ジスタにＦＩＦＯレジスタ６６のためのスレッショルド
値を保持させるようにしているのである。関連するバス
・マスタ装置（ここではＳＣＳＩ制御装置４０）は、Ｆ
ＩＦＯレジスタ６６と授受すべきバイトの数が、スレッ
ショルド・レジスタに記憶された割り当て済みのスレッ
ショルド値に等しいか又はこの値より大きい場合にの
み、バスへのアクセス及び制御権について調停を行う。
【００２６】例えば、スレッショルド・レジスタの２ビ
ット位置を使用すると、８７％、７５％、６３％及び５
０％の充填レベルを識別することができる。もし、スレ
ッショルドとして５０％の充填レベルを認識するように
設定され、そして６４バイトの容量を有するＦＩＦＯレ
ジスタ６６について動作しているなら、このＦＩＦＯレ
ジスタ６６を空にする要求を開始するためには、ＦＩＦ
Ｏレジスタ６６は、調停が終了する前に、少なくとも３
２バイトを保持することが必要であろう。ＦＩＦＯレジ
スタ６６を充填する場合には、このＦＩＦＯレジスタ６
６の少なくとも３２バイトの空間が充填のために利用可
能となるまで、関連する装置は、当該バスへのアクセス
及び制御権を獲得するようには試みないであろう。
【００２７】スレッショルド値とは無関係に、ＦＩＦＯ
レジスタ６６を空にするか又は充填する必要が生じた場
合には、スレッショルド値の使用を無視するように、フ
ラッシュ型の信号を発生してこれを達成することができ
る。
【００２８】
【発明の効果】本発明を実施すると、多量のデータ転送
要求又は多量のチャネル・トラフィックを有するシステ
ムは、調停が行われる前に、高い充填スレッショルドを
使用することができ、かくして調停に伴うオーバヘッド
を減少させるとともに、システムの性能を格段に向上さ
せることができる。これに対し、低いチャネル・フロー
を有するシステムで低いスレッショルドを使用すると、
比較的少ないバス・トラフィックの利点を活用すること
により、システムの応答時間を向上させることができ
る。
【図面の簡単な説明】
【図１】本発明を実施したパーソナル・コンピュータの
斜視図である。
【図２】図１に示すパーソナル・コンピュータの構成部
のうちシャシー、カバー、プレーナ・ボードを含む構成
部及びそれらの関係を示す破断斜視図である。
【図３】図１及び図２に示すパーソナル・コンピュータ
の特定の構成要素を示すブロック図である。
【図４】図１乃至図３に示すパーソナル・コンピュータ
の記憶制御装置に設けられる特定の構成要素を示すブロ
ック図である。
【符号の説明】
６０・・・第１インターフェース回路 ６１・・・第２インターフェース回路 ６２・・・レジスタ ６４・・・制御装置プロセッサ ６５・・・第３インターフェース回路 ６６・・・データ用ＦＩＦＯレジスタ ６８・・・命令用ＦＩＦＯレジスタ ６９・・・デコード・ステート・マシン ７０・・・構成レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 セラフィン・ジェイ・エレザーガルシア・ ジュニア アメリカ合衆国フロリダ州ボイントン・ビ ーチ ボタン・ウッド・レーン 304 (72)発明者 テイモシ・ビンセント・リー アメリカ合衆国フロリダ州ボカラトン エ ス・ダブリュ イレブンス・ストリート 1798 (72)発明者 ドン・ステイーブン・キーナー アメリカ合衆国フロリダ州ボカラトン ウ エスト・ローヤル・パーム・ロード1019 (72)発明者 グレゴリ・ジェームス・ムーア アメリカ合衆国フロリダ州 ボイントン・ ビーチ ハンツマン・プレース8371 (72)発明者 エリック・スピーストラ・スタイン アメリカ合衆国フロリダ州デルレイ・ビー チ エグレット・サークル 500

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】データ転送バスと、前記データ転送バスを
    通してデータを転送するように、前記データ転送バスヘ
    接続された複数のバス・マスタ装置と、前記データ転送
    バスへのアクセスについて前記バス・マスタ装置間の調
    停を行うバス・インターフェース制御装置とを備え、前
    記複数のバス・マスタ装置のうち１つのバス・マスタ装
    置は、システムの中央処理ユニットとして機能するマイ
    クロプロセッサであり、前記マイクロプロセッサを除く
    少なくとも１つの前記バス・マスタ装置は、当該バス・
    マスタ装置と前記データ転送バスとの間に接続されたデ
    ータ用のＦＩＦＯレジスタを有するとともに、前記バス
    ・インターフェース装置による調停が終了する前に、必
    要とされる前記ＦＩＦＯレジスタのスレッショルド充填
    レベルを表すビットを受け取るためのスレッショルド・
    レジスタを有することを特徴とする、パーソナル・コン
    ピュータ・システム。
  2. 【請求項２】高速データ・バスと、前記高速データ・バ
    スへ直接的に結合されたマイクロプロセッサと、非揮発
    性の記憶メモリ装置と、前記記憶メモリ装置との通信を
    調整するように前記高速データ・バス及び前記記憶メモ
    リ装置へ直接的に結合された記憶制御装置と、Ｉ／Ｏデ
    ータ・バスと、前記Ｉ／Ｏデータ・バスへ直接的に結合
    されたＩ／Ｏ制御装置と、前記Ｉ／Ｏデータ・バスへ直
    接的に結合されたデイジタル・シグナル・プロセッサ
    と、前記Ｉ／Ｏデータ・バスへ直接的に結合されたビデ
    オ・シグナル・プロセッサと、前記高速データ・バスと
    前記Ｉ／Ｏデータ・バスとの間の通信を与えるように、
    前記高速データ・バス及び前記Ｉ／Ｏデータ・バスに結
    合されたバス・インターフェース制御装置とを備え、前
    記バス・インターフェース制御装置は、前記高速データ
    ・バスへ直接的に結合された前記マイクロプロセッサ及
    び前記記憶制御装置の間で調停を行って前記高速データ
    ・バスへのアクセスを許可するとともに、前記Ｉ／Ｏデ
    ータ・バスへ直接的に結合された前記Ｉ／Ｏ制御装置、
    前記デイジタル・シグナル・プロセッサ及び前記ビデオ
    ・シグナル・プロセッサの間で調停を行って前記Ｉ／Ｏ
    データ・バスへのアクセスを許可するように構成されて
    おり、前記記憶得制御装置、前記Ｉ／Ｏ制御装置、前記
    デイジタル・シグナル・プロセッサ及び前記ビデオ・シ
    グナル・プロセッサの少なくとも１つは、対応するデー
    タ・バスとの間に接続されたデータ用のＦＩＦＯレジス
    タを有するとともに、前記バス・インターフェース制御
    装置による調停が終了する前に、必要とされる前記ＦＩ
    ＦＯレジスタのスレッショルド充填レベルを表すビット
    を受け取るためのスレッショルド・レジスタを有するこ
    とを特徴とする、パーソナル・コンピュータ・システ
    ム。
JP5213863A 1992-09-17 1993-08-30 パーソナル・コンピュータ・システム Pending JPH06175971A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/947,013 US5299315A (en) 1992-09-17 1992-09-17 Personal computer with programmable threshold FIFO registers for data transfer
US947013 1992-09-17

Publications (1)

Publication Number Publication Date
JPH06175971A true JPH06175971A (ja) 1994-06-24

Family

ID=25485366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5213863A Pending JPH06175971A (ja) 1992-09-17 1993-08-30 パーソナル・コンピュータ・システム

Country Status (10)

Country Link
US (1) US5299315A (ja)
EP (1) EP0588472B1 (ja)
JP (1) JPH06175971A (ja)
KR (1) KR970004523B1 (ja)
CN (1) CN1050917C (ja)
AT (1) ATE173843T1 (ja)
CA (1) CA2099025C (ja)
DE (1) DE69322221T2 (ja)
SG (1) SG42889A1 (ja)
TW (1) TW435755U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202327A (ja) * 2000-01-20 2001-07-27 Fujitsu Ltd バス使用効率を高めた集積回路装置のバス制御方式
US6581141B1 (en) 1999-05-18 2003-06-17 International Business Machines Corporation Toggle for split transaction mode of PCI-X bridge buffer

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5655147A (en) * 1991-02-28 1997-08-05 Adaptec, Inc. SCSI host adapter integrated circuit utilizing a sequencer circuit to control at least one non-data SCSI phase without use of any processor
IL100127A0 (en) * 1991-03-11 1992-08-18 Future Domain Corp Scsi controller
CA2065989C (en) * 1991-06-07 1998-03-31 Don Steven Keener Personal computer data flow control
US5659690A (en) * 1992-10-15 1997-08-19 Adaptec, Inc. Programmably configurable host adapter integrated circuit including a RISC processor
US5522050A (en) * 1993-05-28 1996-05-28 International Business Machines Corporation Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
DE4417286A1 (de) * 1994-05-13 1995-11-23 Deutsche Bundespost Telekom Verfahren und Schaltungsanordnung zum Auslesen von Daten aus Pufferspeichern in ATM-Einrichtungen
EP0685803B1 (en) * 1994-06-03 2001-04-18 Hyundai Electronics America Method of producing an electrical device adapter
US5835787A (en) * 1994-07-07 1998-11-10 Lucent Technologies, Inc. System for bi-directionally transferring a digital signal sample from a CODEC to a particular memory location and a second sample from memory to CODEC
US5729719A (en) * 1994-09-07 1998-03-17 Adaptec, Inc. Synchronization circuit for clocked signals of similar frequencies
US5687395A (en) * 1994-10-28 1997-11-11 Hewlett-Packard Company Main memory buffer for low cost / high performance input/output of data in a computer system
US5794021A (en) * 1994-11-02 1998-08-11 Advanced Micro Devices, Inc. Variable frequency clock generation circuit using aperiodic patterns
US5809466A (en) * 1994-11-02 1998-09-15 Advanced Micro Devices, Inc. Audio processing chip with external serial port
US5528181A (en) * 1994-11-02 1996-06-18 Advanced Micro Devices, Inc. Hazard-free divider circuit
US6272465B1 (en) 1994-11-02 2001-08-07 Legerity, Inc. Monolithic PC audio circuit
US5675808A (en) * 1994-11-02 1997-10-07 Advanced Micro Devices, Inc. Power control of circuit modules within an integrated circuit
US5589830A (en) * 1994-11-02 1996-12-31 Advanced Micro Devices, Inc. Stereo audio codec
US5771356A (en) * 1995-01-04 1998-06-23 Cirrus Logic, Inc. Apparatus for controlling FIFO buffer data transfer by monitoring bus status and FIFO buffer thresholds
US5797042A (en) * 1995-03-16 1998-08-18 Intel Corporation Method and apparatus for adjusting the buffering characteristic in the pipeline of a data transfer system
US5901295A (en) * 1995-04-28 1999-05-04 Apple Computer, Inc. Address and data bus arbiter for pipelined transactions on a split bus
US5815676A (en) * 1995-04-28 1998-09-29 Apple Computer, Inc. Address bus arbiter for pipelined transactions on a split bus
US5664114A (en) * 1995-05-16 1997-09-02 Hewlett-Packard Company Asynchronous FIFO queuing system operating with minimal queue status
US6272452B1 (en) * 1998-04-02 2001-08-07 Ati Technologies, Inc. Universal asynchronous receiver transmitter (UART) emulation stage for modem communication
DE19946716A1 (de) 1999-09-29 2001-04-12 Infineon Technologies Ag Verfahren zum Betrieb eines Prozessorbusses
US6694417B1 (en) 2000-04-10 2004-02-17 International Business Machines Corporation Write pipeline and method of data transfer that sequentially accumulate a plurality of data granules for transfer in association with a single address
US7013340B1 (en) 2000-05-18 2006-03-14 Microsoft Corporation Postback input handling by server-side control objects
US6757900B1 (en) 2000-05-18 2004-06-29 Microsoft Corporation State management of server-side control objects
US7380250B2 (en) 2001-03-16 2008-05-27 Microsoft Corporation Method and system for interacting with devices having different capabilities
US7493397B1 (en) * 2001-06-06 2009-02-17 Microsoft Corporation Providing remote processing services over a distributed communications network
US6944797B1 (en) 2001-06-07 2005-09-13 Microsoft Corporation Method and system for tracing
US6915454B1 (en) 2001-06-12 2005-07-05 Microsoft Corporation Web controls validation
US7162723B2 (en) * 2001-06-29 2007-01-09 Microsoft Corporation ASP.NET HTTP runtime
US7594001B1 (en) 2001-07-06 2009-09-22 Microsoft Corporation Partial page output caching
US7216294B2 (en) 2001-09-04 2007-05-08 Microsoft Corporation Method and system for predicting optimal HTML structure without look-ahead
US7428725B2 (en) * 2001-11-20 2008-09-23 Microsoft Corporation Inserting devices specific content
US7287107B2 (en) * 2002-01-04 2007-10-23 Hewlett-Packard Development Company, L.P. Method and apparatus for passive PCI throttling in a remote server management controller
US20030233477A1 (en) * 2002-06-17 2003-12-18 Microsoft Corporation Extensible infrastructure for manipulating messages communicated over a distributed network
US6973526B2 (en) * 2002-06-28 2005-12-06 Intel Corporation Method and apparatus to permit external access to internal configuration registers
US7574653B2 (en) * 2002-10-11 2009-08-11 Microsoft Corporation Adaptive image formatting control
US7240130B2 (en) * 2003-06-12 2007-07-03 Hewlett-Packard Development Company, L.P. Method of transmitting data through an 12C router
US7596782B2 (en) * 2003-10-24 2009-09-29 Microsoft Corporation Software build extensibility
US7890604B2 (en) * 2004-05-07 2011-02-15 Microsoft Corproation Client-side callbacks to server events
US20050251380A1 (en) * 2004-05-10 2005-11-10 Simon Calvert Designer regions and Interactive control designers
US8065600B2 (en) 2004-05-14 2011-11-22 Microsoft Corporation Systems and methods for defining web content navigation
US9026578B2 (en) * 2004-05-14 2015-05-05 Microsoft Corporation Systems and methods for persisting data between web pages
US7464386B2 (en) * 2004-05-17 2008-12-09 Microsoft Corporation Data controls architecture
US7530058B2 (en) * 2004-05-28 2009-05-05 Microsoft Corporation Non-compile pages
US8156448B2 (en) * 2004-05-28 2012-04-10 Microsoft Corporation Site navigation and site navigation data source
US20060020883A1 (en) * 2004-05-28 2006-01-26 Microsoft Corporation Web page personalization
CN101034344B (zh) * 2007-04-12 2010-09-29 华为技术有限公司 先入先出存储器的门限配置方法、装置及先入先出存储器
US9703603B1 (en) 2016-04-25 2017-07-11 Nxp Usa, Inc. System and method for executing accelerator call

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6415855A (en) * 1987-07-09 1989-01-19 Fujitsu Ltd Data bus control system
JPH0315941A (ja) * 1989-06-14 1991-01-24 Hitachi Ltd 半導体集積回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4124888A (en) * 1975-12-24 1978-11-07 Computer Automation, Inc. Peripheral-unit controller apparatus
US4470114A (en) * 1982-03-01 1984-09-04 Burroughs Corporation High speed interconnection network for a cluster of processors
DE3424587A1 (de) * 1984-07-04 1986-01-09 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zur steuerung der bidirektionalen datenuebertragung zwischen einer rechnereinheit und ueber ein-/ausgabeeinheiten angeschlossenen uebertragungsleitungen
US4688172A (en) * 1984-11-13 1987-08-18 International Business Machines Corporation Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus
US4858107A (en) * 1985-03-11 1989-08-15 General Electric Company Computer device display system using conditionally asynchronous memory accessing by video display controller
US4901226A (en) * 1987-12-07 1990-02-13 Bull Hn Information Systems Inc. Inter and intra priority resolution network for an asynchronous bus system
JPH02144652A (ja) * 1988-11-25 1990-06-04 Fujitsu Ltd バス調停方式
US5016160A (en) * 1988-12-15 1991-05-14 International Business Machines Corporation Computer system having efficient data transfer operations
US5101490A (en) * 1989-01-10 1992-03-31 Bull Hn Information Systems Inc. Peripheral device controller with an EEPROM with microinstructions for a RAM control store
US5086385A (en) * 1989-01-31 1992-02-04 Custom Command Systems Expandable home automation system
US5220651A (en) * 1989-10-11 1993-06-15 Micral, Inc. Cpu-bus controller for accomplishing transfer operations between a controller and devices coupled to an input/output bus
WO1991010959A1 (en) * 1990-01-11 1991-07-25 Bull Micral Of America, Inc. Method and apparatus for microprocessor access arbitration
US5129036A (en) * 1990-03-30 1992-07-07 Computer Concepts Corporation Broadcast digital sound processing system
US5187792A (en) * 1990-05-09 1993-02-16 International Business Machines Corporation Method and apparatus for selectively reclaiming a portion of RAM in a personal computer system
ATE136380T1 (de) * 1991-01-31 1996-04-15 Siemens Nixdorf Inf Syst Verfahren und schaltungsanordnung zur steuerung der daten- übertragung zwischen einem von mehreren ein-/ausgabemodulen und einer anderen einheit einer datenverarbeitungsanlage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6415855A (en) * 1987-07-09 1989-01-19 Fujitsu Ltd Data bus control system
JPH0315941A (ja) * 1989-06-14 1991-01-24 Hitachi Ltd 半導体集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6581141B1 (en) 1999-05-18 2003-06-17 International Business Machines Corporation Toggle for split transaction mode of PCI-X bridge buffer
JP2001202327A (ja) * 2000-01-20 2001-07-27 Fujitsu Ltd バス使用効率を高めた集積回路装置のバス制御方式

Also Published As

Publication number Publication date
KR940007647A (ko) 1994-04-27
EP0588472A1 (en) 1994-03-23
KR970004523B1 (ko) 1997-03-28
US5299315A (en) 1994-03-29
CN1050917C (zh) 2000-03-29
TW435755U (en) 2001-05-16
CA2099025A1 (en) 1994-03-18
SG42889A1 (en) 1997-10-17
DE69322221T2 (de) 1999-07-01
DE69322221D1 (de) 1999-01-07
CN1094173A (zh) 1994-10-26
ATE173843T1 (de) 1998-12-15
EP0588472B1 (en) 1998-11-25
CA2099025C (en) 1996-12-03

Similar Documents

Publication Publication Date Title
JPH06175971A (ja) パーソナル・コンピュータ・システム
JP2507227B2 (ja) デ―タ・フロ―・コントロ―ラ
US5765008A (en) Personal computer with riser card PCI and Micro Channel interface
US5761460A (en) Reconfigurable dual master IDE interface
US5748945A (en) Method for slave DMA emulation on a computer system bus
JP2554457B2 (ja) Ｉｄｅインターフェースを有するマイクロ・チャネル・バス・コンピュータ・システム
US6044412A (en) Integrated circuit pin sharing method and apparatus for diverse memory devices by multiplexing subsets of pins in accordance with operation modes
JPH04262445A (ja) 割込みコントローラを有するパーソナル・コンピュータ・システム
KR950008231B1 (ko) 퍼스널 컴퓨터 시스템
JPH07104825B2 (ja) パーソナル・コンピュータ・システム
KR950008229B1 (ko) 퍼스널 컴퓨터 시스템
JP3751527B2 (ja) 代替マスタ用の縦型コネクタを備えたデータ処理システム
EP0517508A1 (en) Storage controller for a personal computer
US5524267A (en) Digital I/O bus controller circuit with auto-incrementing, auto-decrementing and non-incrementing/decrementing access data ports
US5293590A (en) Personal computer with interface controller
US5550991A (en) Personal computer system having high speed local processor bus and storage controller with FIFO memory coupled directly thereto
JP3531368B2 (ja) コンピュータシステム及びバス間制御回路
JP2982839B2 (ja) パーソナルコンピュータシステム
EP0810528B1 (en) Apparatus for DMA-slave emulation on a computer systems bus
CA2064163C (en) Personal computer with processor reset control
JPH04359350A (ja) ワークステーション統合手段用のレジスタ制御装置
KR870001937Y1 (ko) 멀티 버스를 사용한 컴퓨터에서의 ilbx를 이용한 듀얼포트 시스템
JPH0797359B2 (ja) パーソナル・コンピュータ・システム
JPS62298827A (ja) 半導体フアイルメモリ制御装置
JPH05128055A (ja) 代替システム制御装置用の装備を有したパーソナル・コンピユータ・システム