CN101034344B - 先入先出存储器的门限配置方法、装置及先入先出存储器 - Google Patents

Abstract

本发明实施例公开了一种先入先出存储器的门限配置方法、装置及先入先出存储器。该方法包括：获取先入先出存储器接收数据的速率；获取所述先入先出存储器发送数据的速率；依据：反压门限＝＜先入先出存储器的数据容量-[(接收数据的速率-发送数据的速率)/接收数据的速率)]*反压数据量，当所述接收数据的速率或发送数据的速率发生变化时，则配置所述先入先出存储器的反压门限。本发明实施例可以解决反压时先入先出存储器数据溢出的问题。

Description

先入先出存储器的门限配置方法、装置及先入先出存储器

技术领域

本发明涉及通信技术领域，尤其涉及通信技术领域中一种先入先出存储器的门限配置方法、装置及先入先出存储器。

背景技术

先入先出存储器(First In First Out，FIFO)是一段能存储一定量数据的存储区，且先进入FIFO的数据先被FIFO发送出去。

以下介绍FIFO的工作原理。

图1所示为FIFO的工作原理示意图，FIFO的数据容量为L，也就是FIFO最多能够存储的数据量为L，FIFO以速率v1，将来自其上游芯片的数据接收进FIFO，FIFO再以速率v2，将进入FIFO的数据发送至其下游芯片。由于L为固定值，如果FIFO当前存储的数据量已达到L，那么FIFO会将后续来自其上游芯片的数据丢弃掉，该现象称为FIFO数据溢出。

为避免FIFO数据溢出问题的发生，通常为FIFO配置一个门限(Almost Full，AF)，当FIFO中存储的数据量过AF时，FIFO的状态电路向FIFO的上游芯片发送一个信号，通知FIFO的上游芯片不要再向FIFO发送数据。其中，FIFO中存储的数据量超过AF的状态可以称为FIFO反压，AF亦可被称为反压门限。

但并不是状态电路一给出信号，FIFO的上游芯片就会立刻不发送数据，从状态电路发出信号到上游芯片真正不发送数据存在一个过程，在这个过程中，上游芯片还要向FIFO发送一定量的数据，即反压数据MB(MaxBurst)，并且，MB的大小通常是一个固定的值，为上游芯片的固有属性。

因此，FIFO需要预留用于存储反压数据的空间，现有技术通过静态配置门限的方法将AF配置为一个固定的值，且AF＜L，这样就使得在FIFO中有一段大小为(L-AF)的空闲存储空间，且(L-AF)为固定值。要想FIFO反压时数据不溢出，只要MB小于或等于(L-AF)即可，即AF应该小于或等于(L-MB)，但考虑到FIFO在接收反压数据的同时也在发送数据，因此，实际配置的AF略大于依据AF＝＜(L-MB)得到的AF。

比如，假设FIFO的数据容量为20k，反压时，反压数据为10k，如果AF被配置为小于等于10k的值，则数据不会溢出，但考虑到在接收10k的反压数据的同时FIFO会发送一定量的数据，因此，实际配置的AF可以大于10k，例如，将AF设置为11k，此时，只要FIFO在反压时至少能够发送1k的数据，则FIFO不会发生数据溢出。

在对已有技术进行实践以及研究的过程中，发明人发现现有技术中至少存在以下问题：

假设FIFO的数据容量为20k，反压数据为10k，AF设置为11k，要想FIFO反压时数据不溢出，FIFO至少要能够发送1k的数据，但是FIFO发送数据的速率v1与接收数据的速率v2不是常量。比如，在T时刻FIFO反压，此时，FIFO接收数据的速率为v1，发送数据的速率为v2，假设FIFO能够保持上述速率至反压解除，则FIFO接收MB的同时，FIFO发送的数据量等于(MB/v1)*v2，其中MB/v1表示FIFO接收MB时所花费的时间，当(MB/v1)*v2的值等于1k，或者大于1k，则数据不会溢出，但是由于FIFO的速率v1及v2时刻都在改变，因此，如果下次反压发生时速率v1，v2发生了变化，比如，v1增大，如果v2保持不变或者v2减小，则FIFO发送的数据会小于1k，而AF始终被设置为11k，此时，FIFO依然会产生数据溢出的问题。

综上所述，通过静态配置的方法将AF配置为一个固定的值并不能有效解决FIFO数据溢出的问题。

发明内容

本发明实施例提供了一种先入先出存储器的门限配置方法、装置及先入先出存储器，可以实现动态配置先入先出存储器的门限。

为解决上述技术问题，本发明实施例是通过以下技术手段实现的：

一种先入先出存储器的门限配置方法，包括：

获取先入先出存储器接收数据的速率；

获取所述先入先出存储器发送数据的速率；

依据：反压门限＜＝先入先出存储器的数据容量-[(接收数据的速率-发送数据的速率)/接收数据的速率]*反压数据量，当所述接收数据的速率或发送数据的速率发生变化时，配置所述先入先出存储器的反压门限。

一种先入先出存储器的门限配置装置，包括：

第一速率获取单元，用于获取先入先出存储器接收数据的速率；

第二速率获取单元，用于获取所述先入先出存储器发送数据的速率；

门限调整单元，用于依据：反压门限＝＜先入先出存储器的数据容量-[(接收数据的速率-发送数据的速率)/接收数据的速率]*反压数据量，当所述接收数据的速率或发送数据的速率发生变化时，配置所述先入先出存储器的反压门限。

一种先入先出存储装置，包括：

第一速率获取单元，用于获取先入先出存储器接收数据的速率；

第二速率获取单元，用于获取所述先入先出存储器发送数据的速率；

门限调整单元，用于依据：反压门限＝＜先入先出存储器的数据容量-[(接收数据的速率-发送数据的速率)/接收数据的速率]*反压数据量，当所述接收数据的速率或发送数据的速率发生变化时，配置所述先入先出存储器的反压门限。

本发明实施例的技术方案中，FIFO上游芯片发送的反压数据MB的数据量不会改变，虽然FIFO的发送数据的速率及接收数据的速率均在改变，但在本发明提供的上述方案中，通过测量FIFO发送数据的速率及接收数据的速率，及依据AF＜＝L-[(v1-v2)/v1]*MB，将FIFO的AF调整为当前测量得到的速率对应的AF，使得反压门限AF的值根据所述FIFO的接收数据的速率或/和发送数据的速率的变化而调整，实现了动态配置门限，克服了现有技术中由于采用固定AF值而导致数据溢出的缺陷。

附图说明

图1为现有技术FIFO工作原理示意图；

图2所示为本发明实施例1提供的FIFO的门限配置方法流程图；

图3所示为本发明实施例2提供的FIFO的门限配置方法流程图；

图4所示为本发明实施例提供的FIFO的门限配置装置组成示意图。

具体实施方式

以下结合附图并举具体实施例对本发明实施例进行详细介绍。

在本发明实施例中，假设FIFO的数据容量为L，FIFO以速率v1，将来自其上游芯片的数据接收进FIFO，FIFO以速率v2，将进入FIFO的数据发送至其下游芯片，从FIFO的状态电路发出反压信号到上游芯片不再发送数据的过程中，上游芯片向FIFO发送的反压数据为MB，MB的大小为固定的已知量。

虽然FIFO的速率v1及v2不是常量，但是在极小的时间段内，v1及v2可以近似认为是常量，因此，如果想要FIFO反压时不溢出，可以用依据公式：AF＜＝L-[(v1-v2)/v1]*MB得到的AF，来配置FIFO的门限AF，其中，MB/v1，表示FIFO接收MB时所花费的时间；(MB/v1)*v2，表示FIFO在接收MB所花费的时间内，FIFO发送的数据量。由此可鉴，若要实现动态调整AF，则需要知道FIFO的速率v1及v2。

以下具体介绍本发明实施例所提供的方法及其实现方式，图2所示为本发明实施例1提供FIFO的门限配置方法流程图，包括：

步骤201：统计FIFO在时间间隔T1内接收的数据量，计算FIFO接收的数据量与T1的比值，得到FIFO接收数据的速率v1；

其中，FIFO接收的数据量与T1的比值得到的是时间间隔T1内FIFO的平均速率，但由于FIFO的瞬时速率很难获得，且时间间隔T1被预先设置为很小的量，因此，v1在时间间隔T1内可以近似认为是常量，可以用平均速率表示瞬时速率。

比如，从t0时刻开始统计FIFO接收的数据，到t0+T1时刻结束统计，若FIFO接收的数据量为A，则v1＝A/T1，此时，可以认为从FIFO从t0时刻到t0+T1时刻，FIFO的瞬时速率为A/T1。

步骤202：统计FIFO在时间间隔T2内发送的数据量，计算FIFO发送的数据量与T2的比值，得到FIFO发送数据的速率v2；

比如，从t0时刻开始统计FIFO发送的数据，到t0+T2时刻结束统计，若此时FIFO发送的数据量为B，则v2＝B/T2，此时，可以认为FIFO从t0时刻到t0+T2时刻，FIFO的瞬时速率为B/T2。

在本发明实施例中，T1可以等于T2，T1与T2也可以不相等，此外，时间间隔T1及T2需要设置为一个较小的值，使得速率在T1及T2时间间隔内可以视为常量，因此，在具体实现时，T1及T2可以设置为：FIFO的数据容量L与FIFO最大发送数据的速率的比值，此时间非常小(通常为μs级)。此外，在具体实现时，技术人员可以将T1及T2设置为任意值，只要该技术人员认为在该时间间隔内速率可视为常量即可，并不影响本发明实施例的实现。

步骤203：依据：AF＜＝L-[(v1-v2)/v1]*MB，配置FIFO的AF；

配置AF可以包括以下方式：

L及MB为固定值，假设L＝20k，MB＝8k，步骤201获得的v1＝11G，步骤202中获得v2＝8G，代入AF＜＝L-[(v1-v2)/v1]*MB，得到AF＜＝17k，因此，可以将FIFO的反压门限设置为小于等于17k的任意值，或者，判断前一次配置的AF的是否满足上述不等式，比如，前一次配置的AF为10k，则满足上述不等式，此时，可以不调整AF，若前一次配置的AF为18k，则不满足上述不等式，此时，可以将FIFO的反压门限设置为小于等于17k的任意值。

步骤203中得到的AF值为一个预测值，举例说明，若步骤201及步骤202得到的速率v1及v2为t0时刻至t0+T时刻的速率，因此，步骤203中得到的AF本应该FIFO从t0时刻到t0+T时刻的门限，但由于计算出AF时，t0至t0+T时刻已经过去，因此，该AF为预测的FIFO从t0+T时刻到下一次计算出AF时，FIFO的门限。

以上具体描述了本发明实施例提供的方法及其实现的方式，在本发明实施例的其他实现方式中，可以从不同的时间点开始统计FIFO发送及接收的数据量，比如，在t0时刻至t0+T1时刻统计FIFO接收的数据量，得到v1；在t1时刻至t1+T2时刻统计FIFO接收的数据量，得到v2，如果上述两个时间段满足不等式：t0＜t1＜t1+T2＜＝t0+T1，则根据上述v1及v2得到AF可以作为FIFO从t0+T1至下一次计算出AF时的门限，并不影响本发明实施例的实现。

由于每次反压时，FIFO上游芯片发送的MB的数据量不会改变，虽然FIFO的发送数据的速率及接收数据的速率均在改变，但通过测量FIFO发送数据的速率及接收数据的速率，及AF＜＝L-[(v1-v2)/v1]*MB将AF调整为当前测量得到的速率对应的AF，克服了现有技术中由于采用固定AF值而导致数据溢出的缺陷。

图3所示为本发明实施例2提供的FIFO的门限配置方法，包括：

步骤301：统计FIFO在时间间隔T内接收的数据量，计算FIFO接收的数据量与T的比值，得到FIFO接收数据的速率v1；

步骤302：统计FIFO在时间间隔T内发送的数据量，计算FIFO发送的数据量与T的比值，得到FIFO发送数据的速率v2；

步骤303：将步骤301中得到的接收速率v1与前一次配置门限时保存的接收速率v1’进行比较，若v1等于v1’，进入步骤304，若v1不等于v1’，进入步骤305；

步骤304：将步骤302中得到的发送数据的速率v2与前一次配置门限时保存的发送数据的速率v2’进行比较，若v2等于v2’，进入步骤307，若v2不等于v2’，进入步骤305；

步骤305：依据：AF＜＝L-[(v1-v2)/v1]*MB，配置FIFO的AF；

步骤306：将已保存的v1’及v2’更新为v1及v2；

步骤307：结束本流程，等待下一次门限配置时刻。

其中，在本发明实施例2的其他实施例中亦可先执行步骤306，后执行步骤305，以及先将v2与v2’进行比较，根据v2与v2’的比较结果，再将v1及v1’进行比较，并不影响本发明实施例的实现。

本发明实施例2提供的方法中，通过加入判断条件：v1是否等于已保存的v1’，或者v2是否等于已保存的v2’，使得系统在FIFO接收数据的速率及发送数据的速率均没有改变的情况下，不再执行步骤305，降低系统资源的占用率。

此外，在本发明其他实施例中，执行步骤306的条件还可以是：判断v1与v1’是否相等，如果v1不等于v1’，执行步骤305，然后，再判断v2与v2’是否相等，如果不相等，则执行步骤306，如果v2等于v2’，则将v1’更新为v1，v2’不更新。

也可以采用如下技术方案：判断v2与v2’是否相等，如果v2与v2’不相等，执行步骤305，然后，再判断v1与v1’是否相等，如果v1与v1’不相等，则执行步骤306，如果v1与v1’相等，则将v2’更新为v2，v1’不变，并不影响本发明实施例的实现。

本领域普通技术人员可以理解实现上述实施例方法中的全部或者部分步骤是可以通过程序来指令相关的硬件来完成的，该程序可以存储于一计算机可读取存储介质中，该程序在执行时，包括如下步骤：

步骤201：统计FIFO在时间间隔T1内接收的数据量，计算FIFO接收的数据量与T1的比值，得到FIFO接收数据的速率v1；

步骤202：统计FIFO在时间间隔T2内发送的数据量，计算FIFO发送的数据量与T2的比值，得到FIFO发送数据的速率v2；

步骤203：依据：AF＜＝L-[(v1-v2)/v1]*MB，配置FIFO的AF。

或者，该程序在执行时，包括如下步骤：

步骤301：统计FIFO在时间间隔T1内接收的数据量，计算FIFO接收的数据量与T1的比值，得到FIFO接收数据的速率v1；

步骤302：统计FIFO在时间间隔T2内发送的数据量，计算FIFO发送的数据量与T2的比值，得到FIFO发送数据的速率v2；

步骤303：将步骤301中得到的接收速率v1与前一次配置门限时保存的接收速率v1’进行比较，若v1等于v1’，进入步骤304，若v1不等于v1’，进入步骤305；

步骤304：将步骤302中得到的发送数据的速率v2与前一次配置门限时保存的发送数据的速率v2’进行比较，若v2等于v2’，进入步骤307，若v2不等于v2’，进入步骤305；

步骤305：依据：AF＜＝L-[(v1-v2)/v1]*MB，配置FIFO的AF；

步骤306：将已保存的v1’及v2’更新为v1及v2；

步骤307：结束本流程，等待下一次门限配置时刻。

本发明实施例还提供了一种FIFO的门限配置装置，该装置的组成示意图如图4所示，包括：

第一速率获取单元401，用于获取FIFO接收数据的速率v1；

第二速率获取单元402，用于获取FIFO的发送数据的速率v2；

门限调整单元403，用于依据：AF＜＝L-[(v1-v2)/v1]*MB，配置FIFO的AF。

其中，在实现时第一速率获取单元具体包括：

第一统计单元，用于统计FIFO在时间间隔T1内接收的数据量；

第一速率计算单元，用于根据第一统计单元统计出的接收的数据量与T1的比值，得到FIFO接收数据的速率v1；

第二速率获取单元具体包括：

第二统计单元，用于统计FIFO在时间间隔T2内发送的数据量；

第二速率计算单元，用于根据第二统计单元统计出的发送的数据量与T2的比值，得到FIFO发送数据的速率v2。

简要说明上述装置的工作过程，启动门限配置时，第一及第二速率获取单元获取FIFO发送数据的速率及接收数据的速率，门限调整单元接收上述速率并调整FIFO的门限。

本发明实施例所提供的方法及装置可以采用如下应用方式：

预先设置门限配置周期，每隔一个门限配置周期就对FIFO的门限进行一次配置，比如，门限配置周期设置为50ms，每隔50ms，系统启动一次门限配置过程，或者，在某些不需要频繁配置门限的情况下，可以由技术人员在需要进行门限配置的时刻，启动一次门限配置过程。

在应用时，如果门限配置周期被设置为很小的时间间隔，可能会出现后一次调整门限时测到的FIFO接收数据的速率以及发送数据的速率等于前一次调整门限时测到FIFO接收数据的速率以及发送数据的速率，因此，为了降低系统资源的占用率，如果出现上述情况，可以不触发门限调整单元403，据此，在本发明的另一实施例中，如图4所示，门限配置装置中还可以包括：

存储单元，用于对第一及第二速率获取单元获取到的接收数据的速率v1以及发送数据的速率v2进行保存；

比较单元，用于若判断得到当前获取的接收数据的速率与已保存的接收数据的速率v1’不同，或者判断得到当前获取的发送数据的速率与已保存的发送数据的速率v2’不同，触发门限调整单元FIFO反压门限的配置。

简要说明上述包括有比较单元的装置工作过程，启动门限配置时，第一及第二速率获取单元获取FIFO发送数据的速率及接收数据的速率，比较单元对上述速率与已保存的速率进行比较，若上述速率中其中之一发生改变，则更新已保存的速率，并触发门限调整单元调整FIFO的门限。

本发明实施例还提供了一种先入先出存储器，该存储器包括图4所示的门限配置装置，包括：

第一速率获取单元401，用于获取FIFO接收数据的速率v1；

第二速率获取单元402，用于获取FIFO的发送数据的速率v2；

门限调整单元403，用于依据：AF＜＝L-[(v1-v2)/v1]*MB，配置FIFO的AF。

其中，在实现时第一速率获取单元具体包括：

第一统计单元，用于统计FIFO在时间间隔T1内接收的数据量；

第一速率计算单元，用于根据第一统计单元统计出的接收的数据量与T1的比值，得到FIFO接收数据的速率v1；

第二速率获取单元具体包括：

第二统计单元，用于统计FIFO在时间间隔T2内发送的数据量；

第二速率计算单元，用于根据第二统计单元统计出的发送的数据量与T2的比值，得到FIFO发送数据的速率v2。

在应用时，如果门限配置周期被设置为很小的时间间隔，可能会出现后一次调整门限时测到的FIFO接收数据的速率以及发送数据的速率等于前一次调整门限时测到FIFO接收数据的速率以及发送数据的速率，因此，为了降低系统资源的占用率，如果出现上述情况，可以不触发门限调整单元403，据此，在本发明的另一实施例中，还可以包括：

存储单元，用于对第一及第二速率获取单元获取到的接收数据的速率v1以及发送数据的速率v2进行保存；

比较单元，用于若判断得到当前获取的接收数据的速率与已保存的接收数据的速率v1’不同，或者判断得到当前获取的发送数据的速率与已保存的发送数据的速率v2’不同，触发门限调整单元FIFO反压门限的配置。

以下简要叙述本发明实施例提供的先入先出存储器的工作过程。启动门限配置时，第一及第二速率获取单元获取FIFO发送数据的速率及接收数据的速率，比较单元对上述速率与已保存的速率进行比较，若上述速率中其中之一发生改变，则更新已保存的速率，并触发门限调整单元配置FIFO的反压门限。如果先入先出存储器存储的数据量超过了门限调整单元配置的反压门限，则先入先出存储器的状态电路发送反压信号至其上游芯片。

本发明实施例提供的方法及装置能够动态调整FIFO的门限，解决了FIFO数据溢出的问题，提高了数据传递的可靠性。

以上对本发明实施例所提供的一种先入先出存储器的门限配置方法、装置及先入先出存储器进行了详细介绍，本文中应用了具体个例对本发明的各种实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明方案；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种先入先出存储器的门限配置方法，其特征在于，包括：

获取先入先出存储器接收数据的速率；

获取所述先入先出存储器发送数据的速率；

依据：反压门限＜＝先入先出存储器的数据容量-[(接收数据的速率-发送数据的速率)/接收数据的速率]*反压数据量，当所述接收数据的速率或发送数据的速率发生变化时，配置所述先入先出存储器的反压门限。

2.如权利要求1所述的方法，其特征在于，在配置所述先入先出存储器的反压门限之前，所述方法还包括：

对获取到的所述接收数据的速率以及所述发送数据的速率进行保存；以及，

若判断得到当前获取的接收数据的速率与已保存的接收数据的速率不同，或者判断得到当前获取的发送数据的速率与已保存的发送数据的速率不同，执行对先入先出存储器反压门限的配置。

3.如权利要求1或2所述的方法，其特征在于，所述获取先入先出存储器接收数据的速率具体为：

统计所述先入先出存储器在第一时间间隔内接收的数据量；

获取所述接收的数据量与所述第一时间间隔的比值，得到所述先入先出存储器接收数据的速率。

4.如权利要求3所述的方法，其特征在于，所述获取先入先出存储器发送数据的速率具体为：

统计所述先入先出存储器在第二时间间隔内发送的数据量；

获取所述发送的数据量与所述第二时间间隔的比值，得到所述先入先出存储器发送数据的速率。

5.如权利要求4所述的方法，其特征在于，所述第一时间间隔与所述第二时间间隔预置为所述先入先出存储器的数据容量与所述先入先出存储器最大数据发送的速率的比值。

6.一种先入先出存储器的门限配置装置，其特征在于，包括：

第一速率获取单元，用于获取先入先出存储器接收数据的速率；

第二速率获取单元，用于获取所述先入先出存储器发送数据的速率；

门限调整单元，用于依据：反压门限＝＜先入先出存储器的数据容量-[(接收数据的速率-发送数据的速率)/接收数据的速率]*反压数据量，当所述接收数据的速率或发送数据的速率发生变化时，配置所述先入先出存储器的反压门限。

7.如权利要求6所述的装置，其特征在于，还包括：

存储单元，用于对获取到的所述接收数据的速率以及所述发送数据的速率进行保存；

比较单元，用于若判断得到当前获取的接收数据的速率与已保存的接收数据的速率不同，或者判断得到当前获取的发送数据的速率与已保存的发送数据的速率不同，触发所述门限调整单元对先入先出存储器反压门限的配置。

8.如权利要求6或7所述的装置，其特征在于，所述第一速率获取单元具体包括：

第一统计单元，用于统计先入先出存储器在第一时间间隔内接收的数据量；

第一速率计算单元，用于获取所述接收的数据量与所述第一时间间隔的比值，得到所述先入先出存储器接收数据的速率。

9.如权利要求8所述的装置，其特征在于，所述第二速率获取单元具体包括：

第二统计单元，用于统计先入先出存储器在第二时间间隔内发送的数据量；

第二速率计算单元，用于获取所述发送的数据量与所述第二时间间隔的比值，得到所述先入先出存储器发送数据的速率。

10.如权利要求9所述的装置，其特征在于，所述第一时间间隔与所述第二时间间隔预置为所述先入先出存储器的数据容量与所述先入先出存储器最大数据的发送速率的比值。

11.一种先入先出存储装置，其特征在于，包括：

第一速率获取单元，用于获取先入先出存储器接收数据的速率；

第二速率获取单元，用于获取所述先入先出存储器发送数据的速率；

门限调整单元，用于依据：反压门限＝＜先入先出存储器的数据容量-[(接收数据的速率-发送数据的速率)/接收数据的速率]*反压数据量，当所述接收数据的速率或发送数据的速率发生变化时，配置所述先入先出存储器的反压门限。

12.如权利要求11所述的装置，其特征在于，还包括：

存储单元，用于对获取到的所述接收数据的速率以及所述发送数据的速率进行保存；

比较单元，用于若判断得到当前获取的接收数据的速率与已保存的接收数据的速率不同，或者判断得到当前获取的发送数据的速率与已保存的发送数据的速率不同，触发所述门限调整单元对先入先出存储器反压门限的配置。

Images