KR950009737A - Rom의 판독 전환 회로 - Google Patents

Rom의 판독 전환 회로 Download PDF

Info

Publication number
KR950009737A
KR950009737A KR1019940024495A KR19940024495A KR950009737A KR 950009737 A KR950009737 A KR 950009737A KR 1019940024495 A KR1019940024495 A KR 1019940024495A KR 19940024495 A KR19940024495 A KR 19940024495A KR 950009737 A KR950009737 A KR 950009737A
Authority
KR
South Korea
Prior art keywords
rom
address
data
address data
read
Prior art date
Application number
KR1019940024495A
Other languages
English (en)
Other versions
KR0173493B1 (ko
Inventor
스스무 야마다
Original Assignee
다까노 야스아끼
상요덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다까노 야스아끼, 상요덴기 가부시끼가이샤 filed Critical 다까노 야스아끼
Publication of KR950009737A publication Critical patent/KR950009737A/ko
Application granted granted Critical
Publication of KR0173493B1 publication Critical patent/KR0173493B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

본 발명은 ROM의 판독 시간을 단축할 수 있는 ROM의 판독 전환 회로를 제공하는 것을 목적으로 한다. 본 발명에 따르면, 어드레스 데이타의 최하위 비트(A0)가「0」일때, 어드레스 데이타의 잔여 비트(A1~An)의 값을 그대로 하고, 제1ROM(4)의 프로그램 데이타를 우선하여 판독한다. 또, 어드레스 데이타의 최하위 비트(A0)가「1」일때, 어드레스 데이타의 잔여 비트(A1~An)의 값에 +1을 가산하고, 제2ROM(5)의 프로그램 데이타를 우선하여 판독하도록 되어 있다.

Description

ROM의 판독 전환 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 ROM의 판독 전환 회로를 도시한 시스템도,
제2도는 본 발명의 ROM의 판독 전환 회로를 도시한 도면,
제3도는 본 발명의 어드레스 발생 회로의 구체적인 회로를 도시한 도면.

Claims (4)

  1. 짝수 어드레스의 프로그램 데이타가 순차로 기억된 제1ROM과, 어드레스 데이타의 최하위 비트의 값에 따라서, 상기 어드레스 데이타의 잔여 비트의 값에 +0또는 _1을 가산하여 어드레스 발생 수단과, 상기 어드레스 발생 회로에서 발생하는 어드레스 데이타를 해독하여 상기 제1ROM을 억세스하는 제1어드레스 디코더와, 상기 제1ROM과 동일한 어드레스를 갖고 상기 짝수 어드레스 직후의 홀수 어드레스의 프로그램 데이타가 순차 기억된 제2ROM과, 상기 어드레스 데이타의 잔여 비트를 해독하여 상기 제2ROM을 억세스하는 제2어드레스 디코더를 구비하는 것을 특징으로 하는 ROM의 판독 전환 회로.
  2. 제1항에 있어서, 상기 어드레스 데이타의 최하위 비트이 값에 따라서, 상기 제1및 제2ROM의 프로그램 데이타의 판독 순서를 전환하는 전화 수단을 구비하는 것을 특빙으로 하는 ROM의 판독 전환 회로.
  3. 제2항에 있어서, 상기 어드레스 데이타의 최하위 비트가「0」일때, 상기 어드레스 데이타의 잔여 비트의 값을 그대로 하고, 상기 어드레스 데이타의 최하위 비트가「1」일때, 상기 어드레스 데아타의 잔여 비트이 값에 +1을 가산하는 것을 특징으로 하는 ROM의 판독 전환 회로.
  4. 제2항에 있어서, 상기 어드레스 데이타의 최하위「0」일때, 상기 제1ROM의 프로그램 데이타를 우선으로 판독하고, 상기 어드레스 데이타의 최하위 비트가 「1」일때, 상기 제2ROM의 프로그램 데이타를 우선하여 판독하는 것을 특징으로 하는 ROM의 판독 전환 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940024495A 1993-09-29 1994-09-28 Rom의 판독 전환 회로 KR0173493B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24316393A JP3005402B2 (ja) 1993-09-29 1993-09-29 Ｒｏｍの読出切換回路
JP93-243163 1993-09-29

Publications (2)

Publication Number Publication Date
KR950009737A true KR950009737A (ko) 1995-04-24
KR0173493B1 KR0173493B1 (ko) 1999-04-01

Family

ID=17099750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024495A KR0173493B1 (ko) 1993-09-29 1994-09-28 Rom의 판독 전환 회로

Country Status (3)

Country Link
US (1) US5594888A (ko)
JP (1) JP3005402B2 (ko)
KR (1) KR0173493B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294344B1 (ko) * 1998-05-27 2001-09-17 박종섭 디디알에스디램에서의칼럼디코딩장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3096576B2 (ja) * 1994-07-29 2000-10-10 三洋電機株式会社 メモリ制御回路とその回路を内蔵した集積回路素子
US5696939A (en) * 1995-09-29 1997-12-09 Hewlett-Packard Co. Apparatus and method using a semaphore buffer for semaphore instructions
US6175893B1 (en) 1998-04-24 2001-01-16 Western Digital Corporation High bandwidth code/data access using slow memory
KR100572622B1 (ko) * 2004-12-22 2006-04-24 삼성전자주식회사 멀티 타임 프로그래머블 반도체 메모리 장치 및 멀티 타임프로그래머블 반도체 메모리 장치의 멀티 타임 프로그래밍방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1515376A (en) * 1975-07-09 1978-06-21 Int Computers Ltd Data storage systems
US4319324A (en) * 1980-01-08 1982-03-09 Honeywell Information Systems Inc. Double word fetch system
US4378591A (en) * 1980-12-31 1983-03-29 Honeywell Information Systems Inc. Memory management unit for developing multiple physical addresses in parallel for use in a cache memory
US4424561A (en) * 1980-12-31 1984-01-03 Honeywell Information Systems Inc. Odd/even bank structure for a cache memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294344B1 (ko) * 1998-05-27 2001-09-17 박종섭 디디알에스디램에서의칼럼디코딩장치

Also Published As

Publication number Publication date
KR0173493B1 (ko) 1999-04-01
JP3005402B2 (ja) 2000-01-31
JPH0798990A (ja) 1995-04-11
US5594888A (en) 1997-01-14

Similar Documents

Publication Publication Date Title
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
EP0372841A3 (en) Arrangement for and method of locating ROM in computer memory space
KR880008330A (ko) 스테이틱 램의 프리차아지 시스템
KR850002617A (ko) 마이크로 컴퓨터의 기억페이징 시스템
KR950009737A (ko) Rom의 판독 전환 회로
KR920020493A (ko) 반도체 기억장치
KR940022567A (ko) 반도체 집적회로
KR960002010A (ko) 순차 액세스 동작을 수행하는 메모리 회로
KR910014819A (ko) 듀얼-포트 캐쉬 태그 메모리
KR900002646A (ko) 텔레텍스트 디코더에 사용적합한 문자 발생기
EP0387888A3 (en) Microprocessor system having an extended address space
JP3190032B2 (ja) データ記憶装置
KR890000977A (ko) 어드레스 변환 장치
TW267222B (en) Improved method and system of addressing
KR970055629A (ko) 비터비 디코더의 디코딩 방법
KR970705085A (ko) 캐시의 문맥이 무가치한 경우에 캐시가 판독되는 것을 방지하는 파이프라인형 마이크로프로세서(A Pipelined Microprocessor that Prevents the Cache From Being Read When the Contents of the Cache Are Invalid)
KR960018881A (ko) 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템
KR0153621B1 (ko) 서브밴드 필터의 변복조 상수 저장용 메모리
KR970049653A (ko) Dma의 데이터 어드레싱 방법 및 그 회로
KR970051220A (ko) 기억장치의 어드레스 컨트롤 회로
KR890009141A (ko) 백업 메모리 회로에 있어서 원 바이트 억세스 방식
KR920004978A (ko) 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법
KR970059934A (ko) 가상주소비트를 구현하는 어드레싱 회로
JPS5567996A (en) Associative memory unit
KR860008557A (ko) 틀림 정정 수단을 가진 반도체 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051031

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee