CN1647391B - 提供网格解码数据的设备和方法 - Google Patents

提供网格解码数据的设备和方法 Download PDF

Info

Publication number
CN1647391B
CN1647391B CN038086786A CN03808678A CN1647391B CN 1647391 B CN1647391 B CN 1647391B CN 038086786 A CN038086786 A CN 038086786A CN 03808678 A CN03808678 A CN 03808678A CN 1647391 B CN1647391 B CN 1647391B
Authority
CN
China
Prior art keywords
pointer
trellis
period
data
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN038086786A
Other languages
English (en)
Other versions
CN1647391A (zh
Inventor
伊沃尼特·马克曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
International Digital Madison Patent Holding SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN1647391A publication Critical patent/CN1647391A/zh
Application granted granted Critical
Publication of CN1647391B publication Critical patent/CN1647391B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3944—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for block codes, especially trellis or lattice decoding thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)

Abstract

提供网格解码数据的设备和方法。一种改进的所有路径反向跟踪/正向跟踪(APTFT)系统，用于管理用在处理通过网格解码器网络生成的解码的幸存序列中的存储器。存储器容量减小为T*N，其中T是预定幸存存储器深度和N是网格中的状态数。本发明的等待时间值等于T。存储器要求和等待时间这二者值表明在现有技术APTFT系统中生成的类似参数的值减小了33％。现有正向跟踪/路径选择单元被修改成利用正向跟踪进程(7)的固有性质，以便简化解码系统(9)。APTFT系统的推广形式使选择需要满足特定解码系统的要求的存储器容量和等待时间值的灵活性更大。

Description

提供网格解码数据的设备和方法
本专利申请要求2002年4月17日提出的美国临时专利申请第60/373,246号的优先权。
技术领域
本发明一般涉及数字信号处理领域，尤其涉及被设计成存储最终从中检测解码序列的所选序列的信号解码器。
背景技术
诸如高清晰度电视(HDTV)之类的通信系统应用网格编码来防止来自特定噪声源的干扰。对HDTV的网格编码要求公布在高级电视系统委员会(ATSC)在1995年4月12日制定的“有关HDTV传输的数字电视标准(DigitalTele-vision Standards for HDTV Transmission of April 12，1995)”第4.2.4-4.2.6(附录D)、10.2.3.9、10.2.3.10节和其它章节中。网格解码器根据信号处理算法，选择接收的码元序列，作为最有可能得到纠正的序列，即幸存序列。正如A.J.Viterbi发表在“I.E.E.E.Transactions on Communications Technology，vol.COM-19，1971，pp.751-772”中的论文“通信系统中的卷积码和它们的性能(Convolutional Codes and Their Performance)”所述的那样，最流行的网格解码算法是维特比(Viterbi)算法。在维特比算法中，存在两种用于存储最终从中检测解码序列的幸存序列的众所周知的技术。一种技术被称为寄存器交换，另一种技术被称为反向跟踪(traceback)。反向跟踪处理后面的理论描述在G.Feygin等人发表在“I.E.E.E.Transactions on Communications，vol.41，no.3，March.1993”中的文章“维特比解码器中有关幸存序列存储器管理的结构折衷(Architectural Tradeoffs for Survivor Sequence Memory Management in ViterbiDecoders”中。尽管相对简单，但寄存器交换方法在VLSI实现过程中需要大功耗和大区域，因此，局限于约束长度小的代码。约束长度定义为K＝v+k，其中，v是网格编码器中存储元件的个数，码率是R＝k/n。因此，在适合于大约束长度网格解码器的设计中，反向跟踪是优选方法。
1998年11月24日颁发给Hu等人、名称为“网格解码器中的代码序列检测(CODE SEQUENCE DETECTION IN A TRELLIS DECODER)”的美国专利第5,841,478号公开了用于选择幸存序列的与所有路径正向跟踪网络耦合的所有路径反向跟踪网络。为了识别预定个数的先前网格状态，所述的反向跟踪处理是针对预定深度T，即反向跟踪深度或幸存存储器深度进行的。实际上，反向跟踪区间T被选择成提供足够的时间期间使合并或收敛状态得到识别。合并状态识别成为真正编码数据的可能性最大的数据序列。合并状态是从几个候选序列当中选择、选为最终输出数据的网格解码数据序列。这个反向跟踪处理是在称为时段(epoch)的反向跟踪区间T/2内分两个阶段进行的。这样的时段或反向跟踪子区间的选择是任意的，可由系统设计者选择。
在Hu等人的方案中要求的总存储器容量是3/2*T*N，其中，T是预定幸存存储器深度和N是网格中的状态数。为了取得满意的解码器性能，幸存存储器深度或反向跟踪深度(或反向跟踪区间)T通常是代码约束长度的4到6倍。N的值等于2v，其中，v是编码器中存储元件的个数。与Hu等人算法相联系的等待时间或数据解码延迟是3/2*T。虽然Hu等人的设备是以需要十二个交织解码器的ATSC HDTV网格解码器的形式实现的，但所公开的技术可应用于任何网格解码器。遗憾的是，Hu等人的系统不是最有效的反向跟踪算法，并且，就存储器容量和数据解码延迟或等待时间而言，没有寄存器交换技术那么有效。但是，与任何其它反向跟踪算法一样，在功耗和控制复杂性方面比寄存器交换算法更有效。
Hu等人的所有路径反向跟踪/正向跟踪(APTFT)系统可以借助于图1的方块图加以描述。到系统的数据输入端16由按网格状态和按网格分支输出的网格解码器相加-比较-选择(ACS)单元，即到网格中的先前状态的指针组成。控制输入由时钟脉冲、允许、复位、任何同步信号、和每个网格分支的最小状态组成。每个网格分支的最小状态也是识别在每个网格分支上具有最小路径度量(值)的状态的ACS输出。控制单元生成所有控制信号和各种存储块的读/写地址。
缓冲器是临时存储ACS输出、容量为(T/2)*N的后进先出(LIFO)存储器。每次N个状态，按到达的顺序写入数据，和在接着的时段中按相反顺序读取数据。时段是以输入样本(网格分支)表示的缓冲存储器容量，即，T/2个样本刻划的。在每个读取操作之后，将新输入数据写入同一位置中。
控制单元指令所有路径反向跟踪单元按存储的相反顺序，从前一个时段开始读取缓冲存储器，并且每次反向跟踪贯穿T/2个样本的整个时段内的网格。当反向跟踪贯穿网格时，所有路径反向跟踪单元为网格中N个状态的每一个将解码输出发送到解码序列存储器。因此，所有路径反向跟踪单元需要N个状态指针来识别网格中的N个幸存路径。为每条分支更新N个状态指针和N个状态指针总是指向相应路径中的先前状态。在所有路径反向跟踪单元正在读取和处理在前一个时段缓存的ACS数据16的同时，正向跟踪单元正在正向跟踪贯穿具有当前时段的ACS数据16的网格。
各个单元在每个新时段期间的活动描绘在图2的时序图中。输入数据以正常、正向顺序写入缓冲存储器中和以相反顺序经过所有路径反向跟踪单元。然后，对于所有网格状态，所有路径反向跟踪单元的解码输出经过解码序列存储器。两个时段之后以相反顺序从解码序列存储器中读出这个解码信息。两个相反读取操作相互抵消，使最后解码数据以正确的正向顺序出现。解码序列存储器中的两个时段延迟必然要求存储器容量为T*N。
在每个时段的末端，路径选择单元更新和冻结与ACS单元发送的最小状态路径相联系的正向跟踪指针P的值。这个指针用于一个时段的周期，直到下一次更新出现。在时段的边界上，正向跟踪指针指向最小状态路径和提供与两个时段之前的这个路径相联系的状态。但是，随着接近时段的末端，正向状态指针指向前一个时段边界上的最小状态路径和提供与三个时段之前的这个路径相联系的状态。实际上，Hu等人的设备拥有在时间上相互偏移一个时段的每个状态路径的两个内部指针(P1和P2)。这两个指针最终有助于识别网格解码位序列。利用正向跟踪信息为每个分支更新每个状态路径的指针P1，而每个时段只更新指针P2一次。指针P1是当前时段指针和指针P2是前一个时段指针。
由于N个状态拥有N条幸存状态路径，在正向跟踪单元中存在2*N个内部指针。在每个时段的末端，每个内部指针指向相应幸存路径中同一时段的开始状态。这些指针有助于创建主指针P。在每个时段的末端，指针P2接收指针P1的值，然后，在下一个时段P1得到复位和开始贯穿网格的正向跟踪。多路复用器单元利用正向跟踪指针P从解码序列存储器中选择N个解码序列之一和前送所选解码位作为它的输出。
例如，在时段3的末端，正向跟踪指针P指示最小路径中与时段2的开头相联系的网格状态。指针P1从时段3的末端状态指向开头状态，和指针P2从时段2的末端状态指向开头状态。然后，用指针P1的值更新指针P2，然后，使指针P1复位。在时段4期间，指针P的值不发生改变并指向时段2的开头状态，这个值将由多路复用器用于选择N个可能序列当中正在从解码序列存储器读取的、图2中的适当解码序列DD1。指针P2在时段4期间被凝结或不发生改变，并指向时段3的开头状态。在时段4期间利用正向跟踪不断更新指针P1。类似地，在时段4的末端，正向跟踪指针P被更新成指向时段4的开头状态，和指针P1得到复位。在整个时段5期间，指针P选择正在从解码序列存储器读取的、图2中的恰当解码序列DD2。只要有输入信号可供处理，这个过程就无限地持续下去。
正如参照图2所充分了解的那样，正向跟踪将处理直到数据D3(时段3中的数据)的数据，以便使与D1相联系的数据得到解码，解码数据是将在时段4期间出现的数据DD1(来自时段1的解码数据)。因此，在生成第一时段解码数据DD1作为输出信号之前，三个时段得到完全处理(通过正向跟踪的时段2和3和通过反向跟踪的时段1)。类似地，为了输出DD2(来自时段2的解码数据)，通过正向跟踪处理两个时段(时段3和4)和通过反向跟踪处理一个时段(时段2)，这个进程随着每次三个时段的滑动窗而继续下去。这个进程意味着，由于第一解码位与时段1的开头相联系和指针P与时段3的末端相联系，DD1的第一位具有三个时段或3/2*T个样本的相应幸存存储器深度。相反，由于最后解码位与时段1的末端相联系和指针P与时段3的末端相联系，DD1的最后一位具有两个时段或T的幸存存储器深度。类似地，DD2的第一位与3/2*T的幸存存储器深度相联系，和DD2的最后一位与T的幸存存储器深度相联系。这样就保证了任何解码序列块(DD1，DD2，DD3...)与至少T的幸存存储器深度相联系。
随着数据得到所有路径反向跟踪/正向跟踪(APTFT)处理器处理和解码，与总共3/2*T*N相对应，存储器容量将由缓冲存储器中的T/2*N加上解码序列存储器的T*N组成。另外，Hu等人的算法总共需要3*N+1个状态指针(所有路径反向跟踪单元中的N个和正向跟踪单元中的2*N+1个，即，指针P、N个指针P1和N个指针P2)。Hu等人的设备中的数据解码延迟或等待时间可归因于缓冲存储器中的一个时段延迟(T/2个样本)，加上解码序列存储器中的两个时段延迟(T个样本)。因此，总等待时间是三个时段延迟，或3/2*T个样本。
为了解码幸存存储器深度为T的序列，有效的算法将具有每个位具有T的相关幸存存储器深度的特征。现有反向跟踪算法需要每个处理循环解码整个数据块，结果是，对于数据块中除了一个位之外的所有位，存在不必要大的幸存存储器深度。因此，需要使存储器容量和等待时间值减小的改进网格解码存储器管理方案。
发明内容
本发明是应用相对于现有技术APTFT算法减小了存储和等待时间要求的所有路径反向跟踪/正向跟踪(APTFT)算法的网格解码器系统。具体地说，本发明公开了要求存储器容量为T*N(幸存存储器深度乘以网格状态数)和等待时间为T的网格解码器系统，这表示在控制要求没有任何增加的情况下和保持幸存存储器深度T不变的同时，使两个参数减小了三分之一。这种改进使APTFT算法变成最有效反向跟踪技术之一。并且，对于约束长度小的代码，APTFT算法变得与寄存器交换算法不相上下。本发明还包括使选择存储器容量和等待时间以满足特定系统的需要的灵活性变大的APTFT算法的推广。
本发明可以应用于需要存储和处理幸存序列，以便最后生成解码或其它编组的输出序列的任何网格解码器系统或相似信号处理技术。该系统可以被推广到一个或多个解码器、级联或非级联解码器、带有并行或分布式处理的多个解码器、并联或串联的多个解码器、交织或非交织解码器，和可以被推广到任何类型的相似信号处理方案。
一种用于在处理包括网格编码数据包群的数据的系统中，提供网格解码数据的设备，包括：响应所述编码数据包生成与网格状态迁移相联系的判定数据的装置；响应来自所述生成与网格状态迁移相关联的判定数据的装置的所述判定数据的反向跟踪网络，用于识别由状态迁移网格确定的先前网格状态序列，其中，利用用于提供通过网格的所有路径反向跟踪的装置为一系列数据包识别所述先前网格状态；利用通过网格的所有路径正向跟踪装置从所述先前网格状态中选择所需网格状态路径的装置；利用正向跟踪指针，在每个新网格分支上不断更新所需网格状态路径的装置，所述正向跟踪指针的值是响应于与经由所述通过网格的所有路径正向跟踪而获得的每个网格分支相关联的数据在整个时段内在每个新网格分支上更新的；和响应所述识别的先前网格状态序列提供所述网格解码数据的装置。
一种在处理包括网格编码数据包群的数据的系统中的方法，包括如下步骤：响应所述数据包生成与网格状态迁移相联系的判定数据；响应所述判定数据，根据通过网格的所有路径反向跟踪按照状态迁移网格识别一系列先前网格状态；根据通过网格的所有路径的正向跟踪从所述先前网格状态中选择所需网格状态路径；按照正向跟踪指针，在每个新网格分支上不断更新所需网格状态路径，所述正向跟踪指针的值是响应于与经由所述通过网格的所有路径正向跟踪而获得的每个网格分支相关联的数据在整个时段内在每个新网格分支上更新的；和响应所述识别的一系列先前网格状态，提供所述网格解码数据。
附图说明
图1是现有技术的所有路径反向跟踪/正向跟踪(APTFT)系统的简化方块图；
图2是图1中描绘的现有技术APTFT系统的时序图；
图3是根据本发明的原理操作的存储器管理算法的流程图；
图4是显示根据图3的流程图处理的数据的关系的时序图；
图5是显示按照图1中描绘的原APTFT系统的推广实施例来处理的数据的关系的时序图；和
图6是显示按照本发明的推广实施例来处理的数据的关系的时序图。
具体实施方式
参照图1，现有技术所有路径反向跟踪/正向跟踪(APTFT)系统的简化方块图有助于了解本发明。除了正向跟踪和路径选择单元17之外，就本发明的目的而言，图1中描绘的功能块以相同的方式执行。本发明利用正向跟踪的特征来简化现有系统的操作。如前所述，在每个时段结束时，正向跟踪和路径选择单元更新和冻结与相加-比较-选择(ACS)单元发送的最小网格路径状态相联系的正向跟踪指针P。然后，指针P用于选择一个时段的整个持续时间，以便从解码序列存储器中选择最佳解码序列。结果是，一个时段的第一解码位与3/2*T的幸存存储器深度相联系，和最后一个解码位与T的幸存存储器深度相联系。
在本发明中，在每个时段结束时，正向跟踪指针P未被冻结，而是被允许在整个解码过程中不断更新它的值。如前所述，指针P1在一个时段期间通过正向跟踪不断得到更新，而指针P2只在一个时段的末端得到更新。每个网格状态的指针P1和P2两者与从ACS单元接收的最小路径值一起促成创建指针P的值。通过不断地为每个数据样本更新指针P，指针P的值将反映指针P1的不断更新值，因此，反映经过网格的连续正向跟踪进程。这样，幸存存储器深度是遍及所有网格的容量T不变的滑动窗。
不断更新指针P的值的结果是，为所有网格状态接收来自所有路径反向跟踪单元12的解码数据序列的解码序列存储器需要使它的数据在一个时段之后而不是两个时段之后可用于多路复用器14。一个时段延迟要求存储器容量为(T/2)*N，而不是T*N(对于两个时段延迟)，从而使解码序列存储器13的尺寸减小50％。
随着数据16得到刚才所描述的改进的APTFT处理器的处理和解码，与T*N的总存储器要求相对应，存储器容量将由缓冲存储器15的(T/2)*N加解码序列存储器13的(T/2)*N组成。并且，存在可归因于缓冲存储器15的一个时段延迟(T/2个样本)和可归因于解码序列存储器13的一个时段延迟(T/2个样本)，导致等于两个时段延迟(T个样本)的总等待时间。根据所有路径反向跟踪单元12中的N个指针和正向跟踪单元17中的2*N+1个指针，即，指针P、N个指针P1和N个指针P2，本发明的改进的APTFT处理器总共需要3*N+1个网格状态指针。
此外，参照图3还可以知道本发明的数据处理步骤。在步骤1中，在每个时段开始之前，用等效状态指针P1中的数据更新指针P2的值。在步骤2中新的时段开始之后，在步骤4中缓存和在步骤7中正向跟踪步骤3的当前输入数据。同时，在步骤5中，从缓冲器中检索和反向跟踪与前一个时段相对应的数据，以生成解码数据。然后，在步骤6中，将解码数据写入解码序列存储器中。在步骤7中对当前数据进行的正向跟踪决定指针P1的值。在步骤8中，指针P1的值与指针P2的存储值和来自ACS的最小路径状态信息(acs select)一起用于生成指针P的值。此外，在步骤6中，指针P的值用于识别然后从解码序列存储器中检索的、来自与最小网格路径状态相联系的两个前时段的解码数据。在步骤9中，将解码数据前送到下一级，和在步骤10中，在整个时段内重复进程(步骤3到9)。当该时段结束时，在下一个时段内步骤11重新启动该算法(步骤1到10)。
此外，参照图4还可以了解上面算法的操作引起的时序关系。如方格18所示，正向跟踪操作处理直到时段2中的数据的完整时段。这使数据D1，即，时段1中的数据得到解码，变成方格19中在时段3中读取的、来自时段1的解码数据DD1。因此，在产生第一时段解码数据DD1作为来自方格19的输出之前，两个时段得到完全处理，即，通过正向跟踪(方格18)的时段2和通过反向跟踪(方格20)的时段1。当正向跟踪是时段3的处理分支j(1＜j＜T/2)时，指针P1将从当前状态指向时段3的开头状态，指针P2将从时段2的末端状态指向开头状态，和所得的指针P将从当前状态指向时段2的开头状态。同时，在多路复用器输出端21上可获得解码数据序列DD1(方格19)。随着指针P1和P穿过时段3进行正向跟踪(方格22)，解码数据位的输出穿过分支1到T/2。因此，幸存存储器深度滑动窗的尺寸是常值T，它等于从时段3的分支j到时段1的分支j的尺寸，其中，1＜j＜T/2。总而言之，两个时段的总存储器容量T和总等待时间表明，在控制复杂性没有增加的情况下，比现有技术APTFT存储器管理方案减小了33％。
本发明的APTFT算法取得了在反向跟踪算法和寄存器交换算法两者中已知的优点。因此，将它与G.Feygin等人发表在“I.E.E.E.Transactions onCommunications，vol.41，no.3，March.1993”中的文章“维特比解码器中有关幸存序列存储器管理的结构折衷”中所述的现有技术相比较是有益的。
表1描绘了本发明的APTFT算法和现有技术寄存器交换算法之间的一些相异之处和相似之处。
表1
对于相似的幸存存储器深度，这两种算法具有相同的等待时间和存储器容量，一般说来，以前的反向跟踪算法实现不了。尽管每个指针的相应复杂性较小，但正如对3*N+1个状态指针的需要所表示的那样，改进的APTFT协议需要反向跟踪单元12和正向跟踪单元17中的附加控制。相反，寄存器交换算法的使用使所需的存储器变得更加复杂，以及每个存储元件需要一个2到1多路复用器和在存储元件之间需要互连。并且，本发明每个网格分支只读写2*N个存储元件，而寄存器交换算法每个网格分支必须读写N*T个存储元件。这后一种特征导致寄存器交换系统的功耗大，随着代码约束长度增加，这成为一种限制。作为简单随机访问存储器的使用和功耗减小的代价，本发明的附加状态指针代表可接受的成本。总而言之，对于约束长度小的代码，本发明与寄存器交换算法不相上下，并且，随着代码的约束长度增加，本发明变得比寄存器交换系统更加有效。
表2描绘了本发明和另一种反向跟踪系统，即所谓的k-指针偶数算法之间的一些不同之处，这种k-指针偶数算法是展示现有技术典型反向跟踪系统的复杂性和有效性的范例。称为k-指针奇数算法的另一种反向跟踪技术在复杂性和有效性方面是相似的，这里将不作明确阐述。
 改进的APTFT算法   k-指针偶数算法
 幸存存储器深度等于T   幸存存储器深度等于T
 等待时间等于T   等待时间等于2*T*k/(k-1)
 存储器容量等于T*N   存储器容量等于2*T*N*k/(k-1)
 状态指针数等于3*N+1   状态指针数等于k
表2
随着k的值接近T，出现通过k-指针偶数算法获得的最好等待时间和存储器容量，大约是本发明的相应等待时间和存储器容量的两倍。当k处在它的最小值k＝2上时，k-指针偶数算法的等待时间和存储器容量是本发明的相应等待时间和存储器容量的四倍。因此，本发明在存储器使用和等待时间参数方面具有相当大的优点。这些改进是以采取附加网格状态更新指针的形式、最终代表对大约束长度代码的限制的额外控制要求为代价取得的。
表3描绘了本发明的实现方案和现有技术的1-指针算法之间的一些不同之处。1-指针算法是一种短等待时间、小存储器容量反向跟踪算法。称为偶数-混合算法的另一种反向跟踪技术在复杂性和有效性方面是相似的，这里将不作明确阐述。
  改进的APTFT算法   1-指针算法
  幸存存储器深度等于T   幸存存储器深度等于T
  等待时间等于T   等待时间等于T*(k+1)/(k-1)
  存储器容量等于T*N   存储器容量等于T*N*(k+1)/(k-1)
  每个网格分支的存储器读/写操作等于2*N   每个网格分支的存储器读/写操作等于(k+1)*N
  读/写控制的速度相等   读控制速度比写控制速度快k倍。
  网格状态更新指针数是3*N+1   网格状态更新指针数是1
表3
随着k的值接近T，出现通过1-指针算法获得的最好等待时间和存储器容量，它们大约等于本发明的等待时间和存储器容量。当k的值最小，即，处在k＝2上时，1-指针系统的等待时间和存储器容量是本发明的相应等待时间和存储器容量的三倍。因此，只有当k的值大时，1-指针算法接近本发明的性能。1-指针算法的优点是，与本发明的3*N+1个状态指针相比，它只需要一个状态指针。但是，由于读操作以比写操作快k倍的速率发生，所以对单个指针的需求是以相对来说更复杂的读/写控制为代价取得的。当k的值大时，也就是说，当k的值接近T的值时，1-指针算法的存储器读/写操作的次数接近前面讨论的寄存器交换系统进行这样的操作的次数，对于1-指针系统来说，导致类似的大功耗。
参照图1可以了解原(现有技术)APTFT系统的推广形式。该推广实施例的名称来源于时段的定义。具体地说，一个时段未必局限于等于存储器深度的一半，或T/2的容量。而是，一般说来，一个时段可以定义成等于T/q，其中，q是具有按不等式2＜q＜T定义的值的整数。
在T/q的一般时段值的情况下，以几种方式修正图2中描绘的原APTFT关系。首先，缓冲器15的容量是(T/q)*N，而不是(T/2)*N。其次，解码序列存储器13为所有网格状态接收来自所有路径反向跟踪单元12的解码数据序列，并且使解码数据在q个时段之后，而不是两个时段之后可用于多路复用器14。q个时段延迟需要T*N的相同存储器容量。
参照图5将使人们了解出现在推广的原APTFT算法中的时序关系。正向跟踪指针P指向最小网格路径和提供与存在于q个时段之前，而不是两个时段之前的最小路径相联系的网格状态。推广的设计要求在正向跟踪中每个网格状态q个内部指针，而不是两个内部指针，时间偏移为一个时段的区间。到一个时段结束之时，每个内部指针P1，P2，...Pq指向相应时段和网格状态路径的开头状态，和所有内部指针有助于创建主指针P。如图5所示，正向跟踪将处理直到Dq+1(方格24)的数据，以便使与D1相联系的数据得到解码，从而变成DD1(方格26)，解码出现在时段q+2(方格25)中。因此，在提供第一时段解码数据DD1作为输出(方格25)之前，q+1个时段得到完全处理(通过正向跟踪的时段2到q+1，和通过反向跟踪的时段1)。任何解码序列块DD的第一位与(q+1)*T/q的存储器深度相联系，和解码序列块的最后一位与T的幸存存储器深度相联系。
随着数据得到推广的原APTFT处理器处理，与(q+1)/q*T*N的总存储器容量相对应，存储器容量将由缓冲存储器中的T/q*N加解码序列存储器中的T*N组成。并且，推广的原APTFT算法总共需要(q+1)*N+1个状态指针(反向跟踪单元中的N个和正向跟踪单元中的q*N+1个)。在缓冲存储器中存在一个时段延迟(T/q个样本)加上在解码序列存储器中的q个时段延迟(T个样本)，导致与(q+1)个时段延迟，或(q+1)*T/q个样本相对应的总等待时间。
在推广的原APTFT算法中，以正向跟踪单元中的附加内部指针为代价，存储器容量和等待时间随着q的增加而减小。取决于系统，可以找出将使总体复杂性达到最小，和与存储器容量和等待时间的减小相比，内部指针数的增加成本低的q的适当选择。由于内部指针数与约束长度成正比，而存储器容量随约束长度成指数增加，一般说来，这是成立的。就等待时间来说最佳情况出现在q等于T的时候，导致等待时间为T+1，对于这样的系统，这种可能性最小。然后，存储器容量将是(T+1)*N和内部指针数将是(T+1)*N+1。在这种情况下，该时段仅仅由一个样本组成和缓冲存储器由N个寄存器组成。
推广的原APTFT技术可以有利地应用于包括一个或多个多重解码器、带有并行或分布式处理的多个解码器、并联或串联的多重解码器、无论是否交织的解码器的任何网格解码器系统，和可以有利地应用于任何类型的类似信号处理应用方案。
改进的APTFT系统的推广实施例也可以通过将一个时段重新定义成等于T/q来实现，其中，q是具有按不等式2＜q＜T定义的值的整数。在T/q的推广时段值的情况下，对改进的APTFT系统的改变包括将缓冲器15的容量从(T/2)*N改变成(T/q)*N。解码序列存储器13为所有网格状态接收来自所有路径反向跟踪单元12的解码数据序列，并且使解码数据在q-1个时段之后，而不是一个时段之后可用于多路复用器14。q-1个时段延迟需要(q-1)/q*T*N的存储器容量。
参照图6将使人们了解出现在推广的改进APTFT系统中的时序关系。正向跟踪指针P指向最小路径和提供与存在于q-1个时段之前，而不是一个时段之前的最小路径相联系的网格状态。推广的设计要求在正向跟踪单元中每个网格状态q个内部指针，而不是两个内部指针，时间偏移为一个时段的区间。到一个时段结束之时，每个内部指针P1，P2，...Pq指向相应时段和状态路径的开头状态，和所有内部指针有助于创建主指针P。在一个时段的末端只更新除了P1之外的所有内部指针，和在接着的时段期间它们的值保持不变。在每个时段的开头使指针P1复位和在整个正向跟踪期间不断地更新它。
如图6所示，正向跟踪将处理直到Dq(方格28)的完整时段，以便使与D1相联系的数据得到解码，从而变成DD1(方格29)，解码出现在时段q+1(方格30)中。因此，在提供第一时段解码数据DD1作为输出(方格30)之前，q个时段得到完全处理(通过正向跟踪的时段2到q，和通过反向跟踪的时段1)。当正向跟踪正在处理时段q+1的分支j(1＜j＜T/2)时，指针P1将从当前状态指向时段q+1的开头状态。指针P2将从时段q的末端状态指向开头状态，指针q将从时段2的末端状态指向开头状态，和指针P将从当前状态指向时段2的开头状态。同时，在多路复用器输出端21上可获得解码数据序列DD1。随着指针P1和P穿过时段q+1进行正向跟踪，解码的输出位穿过分支1到T/2。因此，幸存存储器深度滑动窗的尺寸是常数值T，它等于从时段q+1的分支j到时段1的分支j的尺寸，其中，1＜j＜T/2。
随着数据得到推广的改进APTFT处理器处理，与T*N的总存储器容量相对应，存储器容量将由缓冲存储器中的T/q*N加上解码序列存储器中的(q-1)/q*T*N组成。并且，推广的改进APTFT算法总共需要(q+1)*N+1个状态指针(反向跟踪单元中的N个和正向跟踪单元中的q*N+1个)。在缓冲存储器中存在一个时段延迟(T/q个样本)加上在解码序列存储器中的(q-1)个时段延迟((q-1)*T/q个样本)，导致与q个时段延迟，或T个样本相对应的总等待时间。
在推广的改进APTFT算法中，以正向跟踪单元中的附加内部指针为代价，存储器容量和等待时间随着q的增加而保持不变。因此，在增加超过2的q时没有成本优点。但是，尽管不是最佳的，但q＞2的推广改进算法提供足够的灵活性，以满足可能由例如存储器容量的限制所引起的不同系统要求。
推广的改进APTFT技术可以有利地应用于包括一个或多个多重解码器、带有并行或分布式处理的多个解码器、并联或串联的多重解码器、无论是否交织的解码器的任何网格解码器系统，和可以有利地应用于任何类型的类似信号处理应用方案。

Claims (18)

1.一种用于在处理包括网格编码数据包群的数据的系统中提供网格解码数据的设备，包括：
响应所述编码数据包生成与网格状态迁移相关联的判定数据的装置；
响应来自所述生成与网格状态迁移相关联的判定数据的装置的所述判定数据的反向跟踪网络，用于识别由状态迁移网格确定的先前网格状态序列，其中，利用用于提供通过网格的所有路径反向跟踪的装置为一系列数据包识别所述先前网格状态；
利用通过网格的所有路径正向跟踪装置从所述先前网格状态中选择所需网格状态路径的装置；
利用正向跟踪指针，在每个新网格分支上不断更新所需网格状态路径的装置，所述正向跟踪指针的值是响应于与经由所述通过网格的所有路径正向跟踪而获得的每个网格分支相关联的数据在整个时段内在每个新网格分支上更新的；和
响应所述识别的先前网格状态序列提供所述网格解码数据的装置。
2.根据权利要求1所述的设备，其中，所需网格状态路径是所有网格状态当中的最小度量路径。
3.根据权利要求1所述的设备，其中，进行所有路径正向跟踪的装置进一步包括：
用于每个网格状态路径的第一指针P1，第一指针具有第一指针值，在一个时段的整个持续时间内在每个新网格分支上更新第一指针值；
用于每个网格状态路径的第二指针，第二指针具有第二指针值，在一个时段边界上更新第二指针值；和
其中，每个时段是T/2，反向跟踪区间T与驻留于网格编码数据序列内的解码数据序列的幸存存储器深度相关联。
4.根据权利要求3所述的设备，其中，正向跟踪指针不断地响应第一指针值和第二指针值两者，从而在一个时段内在每个网格分支上不断地更新正向跟踪指针。
5.根据权利要求4所述的设备，其中，在每个时段的末端利用第一指针的值更新第二指针一次，随后使第一指针复位。
6.根据权利要求5所述的设备，其中，通过该系统输出的驻留于数据序列内的每个解码位具有T的相关存储器深度。
7.根据权利要求6所述的设备，其中，正向跟踪指针在每个新网格分支上不断地从两个先前时段中识别所需网格状态路径。
8.根据权利要求1所述的设备，其中，反向跟踪网络进一步包括：
每次对于一个时段按数据到达的顺序将输入编码数据写入缓冲存储器单元中的装置；
在接着的时段内从缓冲存储器单元中读取数据并将它发送到所有路径反向跟踪单元的装置；
随着所有路径反向跟踪单元利用从缓冲存储器单元中读取的数据通过网格反向跟踪，将来自所有路径反向跟踪单元的解码输出发送到解码序列存储器单元的装置；
每次对于一个时段，按到达的相反顺序从解码序列存储器单元中读取解码数据的装置；
多路复用从解码序列存储器单元输出的解码数据，以便选择N个解码序列之一的装置，其中，N是网格中的状态数；
根据正向跟踪指针的值，通过多路复用器单元从解码序列存储器中选择解码数据输出样本的装置。
9.根据权利要求1所述的设备，其中，进行所有路径正向跟踪的装置进一步包括：
用于每个网格状态路径的第一指针P1，第一指针具有第一指针值，在一个时段的整个持续时间内在每个新网格分支上更新第一指针值；
用于每个网格状态路径的附加q-1个指针Pj，j＝2，3，...，q，这些指针具有指针值，在时段边界上更新每个指针值；和
其中，每个时段是持续时间为T/q、反向跟踪区间T的子区间，其中q是大于或等于2的整数和q小于或等于T，并且反向跟踪区间T与驻留于网格编码数据序列内的解码数据序列的幸存存储器深度相关联。
10.根据权利要求9所述的设备，其中，正向跟踪指针不断地响应所有q个指针的值，从而在一个时段内在每个网格分支上不断地更新正向跟踪指针。
11.根据权利要求10所述的设备，其中，在每个时段的末端利用指针Pj-1的值更新每个指针Pj，j＝3，...，q一次，在每个时段的末端利用第一指针P1的值更新指针P2一次，随后使第一指针P1复位。
12.根据权利要求11所述的设备，其中，驻留于通过该系统输出的一系列数据内的每个解码位具有T的相关存储器深度。
13.根据权利要求12所述的设备，其中，正向跟踪指针在每个新网格分支上不断地从q个先前时段中识别所需网格状态路径。
14.如权利要求1所述的设备，其中所述设备是解码编码码元的网格解码器，并且其中：
所述状态迁移网格存在N个状态；以及
所述时段是反向跟踪区间T的子区间。
15.一种用于在处理包括网格编码数据包群的数据的系统中提供网格解码数据的方法，包括如下步骤：
响应所述包括网格编码数据包群的数据生成与网格状态迁移相联系的判定数据；
响应所述判定数据，根据通过网格的所有路径反向跟踪按照状态迁移网格识别一系列先前网格状态；
响应每个网格分支的特征，根据通过网格的所有路径的正向跟踪从所述先前网格状态选择所需网格状态路径；
按照正向跟踪指针，在每个新网格分支上不断更新所需网格状态路径，所述正向跟踪指针的值是响应于与经由所述通过网格的所有路径正向跟踪而获得的每个网格分支相关联的数据在整个时段内在每个新网格分支上更新的；和
响应所述识别的一系列先前网格状态，提供所述网格解码数据。
16.根据权利要求15所述的方法，其中，每个时段是T/2，反向跟踪区间T与驻留于网格编码数据序列内的解码数据序列的幸存存储器深度相关联。
17.根据权利要求15所述的方法，在每个新网格分支上不断更新所需网格状态路径的步骤包括如下步骤：
借助于第一指针识别多个网格解码数据序列；
在一个时段的整个持续时间内在每个新网格分支上更新与第一指针相关联的值；
借助于第二指针识别多个网格解码数据序列；和
每当与第一或第二指针相关联的值得到更新时，更新与主指针相关联的值。
18.根据权利要求17所述的方法，进一步包括如下步骤：在每个时段的边界上利用与第一指针相关联的值取代与第二指针相关联的值，随后使第一指针复位。
CN038086786A 2002-04-17 2003-03-10 提供网格解码数据的设备和方法 Expired - Lifetime CN1647391B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US37324602P 2002-04-17 2002-04-17
US60/373,246 2002-04-17
PCT/US2003/007166 WO2003090361A1 (en) 2002-04-17 2003-03-10 A memory management algorithm for trellis decoders

Publications (2)

Publication Number Publication Date
CN1647391A CN1647391A (zh) 2005-07-27
CN1647391B true CN1647391B (zh) 2011-05-11

Family

ID=29251004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038086786A Expired - Lifetime CN1647391B (zh) 2002-04-17 2003-03-10 提供网格解码数据的设备和方法

Country Status (9)

Country Link
US (1) US7149952B2 (zh)
EP (1) EP1495547A4 (zh)
JP (1) JP4191053B2 (zh)
KR (1) KR101010784B1 (zh)
CN (1) CN1647391B (zh)
AU (1) AU2003218034A1 (zh)
BR (1) BR0309218A (zh)
MX (1) MXPA04010142A (zh)
WO (1) WO2003090361A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8140947B2 (en) * 2005-09-30 2012-03-20 Agere Systems Inc. Method and apparatus for storing survivor paths in a Viterbi detector using systematic pointer exchange
US20080123210A1 (en) * 2006-11-06 2008-05-29 Wei Zeng Handling synchronization errors potentially experienced by a storage device
KR100864722B1 (ko) * 2006-12-04 2008-10-23 삼성전자주식회사 트렐리스 인코더 및 이를 구비한 트렐리스 인코딩 장치
US8433004B2 (en) 2010-02-26 2013-04-30 Research In Motion Limited Low-latency viterbi survivor memory architecture and method using register exchange, trace-back, and trace-forward
US8402342B2 (en) * 2010-02-26 2013-03-19 Research In Motion Limited Method and system for cyclic redundancy check

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789360A (en) * 1972-10-13 1974-01-29 Harris Intertype Corp Convolutional decoder
CN1136731A (zh) * 1995-05-16 1996-11-27 林茂昭 多层网格编码系统
CN1151669A (zh) * 1995-09-04 1997-06-11 冲电气工业株式会社 信号判决、接收装置及信号判决、信道状态推断方法
US5841478A (en) * 1996-04-09 1998-11-24 Thomson Multimedia, S.A. Code sequence detection in a trellis decoder

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0135796B1 (ko) * 1994-11-14 1998-04-27 김광호 비터비복호기에서 트레이스백 수행장치
KR970063964A (ko) * 1996-02-28 1997-09-12 김광호 비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치
US6094739A (en) * 1997-09-24 2000-07-25 Lucent Technologies, Inc. Trellis decoder for real-time video rate decoding and de-interleaving
KR100237490B1 (ko) * 1997-11-29 2000-01-15 전주범 트렐리스 코드 데이터의 생존 경로 역추적 장치
US6775334B1 (en) * 1998-11-03 2004-08-10 Broadcom Corporation Equalization and decision-directed loops with trellis demodulation in high definition TV
WO2001017116A1 (en) * 1999-08-31 2001-03-08 Broadcom Corporation Memory-based shuffle-exchange traceback for gigabit ethernet transceiver
DE60026005T2 (de) * 1999-09-07 2006-08-10 Thomson Licensing Trellisumwandler für TRELLISDEKODER
US6560749B1 (en) * 2000-01-28 2003-05-06 Nec Electronics, Inc. Apparatus and method for implementing a decoder for convolutionally encoded symbols
BRPI0309327B1 (pt) * 2002-04-16 2017-12-12 Thomson Licensing S. A "Apparatus and method for providing transformer-decoded data in a system for processing of video data"

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789360A (en) * 1972-10-13 1974-01-29 Harris Intertype Corp Convolutional decoder
CN1136731A (zh) * 1995-05-16 1996-11-27 林茂昭 多层网格编码系统
CN1151669A (zh) * 1995-09-04 1997-06-11 冲电气工业株式会社 信号判决、接收装置及信号判决、信道状态推断方法
US5841478A (en) * 1996-04-09 1998-11-24 Thomson Multimedia, S.A. Code sequence detection in a trellis decoder

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HU et al.A Viterbi decoder memory management system using forwordtraceback and allpath traceback.International Conference on Consumer Electronics,1999.ICCE..1999,68-69. *

Also Published As

Publication number Publication date
JP2006511977A (ja) 2006-04-06
US20050257123A1 (en) 2005-11-17
AU2003218034A1 (en) 2003-11-03
MXPA04010142A (es) 2005-01-25
KR101010784B1 (ko) 2011-01-25
EP1495547A1 (en) 2005-01-12
KR20040099452A (ko) 2004-11-26
BR0309218A (pt) 2005-02-09
WO2003090361A1 (en) 2003-10-30
US7149952B2 (en) 2006-12-12
CN1647391A (zh) 2005-07-27
JP4191053B2 (ja) 2008-12-03
EP1495547A4 (en) 2006-11-08

Similar Documents

Publication Publication Date Title
CN1168237C (zh) 移动通信系统中的分量解码器及其方法
CN101997553B (zh) 一种卷积码译码方法及装置
US8438434B2 (en) N-way parallel turbo decoder architecture
CN101969311B (zh) 一种高速并行分段交错维特比译码方法
EP2339757B1 (en) Power-reduced preliminary decoded bits in viterbi decoder
CN1647391B (zh) 提供网格解码数据的设备和方法
CN100342716C (zh) Hdtv格型解码器结构
Berrou et al. An IC for turbo-codes encoding and decoding
US7324614B2 (en) High speed decoder
CN102377438B (zh) 信道译码方法和咬尾卷积译码器
CN102291198B (zh) 信道译码方法和装置
CN100505557C (zh) 基于Viterbi译码的多路并行循环块回溯方法
CN1198409C (zh) 在解码设备中用于确定最大似然状态的设备和方法
KR100465224B1 (ko) 유럽향 디지털 오디오 방송수신기의 채널복호장치 및 그의채널복호방법
US8856630B2 (en) Continuous parallel Viterbi decoder
Gupta et al. A comparative study of Viterbi and Fano decoding algorithm for convolution codes
El-Dib et al. Memoryless viterbi decoder
Allan et al. A VLSI implementation of an adaptive-effort low-power Viterbi decoder for wireless communications
Yang et al. Design and Implementation of a High-speed and Area-efficient Viterbi Decoder
Saleem et al. Design and Tradeoff Analysis of an Area Efficient Viterbi Decoder
Wen et al. Two Rank Sorting for Successive Cancellation List Decoding of Polar Codes
Chang et al. A lower-power Viterbi decoder design methodology based on dynamic survivor path decision
Arun et al. Minimized memory architecture for low latency Viterbi decoder using Zig-Zag algorithm
CN105281787A (zh) 一种改进维特比译码性能的方法
CN102761342A (zh) 维特比译码器和维特比译码方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: I Si Eli Murli Nor, France

Patentee after: THOMSON LICENSING

Address before: French Boulogne

Patentee before: THOMSON LICENSING

CP02 Change in the address of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20190130

Address after: I Si Eli Murli Nor, France

Patentee after: THOMSON LICENSING

Address before: I Si Eli Murli Nor, France

Patentee before: THOMSON LICENSING

Effective date of registration: 20190130

Address after: Paris France

Patentee after: International Digital Madison Patent Holding Co.

Address before: I Si Eli Murli Nor, France

Patentee before: THOMSON LICENSING

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20110511

CX01 Expiry of patent term