KR20040099452A - 트렐리스 디코더를 위한 메모리 관리 알고리즘 - Google Patents
트렐리스 디코더를 위한 메모리 관리 알고리즘 Download PDFInfo
- Publication number
- KR20040099452A KR20040099452A KR10-2004-7016609A KR20047016609A KR20040099452A KR 20040099452 A KR20040099452 A KR 20040099452A KR 20047016609 A KR20047016609 A KR 20047016609A KR 20040099452 A KR20040099452 A KR 20040099452A
- Authority
- KR
- South Korea
- Prior art keywords
- trellis
- pointer
- epoch
- data
- decoded
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000012545 processing Methods 0.000 claims description 15
- 230000004044 response Effects 0.000 claims 11
- 150000001875 compounds Chemical class 0.000 claims 3
- 239000002131 composite material Substances 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 claims 1
- 230000009466 transformation Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 18
- 230000009467 reduction Effects 0.000 abstract description 4
- 230000006978 adaptation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000013459 approach Methods 0.000 description 5
- 230000001934 delay Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3944—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for block codes, especially trellis or lattice decoding thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
- H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Artificial Intelligence (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
개선된 APTFT 알고리즘 | 레지스터 교환 알고리즘 |
잔존 메모리 깊이는 T | 잔존 메모리 깊이는 T |
레이턴시는 T | 레이턴시는 T |
메모리 사이즈는 T*N | 메모리 사이즈는 T*N |
메모리는 랜덤 액세스 메모리 | 메모리는 컴플렉스, 듀얼포트, 더하기 2 대 1 멀티플렉서, 더하기 개별 메모리 소자들간의 상호접속 |
트렐리스 브랜치당 메모리 판독/기록 동작은 2*N | 트렐리스 브랜치당 메모리 판독/기록 동작은 N*T |
전력 소모는 비교적 적음 | 전력 소모는 비교적 큼 |
역추적/순방향 추적 유닛에서의 추가적 제어 | 추가적 제어 없음 |
개선된 APTFT 알고리즘 | k-포인터 짝수 알고리즘 |
잔존 메모리 깊이는 T | 잔존 메모리 깊이는 T |
레이턴시는 T | 레이턴시는 2*T*k/(k-1) |
메모리 사이즈는 T*N | 메모리 사이즈는 2*T*N*k/(k-1) |
스테이트 포인터의 수는 3*N+1 | 스테이트 포인터의 수는 k |
개선된 APTFT 알고리즘 | 원-포인터 알고리즘 |
잔존 메모리 깊이는 T | 잔존 메모리 깊이는 T |
레이턴시는 T | 레이턴시는 T*(k+1)/(k-1) |
메모리 사이즈는 T*N | 메모리 사이즈는 T*N*(k+1)/(k-1) |
각각의 트렐리스 브랜치에 대한 메모리 판독/기록 동작은 2*N | 각각의 트렐리스 브랜치에 대한 메모리 판독/기록 동작은 (k+1)*N |
판독/기록 제어의 속도는 동일 | 판독 제어는 기록 제어보다 k배 더 빠름 |
트렐리스 스테이트 업데이트 포인터의 수는 3*N+1 | 트렐리스 스테이트 업데이트 포인터의 수는 1 |
Claims (25)
- 트렐리스(trellis) 인코딩된 데이터 패킷의 그룹을 포함하는 데이터를 프로세싱하는 시스템에서, 트렐리스 디코딩된 데이터를 제공하는 장치는:상기 인코딩된 데이터 패킷에 응하여 트렐리스 스테이트 변환에 연관된 결정 데이터를 생성하는 수단;상기 결정 데이터에 응하여, 스테이트 변환 트렐리스에 의하여 결정된 바대로, 데이터 패킷의 시퀀스에 대하여 식별되는 선행 트렐리스 스테이트의 시퀀스를 식별하는 역추적 네트워크;상기 선행 트렐리스 스테이트로부터 희망 트렐리스 스테이트 경로를 선택하는 수단;각각의 새로운 트렐리스 브랜치에서 희망 트렐리스 스테이트 경로를 실질적으로 지속적으로 업데이트하는 수단; 및상기 선행 트렐리스 스테이트의 식별된 시퀀스에 응하여 상기 트렐리스 디코딩된 데이터를 제공하는 수단을 포함하는 시스템.
- 제1항에 있어서, 상기 역추적 네트워크는:상기 트렐리스를 통하여 전경로 역추적(all-path traceback)을 수행하는 수단; 및상기 트렐리스를 통하여 전경로 순방향 추적(all-path forward trace)을 수행하는 수단을 더 포함하는 시스템.
- 제2항에 있어서, 상기 결정 데이터로 선행 트렐리스 스테이트를 식별함으로써 순방향 추적 포인터로 각각의 새로운 트렐리스 브랜치에서 희망 트렐리스 스테이트 경로를 지속적으로 식별하는 수단을 더 포함하는 시스템.
- 제3항에 있어서, 상기 희망 트렐리스 스테이트 경로는 모든 트렐리스 스테이트들 가운데 최소 메트릭 경로인 시스템.
- 제3항에 있어서, 전경로 순방향 추적을 수행하는 상기 수단은:각각의 트렐리스 스테이트 경로에 대한 제1 포인터 - 상기 제1 포인터는 제1 포인터 값을 가지며, 상기 제1 포인터 값은 하나의 에포크의 기간에 걸쳐 각각의 새로운 트렐리스 브랜치에서 업데이트됨 -; 및각각의 트렐리스 스테이트 경로에 대한 제2 포인터 - 상기 제2 포인터는 제2 포인터 값을 가지며, 상기 제2 값은 에포크 경계에서 업데이트됨 -를 더 포함하며,각각의 에포크는 T/2이고, 역추적 간격 T는 트렐리스 인코딩된 데이터 시퀀스내에 존재하는 디코딩된 데이터 시퀀스의 잔존 메모리 깊이를 정의하는 시스템.
- 제5항에 있어서, 상기 순방향 추적 포인터는 상기 제1 포인터 값 및 제2 포인터 값 모두에 지속적으로 응답하며, 상기 순방향 추적 포인터는 하나의 에포크 동안 각각의 트렐리스 브랜치에서 실질적으로 지속적으로 업데이트되는 시스템.
- 제6항에 있어서, 상기 제2 포인터는 상기 제1 포인터의 값으로 각각의 에포크의 종료시에 한 번씩 업데이트되며, 상기 제1 포인터는 후속하여 리세트되는 시스템.
- 제7항에 있어서, 상기 시스템에 의하여 출력된 각각의 디코딩된 비트는 T의 연관된 메모리 깊이를 갖는 시스템.
- 제8항에 있어서, 상기 순방향 추적 포인터는 각각의 새로운 트렐리스 브랜치에서 2개의 이전 에포크로부터 희망 트렐리스 스테이트 경로를 지속적으로 식별하는 시스템.
- 제2항에 있어서, 상기 역추적 네트워크는,상기 입력 인코딩된 데이터를 한 번에 하나의 에포크에 대하여 데이터 도달의 순서로 버퍼 메모리 유닛에 기록하는 수단;후속하는 에포크동안 상기 버퍼 메모리 유닛으로부터 상기 데이터를 판독하여 상기 전경로 역추적 유닛으로 보내는 수단;상기 전경로 역추적 유닛이 상기 버퍼 메모리 유닛으로부터 판독된 데이터로 상기 트렐리스를 통하여 역추적함에 따라, 상기 전경로 역추적 유닛으로부터 디코딩된 출력을 디코딩된 시퀀스 메모리 유닛으로 보내는 수단;한 번에 하나의 에포크씩, 도달의 역순으로 상기 디코딩된 시퀀스 메모리 유닛으로부터 상기 디코딩된 데이터를 판독하는 수단;상기 트렐리스에서의 스테이트의 수인 N개의 디코딩된 시퀀스들 중 하나를 선택하기 위하여 상기 디코딩된 시퀀스 메모리 유닛으로부터 디코딩된 데이터 출력을 멀티플렉싱하는 수단; 및상기 순방향 추적 포인터의 값에 따라 멀티플렉서 유닛을 통하여 상기 디코딩된 시퀀스 메모리로부터 디코딩된 데이터 출력 샘플을 선택하는 수단을 더 포함하는 시스템.
- 트렐리스 인코딩된 데이터 패킷의 그룹을 포함하는 데이터를 프로세싱하는 시스템에서, 장치는,상기 데이터에 응하여 트렐리스 스테이트 변환에 연관된 결정 데이터를 생성하는 단계;상기 결정 데이터에 응하여 스테이트 변환 트렐리스에 따라 선행 트렐리스 스테이트의 시퀀스를 식별하는 단계;각각의 트렐리스 브랜치의 특성에 응하여 희망 트렐리스 스테이트 경로를 선택하는 단계; 및선행 트렐리스 스테이트의 상기 식별된 시퀀스에 응하여 상기 트렐리스 디코딩된 데이터를 제공하는 단계를 포함하는 시스템.
- 제11항에 있어서, 에포크 경계들 사이에서의 희망 트렐리스 스테이트 경로 선택의 업데이트 단계를 더 포함하고, 각각의 에포크는 T/2이고, 역추적 간격 T는 트렐리스 인코딩된 데이터 시퀀스내에 존재하는 디코딩된 데이터 시퀀스의 잔존 메모리 깊이를 정의하는 시스템.
- 제12항에 있어서, 에포크의 기간에 걸쳐 각각의 새로운 트렐리스 브랜치에서 희망 트렐리스 스테이트 경로를 업데이트 및 선택하는 단계를 더 포함하는 시스템.
- 제13항에 있어서,복수의 트렐리스 디코딩된 데이터 시퀀스를 식별하는 단계; 및하나의 에포크 기간에 걸쳐 각각의 새로운 트렐리스 브랜치에서 업데이트된 복합 포인터로 상기 복수의 트렐리스 디코딩된 데이터 시퀀스들 중 하나를 식별하는 단계를 더 포함하는 시스템.
- 제14항에 있어서, 제1 포인터의 도움으로 복수의 트렐리스 디코딩된 데이터 시퀀스를 식별하는 단계;하나의 에포크 기간에 걸쳐 각각의 새로운 트렐리스 브랜치에서 상기 제1 포인터와 연관된 값을 업데이트하는 단계;제2 포인터의 도움으로 복수의 트렐리스 디코딩된 데이터 시퀀스를 식별하는 단계; 및상기 제1 또는 제2 포인터와 연관된 값이 업데이트될 때마다 상기 복합 포인터와 연관된 값을 업데이트하는 단계를 더 포함하는 시스템.
- 제15항에 있어서, 각각의 에포크 경계에서 상기 제2 포인터와 연관된 값을 상기 제1 포인터와 연관된 값으로 대체하고, 후속하여 상기 제1 포인터를 리세트하는 단계를 더 포함하는 시스템.
- 인코딩된 심볼을 디코딩하기 위한 복수의 트렐리스 브랜치 및 트렐리스 스테이트를 갖는 트렐리스 디코더로서,트렐리스 스테이트 변환과 연관된 결정 데이터를 생성하는 수단;N개의 스테이트를 갖는 스테이트 변환 트렐리스에 의하여 결정된 바대로, 지연된 결정 데이터로 복수의 선행 트렐리스 스테이트 시퀀스를 식별함으로써 복수의 트렐리스 디코딩된 데이터 시퀀스를 제공하는 수단; 및상기 결정 데이터로 선행 트렐리스 스테이트를 식별하여 업데이트된 포인터로 상기 복수의 트렐리스 디코딩된 데이터 시퀀스들 중 하나를 식별하는 수단을 포함하고,상기 포인터는 각각의 트렐리스 브랜치와 연관된 데이터에 응하여 상기 에포크에 걸쳐 각각의 트렐리스 브랜치에서 지속적으로 업데이트되며, 에포크는 역추적 간격 T의 서브간격인 트렐리스 디코더.
- 제3항에 있어서, 전경로 순방향 추적을 수행하는 상기 수단은:각각의 트렐리스 스테이트 경로에 대한 제1 포인터 P1 - 상기 제1 포인터는 제1 포인터 값을 가지며, 상기 제1 포인터 값은 하나의 에포크 기간에 걸쳐 각각의 새로운 트렐리스 브랜치에서 업데이트됨 -;각각의 트렐리스 스테이트 경로에 대한 추가적인 q-1 포인터 Pj(j=2,3,...,q) - 상기 포인터는 포인터 값을 가지며, 각각의 포인터 값은 에포크 경계에서 업데이트됨 -;을 더 포함하며,각각의 에포크는 T/q의 기간의 역추적 간격 T의 서브간격이고, q는 2 이상의 정수이고, q는 T 이하이며, 상기 역추적 간격 T는 하나의 트렐리스 인코딩된 데이터 시퀀스내에 존재하는 디코딩된 데이터 시퀀스의 잔존 메모리 깊이를 정의하는 시스템.
- 제18항에 있어서, 상기 순방향 추적 포인터는 모든 q 포인터들의 값에 지속적으로 응하며, 이에 따라 하나의 에포크동안 각각의 트렐리스 브랜치에서 실질적으로 지속하여 업데이트되는 시스템.
- 제19항에 있어서, 각각의 포인터 Pj(j=3,...,q)는 포인터 Pj-1의 값으로 각각의 에포크의 종료시 한번씩 업데이트되고, 상기 포인터 P2는 상기 포인터 P1의 값으로 각각의 에포크의 종료시 한번씩 업데이트되며, 상기 제1 포인터 P1은 후속하여 리세트되는 시스템.
- 제20항에 있어서, 상기 시스템에 의하여 출력된 데이터의 시퀀스내에 존재하는 각각의 디코딩된 비트는 T의 연관된 메모리 깊이를 갖는 시스템.
- 제21항에 있어서, 상기 순방향 추적 포인터는 각각의 새로운 트렐리스 브랜치에서 q개의 이전 에포크로부터 희망 트렐리스 스테이트 경로를 지속적으로 식별하는 시스템.
- 트렐리스 인코딩된 데이터 패킷의 그룹을 포함하는 데이터를 프로세싱하는 시스템에서, 트렐리스 디코딩된 데이터를 제공하는 장치는,상기 인코딩된 데이터 패킷에 응하여 트렐리스 스테이트 변환에 연관된 결정 데이터를 생성하는 수단;스테이트 변환 트렐리스에 의하여 결정된 바대로, 상기 결정 데이터에 응하여 선행 트렐리스 스테이트의 시퀀스를 식별하는 역추적 네트워크;상기 선행 트렐리스 스테이트로부터 희망 트렐리스 스테이트 경로를 선택하는 수단;상기 희망 트렐리스 스테이트 경로를 업데이트하는 수단; 및선행 트렐리스 스테이트의 상기 식별된 시퀀스에 응하여, 상기 트렐리스 디코딩된 데이터를 제공하는 수단을 포함하고,상기 역추적 네트워크는,상기 트렐리스를 통하여 전경로 역추적을 수행하는 수단; 및상기 트렐리스를 통하여 전경로 순방향 추적을 수행하는 수단을 더 포함하고,상기 전경로 순방향 추적을 수행하는 수단은,각각의 트렐리스 스테이트 경로에 대한 제1 포인터 P1 - 상기 제1 포인터는 제1 포인터 값을 가지고, 상기 제1 포인터 값은 일 에포크의 기간에 걸쳐 각각의 새로운 트렐리스 브랜치에서 업데이트됨 -; 및각각의 트렐리스 스테이트 경로에 대한 추가적인 q-1 포인터 Pj(j=2,3,..., q) - 상기 포인터는 포인터 값을 가지며, 각각의 포인터 값은 일 에포크 경계에서 업데이트됨 -를 더 포함하며,각각의 에포크는 T/q의 기간의 역추적 간격 T의 서브간격이며, q는 2 이상의 정수이고, q는 T 이하이며, 상기 역추적 간격 T는 트렐리스 인코딩된 데이터 시퀀스내에 존재하는 디코딩된 데이터 시퀀스의 잔존 메모리 깊이를 정의하는 시스템.
- 제23항에 있어서, 복합 순방향 추적 포인터는 상기 모든 q 포인터의 값에 응하고, 상기 복합 순방향 추적 포인터는 각각의 에포크 경계에서 업데이트되는 시스템.
- 제24항에 있어서, 각각의 포인터 Pj(j=3,...,q)는 포인터 Pj-1의 값으로 각각의 에포크의 종료시 한번씩 업데이트되고, 포인터 P2는 포인터 P1의 값으로 각각의 에포크의 종료시 한 번씩 업데이트되며, 상기 제1 포인터 P1은 후속하여 리세트되는 시스템.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37324602P | 2002-04-17 | 2002-04-17 | |
US60/373,246 | 2002-04-17 | ||
PCT/US2003/007166 WO2003090361A1 (en) | 2002-04-17 | 2003-03-10 | A memory management algorithm for trellis decoders |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040099452A true KR20040099452A (ko) | 2004-11-26 |
KR101010784B1 KR101010784B1 (ko) | 2011-01-25 |
Family
ID=29251004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047016609A KR101010784B1 (ko) | 2002-04-17 | 2003-03-10 | 트렐리스 디코더를 위한 메모리 관리 알고리즘 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7149952B2 (ko) |
EP (1) | EP1495547A4 (ko) |
JP (1) | JP4191053B2 (ko) |
KR (1) | KR101010784B1 (ko) |
CN (1) | CN1647391B (ko) |
AU (1) | AU2003218034A1 (ko) |
BR (1) | BR0309218A (ko) |
MX (1) | MXPA04010142A (ko) |
WO (1) | WO2003090361A1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8140947B2 (en) * | 2005-09-30 | 2012-03-20 | Agere Systems Inc. | Method and apparatus for storing survivor paths in a Viterbi detector using systematic pointer exchange |
US20080123210A1 (en) * | 2006-11-06 | 2008-05-29 | Wei Zeng | Handling synchronization errors potentially experienced by a storage device |
KR100864722B1 (ko) * | 2006-12-04 | 2008-10-23 | 삼성전자주식회사 | 트렐리스 인코더 및 이를 구비한 트렐리스 인코딩 장치 |
US8433004B2 (en) | 2010-02-26 | 2013-04-30 | Research In Motion Limited | Low-latency viterbi survivor memory architecture and method using register exchange, trace-back, and trace-forward |
US8402342B2 (en) * | 2010-02-26 | 2013-03-19 | Research In Motion Limited | Method and system for cyclic redundancy check |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3789360A (en) * | 1972-10-13 | 1974-01-29 | Harris Intertype Corp | Convolutional decoder |
KR0135796B1 (ko) * | 1994-11-14 | 1998-04-27 | 김광호 | 비터비복호기에서 트레이스백 수행장치 |
CN1136731A (zh) * | 1995-05-16 | 1996-11-27 | 林茂昭 | 多层网格编码系统 |
JP3280834B2 (ja) * | 1995-09-04 | 2002-05-13 | 沖電気工業株式会社 | 符号化通信方式における信号判定装置および受信装置ならびに信号判定方法および通信路状態推定方法 |
KR970063964A (ko) * | 1996-02-28 | 1997-09-12 | 김광호 | 비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치 |
US5914988A (en) * | 1996-04-09 | 1999-06-22 | Thomson Multimedia S.A. | Digital packet data trellis decoder |
US6094739A (en) * | 1997-09-24 | 2000-07-25 | Lucent Technologies, Inc. | Trellis decoder for real-time video rate decoding and de-interleaving |
KR100237490B1 (ko) * | 1997-11-29 | 2000-01-15 | 전주범 | 트렐리스 코드 데이터의 생존 경로 역추적 장치 |
US6775334B1 (en) * | 1998-11-03 | 2004-08-10 | Broadcom Corporation | Equalization and decision-directed loops with trellis demodulation in high definition TV |
ATE259999T1 (de) * | 1999-08-31 | 2004-03-15 | Broadcom Corp | Speicher ausführung von register-exchange traceback für gigabit ethernet sender-empfänger |
EP1091579B1 (en) * | 1999-09-07 | 2006-02-15 | Thomson Licensing | Trellis demapper for Trellis decoder |
US6560749B1 (en) * | 2000-01-28 | 2003-05-06 | Nec Electronics, Inc. | Apparatus and method for implementing a decoder for convolutionally encoded symbols |
MXPA04010139A (es) * | 2002-04-16 | 2005-06-08 | Thomson Licensing Sa | Arquitectura de descodificador de entramado de television de alta definicion. |
-
2003
- 2003-03-10 WO PCT/US2003/007166 patent/WO2003090361A1/en active Application Filing
- 2003-03-10 BR BR0309218-6A patent/BR0309218A/pt not_active IP Right Cessation
- 2003-03-10 AU AU2003218034A patent/AU2003218034A1/en not_active Abandoned
- 2003-03-10 CN CN038086786A patent/CN1647391B/zh not_active Expired - Lifetime
- 2003-03-10 EP EP03714015A patent/EP1495547A4/en not_active Ceased
- 2003-03-10 JP JP2003587013A patent/JP4191053B2/ja not_active Expired - Lifetime
- 2003-03-10 MX MXPA04010142A patent/MXPA04010142A/es active IP Right Grant
- 2003-03-10 US US10/511,655 patent/US7149952B2/en not_active Expired - Lifetime
- 2003-03-10 KR KR1020047016609A patent/KR101010784B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US20050257123A1 (en) | 2005-11-17 |
EP1495547A1 (en) | 2005-01-12 |
BR0309218A (pt) | 2005-02-09 |
CN1647391A (zh) | 2005-07-27 |
KR101010784B1 (ko) | 2011-01-25 |
EP1495547A4 (en) | 2006-11-08 |
WO2003090361A1 (en) | 2003-10-30 |
JP2006511977A (ja) | 2006-04-06 |
AU2003218034A1 (en) | 2003-11-03 |
MXPA04010142A (es) | 2005-01-25 |
US7149952B2 (en) | 2006-12-12 |
JP4191053B2 (ja) | 2008-12-03 |
CN1647391B (zh) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5151904A (en) | Reconfigurable, multi-user viterbi decoder | |
EP1102408B1 (en) | Viterbi decoder | |
US6810094B1 (en) | Viterbi decoder with pipelined parallel architecture | |
US5878092A (en) | Trace-back method and apparatus for use in a viterbi decoder | |
KR100779782B1 (ko) | 비터비 디코더 용 고속 acs 유닛 | |
US6272661B1 (en) | Minimum memory implementation of high speed viterbi decoder | |
US4715037A (en) | Viterbi decoder comprising a majority circuit in producing a decoded signal | |
US8566683B2 (en) | Power-reduced preliminary decoded bits in viterbi decoders | |
KR20000021049A (ko) | 비터비 디코더의 가산 비교 선택 회로 | |
KR101010784B1 (ko) | 트렐리스 디코더를 위한 메모리 관리 알고리즘 | |
US7590928B2 (en) | Apparatus and method for Viterbi decoding | |
US5257263A (en) | Circuit for decoding convolutional codes for executing the survivor path storage and reverse scanning stage of a Viterbi algorithm | |
US6385258B1 (en) | Viterbi decoder for use in a mobile communication system | |
JPH0951278A (ja) | ビタビ復号器 | |
KR0155516B1 (ko) | 비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리 운용방법 및 그 장치 | |
Black et al. | A hardware efficient parallel Viterbi algorithm | |
US8856630B2 (en) | Continuous parallel Viterbi decoder | |
JP3348069B2 (ja) | ビタビ復号装置および方法 | |
KR100491016B1 (ko) | 역방향 상태 천이의 연속적 제어에 의한 역추적 비터비복호기 및 그 방법 | |
Hu et al. | A Viterbi decoder memory management system using forward traceback and all-path traceback | |
KR100410995B1 (ko) | 즉시역추적 알고리즘을 이용한 비터비 복호기용 생존경로메모리 관리 방법 및 그 장치 | |
KR0148060B1 (ko) | Viterbi 복호기의 ACS를 위한 메모리 최적 구조 | |
JPH02170725A (ja) | ビタビ復号回路 | |
Zadeh et al. | Ancestor based survivor decision in M-algorithm convolutional decoding | |
JP2004120791A (ja) | ビタビ復号器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131219 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171219 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20200107 Year of fee payment: 10 |