KR0155516B1 - 비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리 운용방법 및 그 장치 - Google Patents
비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리 운용방법 및 그 장치 Download PDFInfo
- Publication number
- KR0155516B1 KR0155516B1 KR1019950034132A KR19950034132A KR0155516B1 KR 0155516 B1 KR0155516 B1 KR 0155516B1 KR 1019950034132 A KR1019950034132 A KR 1019950034132A KR 19950034132 A KR19950034132 A KR 19950034132A KR 0155516 B1 KR0155516 B1 KR 0155516B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- state metric
- address
- state
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
Abstract
구속장이 K인 비터기 복호기의 설계시에, 그 부품으로 상태 메트릭 연산 블럭이 사용된다.
구속장이 K일때, 2K-1개의 상태 메트릭이 존재하는데, 상태 메트릭 연산은 기존의 2K-1개 상태 메트릭으로부터 새로운 2K-1개 상태 메트릭을 생성시키는 것이다.
일반적으로 상태 메트릭 연산 블럭의 구현 방법은 기존의 상태 메트릭을 저장하는 메모리와 새로운 상태 메트릭을 저장하는 메모리등 2개의 메모리를 사용하는 구조를 이용하는 것이다.
설계면적의 효과적인 사용을 위하여 한개의 메모리만을 이용한 상태 메트릭 연산 블럭을 구조 및 메모리 번지 운용방법이 고안되고 있으며, 본 발명은 구현방법의 일환으로 메모리 번지 발생기, 지연소자를 사용한 쓰기 메모리 번지 생성기, 파이프 라인 방식의 ACS(add-compare-select) 출력 처리기 등을 구현하였다.
본 발명의 장점은 지연 소자를 사용한 쓰기 메모리 번지 생성기 및 파이프 라인 방실의 ACS 출력 처리기로 상태 메트릭 연산블럭을 구현함으로써, 구조가 간단하며, 설계면적대비 수행속도의 손실이 없다는 점이다.
Description
표 1 : 구속장이 4인 경우에는 메모리 번지로 표현한 비터비 복호기의 격자 상태도.
표 2 : 상태 메트릭 연산을 위한 메모리 번지 운용 순서
제1도는 상태 메트릭 연산을 위한 일반적인 격자 상태도.
A : 상태메트릭의 읽기 번지
B : 상태메트릭의 쓰기 번지
C : 1번지에 쓰여지는 0,4 상태 메트릭의 연산 결과
제2도는 한개의 메모리를 사용하기 위한 격자 상태도.
제3도는 한개의 메모리를 사용한 상태 메트릭 구조.
A : 3비트 계수기 B : 배럴 시프터
C : 상태번지용 다중화기 D : 상태 선택기
E : 쓰기번지용 지연소자 F : 읽기/쓰기 번지용 다중화기
G : ACS 블럭 H : 상태 메트릭용 메모리
제4도는 한개의 메모리를 사용한 상태 메트릭 연산의 타이밍도.
본 발명은 디지틀 통신 시스템에서는 무선 채널에서 발생되는 데이터의 오류를 정정 복원하기 위하여 송신단의 채널 부호기로 길쌈 부호기(convolutional encoder)를 사용했을 경우에 수신단의 복호기로 사용되는 비터비 복호기(Viterbi decoder)에 관한 것으로 특히, 비터비 복호기를 설계하기 위해서는 그 부품으로서 상태 메트릭 처리를 위하여 메모리가 사용되는데 메모리의 사용량을 줄이기 위한 효율적인 상태 메트릭 구조의 구현방법 및 그 장치에 관한 것이다.
일반적으로, 비터비 복호기의 복호연산에 사용되는 상태 메트릭 연산은 경로 메트릭(path metric) 연산이라고 부르기도 하며, 데이터가 입력될 때마다, 그 당시 경로상의 연산값을 구하는 것이다.
길쌈 부호기의 구속장이 K일 경우, 상태변수의 수는(K-1)이며, 상태의 수는 20(K-1)개가 존재한다.
ACS(add-compare-select) 연산은 상태 메트릭 및 가지 메트릭(branch metric)값을 이용하여 수행된다.
이 경우, 다음 단계의 ACS연산을 위하여 연산 결과인 상태 메트릭을 저장하는 메모리가 필요하다.
상기 메모리를 상태 메모리 또는 경로 메모리라고 한다.
상술한 기능을 구현하기 위한 종래 상태 메트릭 연산을 위한 일반적인 격자 상태도를 첨부한 제1도를 참조하여 살펴보면 다음과 같다.
제1도에서 구속장 K=4인 길쌈 부호기의 격자 상태도(trellis diagram)을 살펴보면, 0~7번지의 상태 메트릭(A)의 값을 읽어서 가지 메트릭의 값과 더불어 ACS 연산을 수행한후, 다음 단계의 ACS연산을 위하여 그 결과를 다시 0~7번지에 상태 메트릭(B)값으로 저장한다.
그런데, 0번지의 값과 4번지의 값에 대한 연산 결과가 1번지(C)에 쓰여지기 때문에, 만약 한개의 메모리를 사용하는 경우에는 1번지의 데이터가 손상된다.
따라서, 비터비 복호기의 부품인 상태 메트릭 메모리는 일반적으로 읽기 및 쓰기를 위하여 2개의 메모리를 사용하여 설계하고 있다.
즉, 2개의 메모리를 사용하여 하나의 메모리에서 데이터를 읽어내고, 다른 메모리에 연산결과를 쓰게한다.
또한, 다음 동작 순간에는 각 메모리의 역할을 바꾸어서 읽기 및 쓰기를 수행한다.
그러므로, 항상 하나의 기능을 수행하는데 있어 두개의 메모리가 필요하고, 그에따라 직접화가 떨어지며 소비전력이 크다는 문제점이 발생되었다.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 한개의 메모리만을 사용하여 종래 두개의 메모리가 수행하던 동작을 수행할 수 있도록 하여 회로의 크기를 줄여 반도체 집적회로로 제작할 때에 집적도를 향상시키고, 따라서 소비전력을 감소시킬 수 있는 비터비 복호기에서 한개의 메모리를 사용한 상태 메트릭 메모리 운용방법 및 그 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 특징은, 디지틀 통신 시스템에서 사용되는 비터비 복호기의 운용방법에 있어서, 메모리 번지를 물리적 번지와 논리적 번지로 이원화하여 설정하는 제 1 과정과, 임의의 제 1 시점에서 생성되는 소정갯수의 상태 메트릭의 ACS 연산값은 상기 제 1 시점으로 부터 소정시간 이후의 제 2 시점의 물리적 번지에 쓰여지는 제 2 과정과, 상기 제 2 시점의 논리적 번지는 일반적인 메모리 어드레스의 기능을 수행하고, 동일시점의 ACS 연산결과는 상기 제 2 시점으로 부터 소정시간 이후의 제 3 시점의 물리적 번지에 쓰여지는 제 3 과정 및 상기 제 2 과정과 제 3 과정에서 수행되는 동작을 소정시점 간격으로 반복 수행하여 소정의 고정장 크기에 대응하는 시점에서 상기 제 1 시점과 동일한 상태로 전환되는 제 4 과정을 포함하는데 있다.
상기 목적을 달성하기 위한 본 발명의 다른 특징은, 디지틀 통신 시스템에서 사용되는 비터비 복호기의 운용장치에 있어서, 임의의 제어신호에 따라 소정시점의 상태를 선택하는 상태선택수단과, 임의의 클럭신호의 입력을 카운팅하여 출력하고 상기 상태선택수단에 제어신호를 입력하는 소정비트의 카운팅수단과, 상기 상태선택수단에서 출력되는 상태선택신호에 따라 상기 카운팅수단의 출력신호를 입력받아 선택적으로 출력하는 제 1 다중화수단과, 임의의 제어신호에 따라 메모리 라이팅신호로 상기 제 1 다중화에서 출력되는 신호를 지연시킨 신호를 출력하고, 상기 제 1 다중화에서 직접 출력되는 신호를 메모리 리딩신호로 출력하는 읽기/쓰기 메모리 번지 생성수단 및 메모리로 부터 출력되는 데이타를 입력받은 ACS 블럭의 출력을 파이프 라인 방식으로 처리하기 임의의 제어신호에 따라 상기 ACS 블럭의 제 1 출력신호를 지연하여 상기 메모리의 데이타 입력으로 사용하거나, 상기 ACS 블럭의 제 2 출력신호를 직접 상기 메모리의 데이타 입력단에 전송하는 메모리 입력 데이타 처리수단을 포함하는데 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 설명한다.
우선, 본 발명에서 해소해야 하는 주안점에 대하여 살펴보면, 한개의 메모리를 사용하는 경우에 있어서, ACS 연산 방법은 2개의 메모리를 사용하는 경우와 동일하지만, 메모리에 데이터를 읽기/쓰기 할때, 데이터의 손상을 방지해야 한다.
이를 위해 메모리 번지 운용 방법이 2개의 메모리를 사용할 때와 달라저야 할 것이다.
첨부한 제2도를 참조하여 상술한 본 발명의 특징을 살펴보면, 제2도는 한개의 메모리만을 사용할 때, K=4인 상태 메트릭 연산을 위한 격자 상태도를 나타낸 것이다.
상기 제2도에서 번지는(물리적 번지, 논리적 번지)(A)로 표현된다.
T0에서 8가지 상태 메트릭의 ACS 연산값은 T1의 물리적 번지에 쓰여진다.
T1의 논리적 번지는 두개의 메모리를 사용할 때의 번지와 동일시되며, T1의 ACS 연산결과는 T2의 물리적 번지에 쓰여진다.
계속해서 T2 및 T3과정을 통해 상태 메트릭 연산이 수행되며, 메모리 번지는 다시 T0로 순환된다.
이와같은 번지운용 방법에 의하면 메모리에서 테이터의 읽기 번지가 다음 순간의 쓰기 번지로 사용되므로, 상태 메트릭 연산중 데이터 쓰기 과정에서 생기는 데이터의 손상이 방지된다.
구속장이 4(K=4)인 경우, 비터비 복호기의 격자 상태도를 메모리 번지로 표현한 표 1을 살펴보면 다음과 같다.
상기 표 1을 살펴보면, 한개의 메모리 만으로 상태 메트릭 연산을 구현하려면, 메모리에서 데이터를 읽은 번지에 ACS에서 수행된 출력 데이터가 쓰여져야 한다.
예를 들어, T0의 물리적 번지 0과 4는 논리적 번지가 0,4이며, ACS 연산결과는 T1의 물리적 번지 0,4에 논리적 번지 0,1로 저장된다.
또한 T0의 물리적 번지 1과 5는 논리적 번지가 1,5이며, ACS 연산결과는 T1의 물리적 번지 1,5에 논리적 번지 2,3으로 저장된다.
T1의 물리적 번지 0과 2는 논리적 번지가 0,4이며, ACS 연산결과는 T2의 물리적 번지 0,2에 논리적 번지 0,1로 저장된다.
T2의 물리적 번지 0과 1은 논리적 번지가 0,4이며, ACS 연산결과는 다음 상태의 물리적 번지 0,1에 논리적 번지 0,1로 저장되는데 이는 T0상태와 같다.
상기와 같은 방식을 블럭으로 구현하면, 첨부한 제3도와 같다.
제3도에서 3비트 계수기(A)에서 출력되는 메모리 번지는, 시프트 라이트(shift-right)하는 배럴 시프터(barrel shifter)(B)를 통해 3×1 다중화기(MUX)(C)로 입력되면, 다중화기의 선택단자는 상태 선택기(D)의 출력 T0, T1, T2이다.
상태 선택기(D)는 3비트 계수기(A)의 출력을 입력 클럭으로 받아들이는 2비트 계수기 및 디코더(decoder)로 구성된다.
메모리 읽기 번지는 2×1 다중화기(E)를 통해 메모리(RAM)(G)로 입력되며, 메모리 쓰기 번지는 지연소자(F)를 통해 한번의 읽기/쓰기 구간만큼 지연된후, 2×1 다중화기(E)를 통해 메모리(RAM)(G)로 입력된다.
상기 읽기 번지에 의해 출력되는 메모리의 상태 메트릭 값은 ACS(H)블럭에서 가지 메트릭 값과 함께 연산된다.
ACS 블럭의 출력인 새로운 상태 메트릭은 쓰기 번지가 입력될 때, ACS1에 의해 선택되는 ACS 연산결과는 지연소자(J)를 거치게 되므로, 메모리 입력 데이터는 파이프라인 방식으로 처리된다.
제4도는 한개의 메모리를 사용한 상태 메트릭 연산의 타이밍도로서, 쓰기 번지인 wadd와 읽기 번지인 radd는 서로 반전 관계이며, wadd는 radd보다 1번지 구간 지연된다.
(A)에서 radd가 1이고 wadd가 0일때, ACS에 입력되어 있는 메모리의 데이터는 0번지 및 1번지의 상태 메트릭 값이다.
ACS0가 1일때 ACS 연산결과인 논리적 번지 0의 상태 메트릭값이 메모리에 입력된다.
(B)에서 radd가 2이고 wadd가 1일때, ACS에 입력된 메모리의 데이터는 2번지의 상태 메트릭 값이며, ACS1이 1일때, 논리적 번지 1의 상태 메트릭값이 메모리에 입력된다.
상기 표 1의 논리적 번지 순서대로 상태 메트릭 값을 메모리에 저장시키기 위한 물리적 번지의 생성 순서 즉, 상태 메트릭 연산을 위한 메모리 번지 운용 순서는 아래의 표 2와 같다.
상기 표 2에서 살펴보면 T0, T1, T2는 물리적 메모리 번지 생성 순서를 3개의 구간으로 구분한 제어신호로서, T0가 1일때, 물리적 번지의 발생 순서는 0,4,1,5,2,6,3,7이며, T1이 1일때, 물리적 번지의 발생 순서는 0,2,4,6,1,3,5,7이고, T2가 1일때, 물리적 번지의 발생 순서는 0,1,2,3,4,5,6,7이다.
상기와 같이 동작하는 본 발명에 따른 비터비 복호기에서 한개의 메모리를 사용한 상태 메트릭 메모리 운용방법을 제공하여 비터비 복호기의 효율적인 상태 메트릭 메모리 번지 운용 방식을 제공하므로써 한 개의 메모리만을 사용한 상태 메트릭 연산 블럭의 설계가 가능하게 되어, ASIC으로 설계 제작시에 설계 면적이 감소하며, 소모전력의 감소 효과가 있다.
구속장이 K인 비터기 복호기의 설계시에, 그 부품으로 상태 메트릭 연산 블럭이 사용된다.
구속장이 K일때, 2 개의 상태 메트릭이 존재하는데, 상태 메트릭 연산은 기존의 2 개 상태 메트릭으로부터 새로운 2 개 상태 메트릭을 생성시키는 것이다.
일반적으로 상태 메트릭 연산 블럭의 구현 방법은 기존의 상태 메트릭을 저장하는 메모리와 새로운 상태 메트릭을 저장하는 메모리등 2개의 메모리를 사용하는 구조를 이용하는 것이다.
설계면적의 효과적인 사용을 위하여 한개의 메모리만을 이용한 상태 메트릭 연산 블럭을 구조 및 메모리 번지 운용방법이 고안되고 있으며, 본 발명은 구현방법의 일환으로 메모리 번지 발생기, 지연소자를 사용한 쓰기 메모리 번지 생성기, 파이프 라인 방식의 ACS(add-compare-select) 출력 처리기 등을 구현하였다.
본 발명의 장점은 지연 소자를 사용한 쓰기 메모리 번지 생성기 및 파이프 라인 방실의 ACS 출력 처리기로 상태 메트릭 연산블럭을 구현함으로써, 구조가 간단하며, 설계면적대비 수행속도의 손실이 없다는 점이다.
Claims (2)
- 디지틀 통신 시스템에서 사용되는 비터비 복호기의 운용방법에 있어서, 메모리 번지를 물리적 번지와 논리적 번지로 이원화하여 설정하는 제 1 과정과, 임의의 제 1 시점에서 생성되는 소정갯수의 상태 메트릭의 ACS 연산값은 상기 제 1 시점으로 부터 소정시간 이후의 제 2 시점의 물리적 번지에 쓰여지는 제 2 과정과, 상기 제 2 시점의 논리적 번지는 일반적인 메모리 어드레스의 기능을 수행하고, 동일시점의 ACS 연산결과는 상기 제 2 시점으로 부터 소정시간 이후의 제 3 시점의 물리적 번지에 쓰여지는 제 3 과정; 상기 제 2 과정과 제 3 과정에서 수행되는 동작을 소정시점 간격으로 반복 수행하여 소정의 고정장 크기에 대응하는 시점에서 상기 제 1 시점과 동일한 상태로 전환되는 제 4 과정을 포함하는 것을 특징으로 하는 비터비 복호기에서 한개의 메모리를 사용한 상태 메트릭 메모리 운용 방법.
- 디지틀 통신 시스템에서 사용되는 비터비 복호기의 운용장치에 있어서, 임의의 제어신호에 따라 소정시점의 상태를 선택하는 상태선택수단과, 임의의 클럭신호의 입력을 카운팅하여 출력하고 상기 상태선택수단에 제어신호를 입력하는 소정비트의 카운팅수단과; 상기 상태선택수단에서 출력되는 상태선택신호에 따라 상기 카운팅수단의 출력신호를 입력받아 선택적으로 출력하는 제 1 다중화수단과; 임의의 제어신호에 따라 메모리 라이팅신호로 상기 제 1 다중화에서 출력되는 신호를 지연시킨 신호를 출력하고, 상기 제 1 다중화에서 직접 출력되는 신호를 메모리 리딩신호로 출력하는 읽기/쓰기 메모리 번지 생성수단; 및 메모리로 부터 출력되는 데이타를 입력받은 ACS 블럭의 출력을 파이프 라인 방식으로 처리하기 임의의 제어신호에 따라 상기 ACS 블럭의 제 1 출력신호를 지연하여 상기 메모리의 데이타 입력으로 사용하거나, 상기 ACS 블럭의 제 2 출력신호를 직접 상기 메모리의 데이타 입력단에 전송하는 메모리 입력 데이타 처리수단을 포함하는 것을 특징으로 하는 비터비 복호기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034132A KR0155516B1 (ko) | 1995-10-05 | 1995-10-05 | 비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리 운용방법 및 그 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034132A KR0155516B1 (ko) | 1995-10-05 | 1995-10-05 | 비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리 운용방법 및 그 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970024633A KR970024633A (ko) | 1997-05-30 |
| KR0155516B1 true KR0155516B1 (ko) | 1998-12-15 |
Family
ID=19429339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950034132A KR0155516B1 (ko) | 1995-10-05 | 1995-10-05 | 비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리 운용방법 및 그 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0155516B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2489999A (en) * | 2011-04-12 | 2012-10-17 | Siemens Vai Metals Tech Ltd | Feed Roll Assembly |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100306880B1 (ko) * | 1998-10-29 | 2001-11-05 | 박종섭 | 한 개의 메모리를 이용한 비터비 디코딩 장치 및 그 방법 |
| KR100834663B1 (ko) * | 2002-03-11 | 2008-06-02 | 삼성전자주식회사 | 직접 메모리 접근을 이용한 비터비 복호기 및 비터비 복호 방법 |
-
1995
- 1995-10-05 KR KR1019950034132A patent/KR0155516B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2489999A (en) * | 2011-04-12 | 2012-10-17 | Siemens Vai Metals Tech Ltd | Feed Roll Assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970024633A (ko) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100538730B1 (ko) | 비터비디코딩장치및비터비디코딩방법 | |
| US4979175A (en) | State metric memory arrangement for a viterbi decoder | |
| US5151904A (en) | Reconfigurable, multi-user viterbi decoder | |
| KR100528424B1 (ko) | 비터비디코딩장치및비터비디코딩방법 | |
| KR940010435B1 (ko) | 비터비 복호기의 경로기억장치 | |
| CA2068117C (en) | Viterbi decoder device | |
| EP0899887A2 (en) | Low-power-consumption viterbi decoder | |
| US6523146B1 (en) | Operation processing apparatus and operation processing method | |
| US7003717B2 (en) | Decoding apparatus, decoding method, data-receiving apparatus and data-receiving method | |
| KR20010022310A (ko) | 길쌈 부호의 연출력 복호 장치 및 연출력 복호 방법 | |
| KR100285067B1 (ko) | 비터비 디코더의 가산 비교 선택 회로 | |
| EP0973266A1 (en) | Viterbi decoding method and apparatus therefor | |
| KR100336246B1 (ko) | 디지탈프로세서및코-프로세서를구비한집적회로 | |
| KR0155516B1 (ko) | 비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리 운용방법 및 그 장치 | |
| US7756224B2 (en) | Viterbi decoding circuit and wireless device | |
| US6385258B1 (en) | Viterbi decoder for use in a mobile communication system | |
| US7149952B2 (en) | Memory management algorithm for trellis decoders | |
| JP2010206570A (ja) | 復号装置、復号方法 | |
| JP3348069B2 (ja) | ビタビ復号装置および方法 | |
| EP0851591B1 (en) | Data processor and data processing method | |
| KR100732183B1 (ko) | 트렐리스 다이아그램의 아날로그적 구현 및 순환적 연결에 의한 고속 비터비 디코딩 방법 | |
| KR19990076528A (ko) | 비터비 알고리즘 처리를 위한 가산 비교 선택 고속화 장치 및방법 | |
| JP2575854B2 (ja) | ビタビ復号回路 | |
| JPH0361375B2 (ko) | ||
| KR100195004B1 (ko) | 비트시리얼 비터비 디코더의 가산/비교/선택 어레이 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090703 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |