KR960032231A - 승산기 및 곱합 연산 장치 - Google Patents

Abstract

본 발명은 회로 면적의 감소 연산 시간을 그다지 증가시키지 않고, 하드웨어량의 감소를 가능하게 하는 승산기를 제공하는 것을 목적으로 한다.

본 발명에 있어서, 글록 CLK의 전반의 ①에서 승산 에러이(6)를 16단 통과하여, 필요한 승산의 반의 연산을 행하며, 그 중간 결과를 래치회로(3)에 보존한다. 또, 클럭 CLK의 후반 ②에서는 보존된 중간 결과와 나머지 승산 어레이(6)의 16단의 통과분과의 연산을 행한다. 그리고, 다음의 클록 CLK의 전반 ③에서는 승산 어레이(6)로부터의 출력 결과를 가산하여 출력한다.

〔선택도〕제3도

Description

승산기 및 곱합 연산 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 제1실시예를 도시한 승산기의 전체 구성도

제2도는 제1실시예의 승산 어레이의 각 단의 구성을 도시한 도면

제3도는 제1실시예의 승산기의 승상 동작을 도시한 도면

Claims (6)

1. 피승수 데이타를 유지하는 피승수 유지회로(1)와, 승수 데이타의 상위로부터 소정 비트를 유지하는 승수유지회로(2)와, 클록의 전반 또는 후반에 의해 상기 승수 데이타의 하위로부터 소정 비트와 상기 승수 유지회로의 출력을 전환시키는 제1선택기(4)와, 중간합 데이타를 유지하는 중간합 유지회로(3)와, 상기 클록의 전반 또는 후반에 의해 초기치와 상기 중간합 유지회로의 출력을 전환시키는 제2선택기(5)와, 상기 제1선택기의 출력과 상기 피승수 유지회로의 출력에 기초하여 부분곱을 생성하는 복수단의 부분곱 생성회로(6a)와, 상기 제2선택기의 출력 또는 전단의 누적 가산회로의 출력과 상기각 단의 부분곱 생성회로의 출력에 기초하여 누적가산을 행하여 승산의 중간결과인 상기 중간합 데이타를 생성하는 복수단의 누적 가산회로(6b)와, 상기 누적 가산회로의 소정단의 출력과 상기 각 단의 누적 가산회로의 출력의 일부를 유지하는 누적 가산결과 유지회로(9)와, 상기 각 단의 누적 가산회로의 출력의 1부를 격납하는 출력 유지회로(7,8)를 갖는 승산기에 있어서, 상기 클록의 전반 또는 후반의 제1타이밍시에는, 상기 제1선택기에 의해 상기 승수 데이타의 하위로부터 소정 비트를 선택하고, 상기 제2선택기에 의해 상기 초기치를 선택하며, 상기 각단의 부분곱 생성회로는 상기 제1선택기의 출력 1비트와 상기 피승수 유지회로의 각 비트의 출력으로부터 부분곱을 생성하는 동시에, 상기 각 단의 누적 가산회로는 상기 제2선택기의 출력 또는 전단의 누적 가산회로의 출력과 상기 부분곱 생성회로의 출력과의 가산을 행하고, 그 소정단의 누적 가산회로의 출력을 상기 중간합 데이타로서 중간합 유지회로에 기록하고, 상기 각 단의 누적 가산회로의 출력의 소정 비트수를 상기 출력 유지회로의 소정의 비트 위치에 기록하며, 상기 클록이 전환된 클록 후반 또는 전반의 제2타이밍시에는, 상기 제1선택기에 의해 상기 승수 유지회로의 출력을 선택하고, 상기 제2선택기에 의해 상기 중간합 유지회로의 출력을 선택하며, 상기 각 단의 부분곱 생성회로는 상기 제1선택기의 출력 1비트와 상기 피승수 유지회로의 각 비트의 출력으로부터 부분곱을 생성하는 동시에, 상기 각 단의 누적 가산회로는 상기 제2선택기의 출력 또는 전단의 누적 가산회로의 출력과 상기 부분곱 생성회로의 출력의 가산을 행하고, 그 소정단의 누적 가산회로의 출력과 상기 각 단의 누적 가산회로의 출력의 소정 비트수를 상기 누적 가산결과 유지회로에 기록하는 것을 특징으로 하는 승산기.
2. 피승수 데이타를 유지한 피승수 유지회로(21)와, 승수 데이타의 상위로부터 소정 비트를 유지하는 승수 유지회로(22)와, 클록의 전반 또는 후반에 의해 상기 승수 데이타의 하위로부터 소정 비트와 상기 승수 유지회로의 출력을 전환시키는 제1선택기(24)와, 상기 제1선택기의 출력을 부호화하는 부호화 회로(26), 중간합 데이타를 유지하는 중간합 유지회로(23)와, 상기 클록의 전반 또는 후반에 의해 초기치와 상기 중간합 유지회로의 출력을 전환시키는 제2선택기(25)와, 상기 부호화 회로의 출력과 상기 피승수 유지회로의 출력에 기초하여 부분곱을 생성하는 복수단의 부분곱 생성회로(28a)와, 상기 제2선택기의 출력 또는 전단의 누적 가산회로의 출력과 상기 각 단의 부분곱 생성회로의 출력에 기초하여 누적 가산을 행하여 승산의 중간 결과인 상기 중간합 데이타를 생성하는 복수단의 누적 가산회로(27b)와, 상기 누적 가산회로의 소정단의 출력과 상기 각 단의 누적 가산회로의 출력의 일부를 유지하는 누적 가산결과 유지회로(31)와, 상기 각 단의 누적 가산회로의 출력의 1부를 격납하는 출력 유지회로(29,30)를 갖는 승산기에 있어서, 상기 클록의 전반 또는 후반의 제1타이밍시에는, 상기 제1선택기에 의해 상기 승수 데이타의 하위로부터 소정 비트를 선택하고, 상기 제2선택기에 의해 상기 초기치를 선택하며, 상기 각 단의 부분곱 생성회로는 상기 부호화 회로의 부호화 결과와 상기 피승수 유지회로의 출력으로부터 부분곱을 생성하는 동시에, 상기 각 단의 누적 가산회로는 상기 제2선택기의 출력 또는 전단의 누적 가산회로의 출력과 상기 부분곱 생성회로의 출력과의 가산을 행하며, 그 소정단의 누적 가산회로의 출력을 상기 중간합 데이타로서 중간합 유지회로에 기록하고, 상기 각 단의 누적 가산회로의 출력의 소정 비트수를 상기 출력 유지회로의 소정의 비트위치에 기록하며; 상기 클록이 전환된 클록 후반 또는 전반의 제2타이밍시에는, 상기 제1선택기에 의해 상기 승수 유지회로의 출력을 선택하고, 상기 제2선택기에 의해 상기 중간합 유지회로의 출력을 선택하며, 상기 각 단의 부분곱 생성회로는 상기 부호화 회로의 출력과 상기 피승수 유지회로의 출력으로부터 부분곱을 생성하는 동시에, 상기 각 단의 누적 가산회로는 상기 제2선택기의 출력 또는 전단의 누적 가산회로의 출력과 상기 부분곱 생성회로의 출력과의 가산을 행하며, 그 소정단의 누적 가산회로의 출력과 상기 각 단의 누적 가산회로의 출력의 소정 비트수를 상기 누적 가산결과 유지회로에 기록하는 것을 특징으로 하는 승산기.
3. 피승수 데이타를 유지하는 피승수 유지회로(21)와, 승수 데이타의 상위로부터 소정 비트를 유지하는 승수 유지회로(22)와, 클록의 전반 또는 후반에 의해 상기 승수 데이타의 하위로부터 소정 비트와 상기 승수 유지회로의 출력을 전환시키는 제1선택기(24)와, 상기 제1선택기의 출력을 부호화하는 부호화 회로(26)와, 상기 부호화 회로의 부호화 결과를 상기 클록의 논리치가 변화할 때에 유지하여 출력하는 부호화 결과 유지회로(41)와, 중간합 데이타를 유지하는 중간합 유지회로(23a)와, 상기 클록의 후반 또는 전반에 의해 초기치와 상기 중간합 유지회로의 출력을 전환시키는 제2선택기(25a)와, 상기 부호화 결과 유지회로의 출력과 상기 피승수 유지회로의 출력에 기초하여 부분곱을 생성하는 복수단의 부분곱 생성회로(27a)와, 상기 제2선택기의 출력 또는 전단의 누적 가산회로의 출력과 상기 각 단의 부분곱 생성회로의 출력에 기초하여 누적 가산을 행하여 승산의 중간결과인 상기 중간합 데이타를 생성하는 복수단의 누적 가산회로(27b)와, 상기 누적 가산회로의 소정단의 출력과 상기 각 단의 누적 가산회로의 출력의 일부를 유지하는 누적 가산결과 유지회로(31a)와, 상기 각 단의 누적 가산회로의 출력의 1부를 격납하는 출력 유지회로(29a, 39a)를 갖는 승산기에 있어서, 상기 클록의 전반 또는 후반의 제1타이밍시에는 , 상기 제1선택기에 의해 상기 승수 데이타의 하위로부터 소정 비트를 선택하고, 상기 부호화 회로는 상기 제1선택기의 출력의 부호화를 행하여 그 부호화 결과를 상기 부호화 결과 유지회로에 기록하며; 상기 클록이 전환된 클록 후반 또는 전반의 제2타이밍시에는, 상기 제2선택기에 의해 상기 초기치를 선택하고, 상기 각 단의 부분곱 생성회로는 상기 부호화 결과 유지회로의 출력과 상기 피승수 유지회로의 출력으로부터 부분곱을 생성하는 동시에, 상기 각 단의 누적 가산회로는 상기 제2선택기의 출력 또는 전단의 누적 가산회로의 출력과 상기 부분곱 생성회로의 출력과의 가산을 행하며, 그 소정단의 누적 가산회로의 출력을 상기 중간합 데이타로서 중간합 유지회로에 기록하고, 상기 각 단의 누적 가산회로의 출력의 소정 비트수를 상기 출력 유지회로의 소정의 비트 위치에 기록하며, 상기 제1선택기에 의해 상기 승수 유지회로의 출력을 선택하고, 상기 부호화 회로는 상기 제1선택기의 출력의 부호화를 행하여 그 부호화 결과를 상기 부호화 결과 유지회로에 기록하며; 상기 클록이 전환된 클록 전반 또는 후반의 제3타이밍시에는, 상기 제2선택기에 의해 상기 중간합 유지회로의 출력을 선택하고, 상기 각 단의 부분곱 생성회로는 상기 부호화 결과 유지회로의 출력과 상기 피승수 유지회로의 출력으로부터 부분솝을 생성하는 동시에, 상기 각 단의 누적 가산회로는 상기 제2선택기의 출력 또는 전단의 누적 가산회로의 출력과 상기 부분곱 생성회로의 출력과의 가산을 행아며, 그 소정단의 누적 가산회로의 출력과 상기 각 단의 누적 가산회로의 소정 비트수를 상기 누적 가산결과 유지회로에 기록하는 것을 특징으로 하는 승산기.
4. 제1항에 따른 승산기의 상기 누적 가산결과 유지회로의 출력측에, 자리올림 보존 가산기(51)를 통하여 자리올림 전파 가산기(32a)를 설치한 곱합 연산장치에 있어서, 상기 제2타이밍후에 상기 클록이 전환된 클록 전반 또는 후반의 제3타이밍시에, 상기 자리올림 보존 가산기에 의해서 상기 누적 가산결과 유지회로의 출력과 곱합 연산 데이타와의 가산을 행하고, 그 가산 결과를 다시 상기 자리올림 전파 가산기에 의해서 가산하여 곱합 연산 결과를 출력하는 것을 특징으로 하는 곱합 연산 장치.
5. 제2항에 따른 승산기의 상기 누적 가산 결과 유지회로 및 상기 출력 유지회로의 출력측에 자리올림 보존 가산기(51)를 통하여 자리올림 전파 가산기(32a)를 설치한 곱합 연산 장치에 있어서, 상기 제2타이밍후에 상기 클록이 전환된 클록 전반 또는 후반의 제3타이밍시에, 상기 자리올림 보존 가산기에 의하여 상기 누적 가산 결과 유지회로의 출력 및 상기 출력 유지회로의 출력과 곱합 연산 데이타와의 가산을 행하고, 그 가산 결과를 다시 상기 자리올림 전파 가산기에 의하여 가산하여 곱합 연산 결과를 출력하는 것을 특징으로 하는 곱합 연산 장치.
6. 제3항에 따른 승산기의 상기 누적 가산 결과 유지회로 및 상기 출력 유지회로의 출력측에 자리올림 보존 가산기(51)를 통하여 자리올림 전파 가산기(32a)를 설치한 곱합 연산 장치에 있어서, 상기 제3타이밍후에 상기 클록이 전환된 클록 후반 또는 전반의 제4타이밍시에, 상기 자리올림 보존 가산기에 의하여 상기 누적 가산 결과 유지회로의 출력 및 상기 출력 유지회로의 출력과 곱합 연산 데이타와의 가산을 행하며, 그 가산 결과를 다시 상기 자리올림 전파 가산기에 의하여 가산하여 곱합 연산 결과를 출력하는 것을 특징으로 하는 곱합 연산 장치.

   ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.