KR950012271A - 이산코사인변환장치 - Google Patents

이산코사인변환장치 Download PDF

Info

Publication number
KR950012271A
KR950012271A KR1019940027398A KR19940027398A KR950012271A KR 950012271 A KR950012271 A KR 950012271A KR 1019940027398 A KR1019940027398 A KR 1019940027398A KR 19940027398 A KR19940027398 A KR 19940027398A KR 950012271 A KR950012271 A KR 950012271A
Authority
KR
South Korea
Prior art keywords
data
same
address
bit value
storage means
Prior art date
Application number
KR1019940027398A
Other languages
English (en)
Other versions
KR0139703B1 (ko
Inventor
데츠 나가마츠
김이섭
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950012271A publication Critical patent/KR950012271A/ko
Application granted granted Critical
Publication of KR0139703B1 publication Critical patent/KR0139703B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Complex Calculations (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

[목적] 장치전체의 사이즈를 작게 하는 것을 가능하게 한다.
[구성] 번호가 붙여진 2N개의 입력데이터중 우수차의 N개의 데이터의 동일자리수의 비트값을 어드레스로 하고, 이 어드레스에 상기 동일 자리수의 비트값과 변환행렬성분의 곱·합데이터가 격납되어 있는 제1기억수단(6a)과, 2N개의 입력데이터중 기수차의 N개의 데이터의 동일 자리수의 비트값을 어드레스로 하고, 이 어드레스에 상기 동일 자리수의 비트값을 어드레스로 하고, 이 어드레스에 상기 동일 자리수의 비트값과 변환행렬성분의 곱·합데이터가 격납되어 있는 제2기억수단(6b), 순방향변환시에는 제2기억수단으로부터의 독출데이터중 일부의 데이터를 그대로 출력하고, 역방향변환시에는 상기 일부의 데이터를 반전하여 출력하는 반전수단(71,72), 제1기억수단으로부터의 독출데이터를 누적가산하는 제1누적가산수단 및, 제2기억수단으로부터의 독출데이터로부터 상기 일부의 데이터를 제외한 나머지 데이터 및 반전수단의 출력을 각각 누적가산하는 제2누적가산수단을 구비하고, 제1기억수단에는 순방향변환과 역방향변환에서 다른 데이터가 기억되고, 제2기억수단에는 동일한 데이터가 기억되어 있는 것을 특징으로 한다.

Description

이산코사인변환장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 구성을 나타낸 블럭도,
제2도는 본 발명의 제2실시예의 구성을 나타낸 블럭도,
제3도는 보수생성기의 구체예를 나타낸 회로도,
제4도는 1뱅크구조의 ROM의 구성을 나타낸 회로도,
제5도는 종래의 이산코사인변환장치의 구성을 나타낸 블럭도,
제6도는 2뱅크구조의 ROM의 구성을 나타낸 회로도,
제7도는 데이터 입력장치의 구성의 구체예를 나타낸 모식도이다.
*도면의 주요부분에 대한 부호의 설명
1i:데이터 입력장치2i(i=1, …, 8):데이터 입력장치의 출력단
3i(i=1, …, 4):가산기4i(i=1, …, 4):감산기
5i(i=1, …, 8):선택스위치6a,6b:ROM
7i(i=1,2):보수생성기8i(i=1, …, 16):파이프라인 레지스터
9i(i=1, …, 8):가산기10i(i=1, …, 8):파이프라인 레지스터
11i(i=1, …, 8):가산기12i(i=1, …, 8):레지스터
13i(i=1, …, 4):가산기14i(i=1, …, 4):감산기
19i(i=1, …, 8):선택스위치22i(i=1, …, 8):출력레지스터

Claims (1)

  1. 번호가 붙여진 2N개의 입력데이터중 우수차의 N개의 데이터의 동일 자리수의 비트값을 어드레스로 하고, 이 어드레스에 상기 동일 자리수의 비트값과 변환행렬성분의 곱·합데이터가 격납되어 있는 제1기억수단과, 상기 2N개의 입력데이터중 기수차의 N개의 데이터의 동일 자리수의 비트값을 어드레스로 하고, 이 어드레스에 상기 동일 자리수의 비트값과 변환행렬성분의 곱·합데이터가 격납되어 있는 제2기억수단, 순방향변환시에는 상기 제2기억수단으로부터의 독출데이터중 일부의 데이터를 그대로 출력하고, 역방향변환시에는 상기 일부의 데이터를 반전하여 출력하는 반전수단, 상기 제1기억수단으로부터의 독출데이터를 누적가산하는 제1누적가산수단 및, 상기 제2기억수단으로부터의 독출데이터로부터 상기 일부의 데이터를 제외한 나머지 데이터 및 상기 반전수단의 출력을 각각 누적가산하는 제2누적가산수단을 구비하고, 상기 제1기억수단에는 순방향변환과 역방향변환에서 다른 데이터가 기억되고, 상기 제2기억수단에는 동일한 데이터가 기억되어 있는 것을 특징으로 이산코사인변환장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940027398A 1993-10-26 1994-10-26 이산코사인변환장치 KR0139703B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5267376A JP2997613B2 (ja) 1993-10-26 1993-10-26 離散コサイン変換装置
JP93-267376 1993-10-26

Publications (2)

Publication Number Publication Date
KR950012271A true KR950012271A (ko) 1995-05-16
KR0139703B1 KR0139703B1 (ko) 1998-07-01

Family

ID=17443985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940027398A KR0139703B1 (ko) 1993-10-26 1994-10-26 이산코사인변환장치

Country Status (5)

Country Link
US (1) US5598361A (ko)
EP (1) EP0650128B1 (ko)
JP (1) JP2997613B2 (ko)
KR (1) KR0139703B1 (ko)
DE (1) DE69425101T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW284869B (ko) 1994-05-27 1996-09-01 Hitachi Ltd
JP2778622B2 (ja) * 1995-06-06 1998-07-23 日本電気株式会社 ２次元ｄｃｔ回路
US5867601A (en) * 1995-10-20 1999-02-02 Matsushita Electric Corporation Of America Inverse discrete cosine transform processor using parallel processing
US5805482A (en) * 1995-10-20 1998-09-08 Matsushita Electric Corporation Of America Inverse discrete cosine transform processor having optimum input structure
US5801979A (en) * 1995-10-20 1998-09-01 Matsushita Electric Corporation Of America Carry logic that produces a carry value from NLSBs for a ROM accumulator in an inverse discrete cosine transform processor
US5999958A (en) * 1996-04-24 1999-12-07 National Science Council Device for computing discrete cosine transform and inverse discrete cosine transform
US5854757A (en) * 1996-05-07 1998-12-29 Lsi Logic Corporation Super-compact hardware architecture for IDCT computation
GB0405283D0 (en) * 2004-03-09 2004-04-21 Aspex Technology Ltd Multi-port memory for flexible and space efficient corner turning networks in associative processors
US20070009166A1 (en) * 2005-07-05 2007-01-11 Ju Chi-Cheng Scalable system for discrete cosine transform and method thereof
US10642921B2 (en) 2011-11-03 2020-05-05 Texas Instruments Incorporated Unified forward and inverse transform architecture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829465A (en) * 1986-06-19 1989-05-09 American Telephone And Telegraph Company, At&T Bell Laboratories High speed cosine transform
FR2603719B1 (fr) * 1986-09-04 1991-10-31 Duhamel Pierre Dispositif de determination de la transformee numerique d'un signal
US5268853A (en) * 1989-12-01 1993-12-07 Ricoh Company, Ltd. Orthogonal transformation processor for compressing information
JP2511173B2 (ja) * 1990-05-11 1996-06-26 株式会社グラフィックス・コミュニケーション・テクノロジーズ 離散コサイン順変換・逆変換装置
JP2866754B2 (ja) * 1991-03-27 1999-03-08 三菱電機株式会社 演算処理装置
US5361220A (en) * 1991-11-29 1994-11-01 Fuji Photo Film Co., Ltd. Discrete cosine transformation with reduced components
JP3046115B2 (ja) * 1991-11-29 2000-05-29 富士フイルムマイクロデバイス株式会社 離散コサイン変換器
KR950000386B1 (ko) * 1992-12-30 1995-01-16 재단법인 한국전자통신연구소 이산여현 변환회로

Also Published As

Publication number Publication date
US5598361A (en) 1997-01-28
DE69425101D1 (de) 2000-08-10
DE69425101T2 (de) 2001-03-22
EP0650128A2 (en) 1995-04-26
JPH07121507A (ja) 1995-05-12
EP0650128A3 (en) 1995-06-07
EP0650128B1 (en) 2000-07-05
JP2997613B2 (ja) 2000-01-11
KR0139703B1 (ko) 1998-07-01

Similar Documents

Publication Publication Date Title
US4667305A (en) Circuits for accessing a variable width data bus with a variable width data field
US4675809A (en) Data processing system for floating point data having a variable length exponent part
KR950034265A (ko) 연상메모리
KR920019105A (ko) 가변길이 데이타의 부호화 및 복호 장치
KR920022117A (ko) 메모리 억세스 장치
KR950012271A (ko) 이산코사인변환장치
US4857882A (en) Comparator array logic
KR890015157A (ko) 고속 디지탈 신호처리 프로세서
EP0372841A3 (en) Arrangement for and method of locating ROM in computer memory space
US4800535A (en) Interleaved memory addressing system and method using a parity signal
KR970014351A (ko) 가변 길이 복호화 장치
KR880014560A (ko) 메모리 회로
KR20010053625A (ko) 곱셈기를 사용하지 않는 디지털 필터링
KR960011715A (ko) 어드레스 변환 장치
KR960030404A (ko) 반도체 장치, 이 장치를 사용하는 반도체 회로, 상관 연산 장치, 신호 변환기, 및 이 변환기를 사용하는 신호 처리 시스템
KR950016004A (ko) 이산 코사인 변환장치
KR950001477A (ko) 기억 회로
KR950016342A (ko) 이차원 역이산 코사인 변환 장치
JPH0535519B2 (ko)
SU475663A1 (ru) Запоминающее устройство
JPH0741213Y2 (ja) Ｆｉｒフィルタ
SU602947A1 (ru) Микропрограммное устройство управлени
SU1444815A1 (ru) Устройство дл реализации быстрого преобразовани Хартли
SU607225A1 (ru) Устройство цифровой фильтрации
KR940017139A (ko) 디지탈 정현파 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee