SU475663A1 - Запоминающее устройство - Google Patents

Description

дополнительного регистра 5, имеющего вход 6. Схема образовани  множител  имеет также информационный вход 7. Выход 8 регистра 5 св зан с входом схемы округлени  9 (в сторону меньшего целого числа). Выход схемы 3 подсоединен к первому регистру адреса 10. Выход схемы 9 соединен с входом дешифратора 11, выходы которого св заны с входами дополнительных схем «И 12, 13 и 14. Выход схемы 15 обнаружени  нул  подсоединен к одному из входов вспомогательиой схемы «PI 16. Разр ды регистров адреса 17-19 подключены к выходам соответствуюндих сумматоров 20-22, одни входы которых подсоединены к выходам схем «И 12-14. Устройство содержит также коммутаторы 23-26, допол«нтельные группы схем «И 27-30, дополнительные схемы «ИЛИ 31-34, дешифраторы адреса 35-38, наконительные блоки 39-42, св занные с регистрами слов 43-46, подключенными через грунны схем «И 47-50 и схемы «ИЛИ 51-54 к выходным регистрам слов 55-58, схему сдвига 59, схему блокировки 60, блок управлени  61, имеющий вход 62 и выход 63. Регистры адреса 10, 17, 18 и 19 содержат старщие 64 и младшие 65 разр ды, а регистр 10, кроме того, и дополнительные разр ды 66, которые подключены к входу схемы 15. Выход схемы «И 16 св зан с разр дами 65 регистра адреса 10. Разр ды 65 регистров 10, 17, 18 и 19 иодключены соответственно к коммутаторам 23-26. Разр ды 64 регистров 10, 17, 18 и 19 нодсоединены через группы схем «И 27-30 и схемы «ИЛИ 31-34 к дешифраторам адреса 35-38, св занным с накопительными блоками 39-42. Входы и выходы схемы сдвига 59 подсоединены к соответствующим входам и выходам выходных регистров слов 55-58 и схемы блокировки 60. Один из входов схем «PI 12-14 св зан с блоком управлени  61. Разр ды 64 и 65 регистра адреса 10 подключеиы к одному из входов сумматора 20. Выход каждого сумматора, кроме сумматора 22, подключен к входу последующего. Выходы 67-82 коммутаторов 23-26 подключены к входам соответствующих групп схем «И 27-30 и 47-50. Устройство работает следующим образом. Поиск нужной  чейки накопительного блока как при записи, так и при чтении осуществл етс  путем задани  ее математического адреса А„ . Пусть длина слова в слогах равна р, а длина  чейки на копительиого блока /г, тогда коэффициент удлинени  Поскольку заданный адрес не  вл етс  физическим, то дл  его нолучени  пользуютс  соотношением между Л„ , коэффициентом удлинени  р н количеством накопительных блоков п: При обращении к устройству на вход 2 регистра 1 подаетс  код адреса слова А, , на вход 6 регистра 5-код коэффициента удлинени  р. На входе 7 схема 4 имеет посто нную величину - обратную числу иаконительпых блоков в устройстве ( - ). На выходе схемы 4 образуетс  код выражени --- . На входе схемы 3, согласно вырал :внию (2), получаетс  значение Аф , которое поступает на входы регистра 10. Значение округл етс  в схеме 9, и через дешифратор И происходит подготовка к обращению в другие накопительные блоки. Адрес любого слова раздел етс  условно па три частн, номещаемые в разр ды 64, 65 и 66. Перва  часть  вл етс  адресом  чейки накопительного блока, втора  часть - номером позиции, которую занимает последний слог слова, треть  часть - номером накопительного блока, в котором хранитс  данный слог. Поскольку полученный адрес Лф  вл етс  адресом конца слова, то дл  получени  адресов  чеек в остальных накопительных блоках, количество которых онредел етс  схемой 9 посредством дещифратора 11, перва  н треть  части адреса Лф поступают на сумматор 20, на другой вход последнего, св занный с выходом схемы «И 12, поступает сигнал «-1. Полученный адрес  чейки второго накопительного блока поступает на вход регистра 17, а также дл  получени  следующих адресов подаетс  на вход сумматора 21. Аналогичным образом формируютс  адреса . чеек всех накопительных блоков, где хранитс  или должно хранитьс  слово. Часть адреса Лф поступает на схему 15. В случае срабатывани  схемы 15, т. е. обнаружени  нулем в третьей части адреса, в разр ды 65 регистра адреса 10 поступает сигнал «-1. Так как из-за ну.л1ерацин позиций слогов в  чейке, например  чейки, состо щей из четырех слогов: 01, 10, 11, 00, при выполнении арифметической операции в схеме 3 происходит перенос единицы в старщий разр д, то дл  получени  физического адреса Л ф необходимо вычесть «1 из содержимого разр дов 65 регистра 10. Преобразование адреса  чейки в сигнал осуществл етс  с помощью коммутаторов 23-26. Дл  определени  накопительного -блока, к которому нужпо обратитьс  но полученному адресу  чейки, служат группы схем «И 27-30, схемы «ИЛИ 31-34 и коммутаторы 23--26. Преобразование адреса  чейки в сигнал осуществл етс  с помощью дешифраторов адреса 35-38. При чтении слово с нокомых

 чеек накопительных блоков поступает на регистры слов 43-46.

Дл  получени  истинного положени  считанного слова используютс  группы схем «И 47, 48 и 50 и схемы «ИЛИ 51-54. Таким образом, выбранное слово записываетс  в регистры 55-58. Далее схемой сдвига 59 слово сдвигаетс  в крайнее правое положение и поступает на схему блокировки 60, котора  окончательно формирует слово путем блокировки (р+1)-то и других слогов. На выходе схемы формируетс  считанное слово длиной р. Процесс записи протекает в обратном напра влении. Слово, подлежащее записи, поступает .на схему блокировки 60 и схему сдвига 59 и залисываетс  в регистры 55, 57 и 58 на нужные позиции. Затем содержимое этих регистров записываетс  в накопительные блоки по Соответствующим адресам  чеек и накопительных блоков.

Предмет изобретени 

Запоминающее устройство, содержащее п накопительных блоков, подключенных к соответствующим дещифраторам адреса и регистрам слов, подсоединеи-ным через группы схем «И и схемы «ИЛИ к выходным регистрам слов, п регистров адреса, входной регистр адреса, дешифратор, вспомогательную схему «И, дополнительные схемы «ИЛИ, дополнительные группы схем «И, блок управлени , отличающеес  тем, что, с целью увеличени  эффективной емкости устройства, оно содержит п коммутаторов, п-1 сумматоров и п-1 дополнительных схем «И, дополнительный регистр, схему образовани  множител , схему умножени , схему округлени , схему обнаружени  нул , схему сдвига и схему блокировки, причем один вход схемы умножени  подключен к выходу входного регистра адреса, другой - к в.ыходу схемы образовани  множител , а выход - к входам первого регистра адреса, выход донолнительного регистра подсоединен к входам схемы образовани  множител  и схемы округлели , разр ды регистров адреса, кроме п-го регистра адреса, подключены к одному входу последующего сумматора, другой вход которого подсоединен к выходу соответствующей дополнительной схемы «1-1, а выход- к разр дам соответствующего регистра адреса, вход дешифратора соединен с выходом схемы округлени , а его выходы - с одними

входами дополнительных схем «И, другие входы которых св заны с блоком управлени , старшие разр ды регистров адреса подключеиы через дополнительные группы схем «И и дополнительные схемы «ИЛИ к соответствующим дешифраторам адреса, младшие разр ды - к входам коммутаторов, выходы которых св заны с соответствующими группами схем «И, дополнительные разр ды первого регистра адреса подключены к входам

схемы обнаружени  нул , выход которой через вспомогательную схему «И соединен с младшими разр дами первого регистра адреса , входы и выходы схемы сдвига подсоединены к соответствующим входам и выходам

выходных регистров слов и схемы блокировки .